CN108598867B - Dbr结构芯片及其制备方法 - Google Patents

Dbr结构芯片及其制备方法 Download PDF

Info

Publication number
CN108598867B
CN108598867B CN201810676332.XA CN201810676332A CN108598867B CN 108598867 B CN108598867 B CN 108598867B CN 201810676332 A CN201810676332 A CN 201810676332A CN 108598867 B CN108598867 B CN 108598867B
Authority
CN
China
Prior art keywords
layer
dbr
mqw
gaas
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810676332.XA
Other languages
English (en)
Other versions
CN108598867A (zh
Inventor
贾钊
杨宏杰
马祥柱
张国庆
陈凯轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201810676332.XA priority Critical patent/CN108598867B/zh
Publication of CN108598867A publication Critical patent/CN108598867A/zh
Application granted granted Critical
Publication of CN108598867B publication Critical patent/CN108598867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H01S5/187—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL] using Bragg reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32316—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm comprising only (Al)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及VCSEL芯片领域，提供了一种DBR结构芯片及其制备方法。该DBR结构芯片包括GaAs衬底、依次从下至上生长于衬底的表面N‑DBR层和GaAs缓冲层，均生长于GaAs缓冲层的表面的MQW层和Al0.98Ga0.02As层，生长于MQW层和Al0.98Ga0.02As层的表面的GaAs防渗层，生长于GaAs防渗层的表面且与MQW层的图形对应的P‑DBR层以及制作于GaAs防渗层的表面的电极。其通过使用多次外延技术进行制作，有效的降低了芯片的体电阻，从而降低了芯片的电压及阈值电流，功率转换效率高。该制备方法简单，操作容易，获得的DBR结构芯片的体电阻降低，功率转换效率高。

Description

DBR结构芯片及其制备方法
技术领域
本发明涉及VCSEL芯片领域，具体而言，涉及一种DBR结构芯片及其制备方法。
背景技术
目前VCSEL芯片由于外延需要做P-DBR和N-DBR所以导致其整体体电阻较高，从而芯片电压高，电流在DBR中消耗过多导致芯片阈值电流较高，影响芯片效率。
发明内容
本发明的目的，例如包括提供一种DBR结构芯片，其能够降低芯片的体电阻，从而降低芯片的电压及阈值电流，功率转换效率高。
本发明的目的还包括提供一种DBR结构芯片的制备方法，该制备方法简单，操作容易，获得的DBR结构芯片的体电阻降低，从而降低芯片的电压及阈值电流，功率转换效率高。
为了实现上述至少一种目的，本发明的实施例采用如下技术方案：
一种DBR结构芯片，其包括GaAs衬底、N-DBR层、GaAs缓冲层、MQW层、Al0.98Ga0.02As层、GaAs防渗层、P-DBR层以及电极；N-DBR层和GaAs缓冲层依次从下至上生长于衬底的表面，MQW层和Al0.98Ga0.02As层均生长于GaAs缓冲层的表面，Al0.98Ga0.02As层连接至MQW层的侧壁的两端，GaAs防渗层生长于MQW层和Al0.98Ga0.02As层的表面，P-DBR层生长于GaAs防渗层的表面且与MQW层的图形对应，电极制作于GaAs防渗层的表面。
可选地，在本发明的其他实施方式中，上述N-DBR层和P-DBR层均包括重叠生长的多对复合层，每一对复合层均包括重叠生长的AlGaAs层和AlAs层；多对复合层以相同的重叠方式生长；优选地，AlGaAs层和AlAs层的厚度均为5-10nm；优选地，N-DBR层包括重叠生长的35-40对复合层；优选地，P-DBR层包括重叠生长的15-25对复合层。
可选地，在本发明的其他实施方式中，上述MQW层和Al0.98Ga0.02As层的厚度保持一致，均为25-35nm。
可选地，在本发明的其他实施方式中，上述MQW层的对数为3-5对。
可选地，在本发明的其他实施方式中，上述GaAs防渗层的厚度为5-15nm。
一种DBR结构芯片的制备方法，其包括以下步骤：在GaAs衬底的表面生长N-DBR层，在N-DBR层的表面生长GaAs缓冲层；在GaAs缓冲层的表面生长MQW全覆盖层，接着用图形化光刻将MQW全覆盖层蚀刻形成MQW层；蚀刻完成后将GaAs缓冲层的表面清洗干净，并在GaAs缓冲层的表面沉积Al0.98Ga0.02As层，Al0.98Ga0.02As层连接至MQW层的侧壁的两端；在MQW层和Al0.98Ga0.02As层的表面沉积GaAs防渗层；在GaAs防渗层的表面沉积P-DBR全覆盖层，然后用图形化光刻将P-DBR全覆盖层蚀刻形成与MQW层图形一样的P-DBR层；以及，在GaAs防渗层的表面制作电极。
可选地，在本发明的其他实施方式中，在上述GaAs缓冲层的表面沉积Al0.98Ga0.02As层之后，在MQW层和Al0.98Ga0.02As层的表面沉积GaAs防渗层之前，还包括：将Al0.98Ga0.02As层进行氧化以防止MQW层的侧壁漏电。
可选地，在本发明的其他实施方式中，向反应室内通入水蒸气氧化Al0.98Ga0.02As层10-20min。
可选地，在本发明的其他实施方式中，在上述GaAs缓冲层的表面生长MQW全覆盖层包括：先在GaAs缓冲层的表面生长一层AlGaAs层，接着在AlGaAs层的表面生长一层AlAs层，重叠的AlGaAs层和AlAs层形成一对复合层，接着再在AlAs层的表面依次交替生长AlGaAs层和AlAs层形成35-40对复合层，将35-40对复合层作为MQW全覆盖层。
可选地，在本发明的其他实施方式中，在上述GaAs衬底的表面生长N-DBR层之前，先用浓硫酸清洗GaAs衬底的表面，接着再用氨水清洗GaAs衬底的表面。
本发明实施例的有益效果例如包括：
本发明实施例提供的DBR结构芯片，通过使用多次外延技术进行制作，将MQW层和Al0.98Ga0.02As层均生长于GaAs缓冲层，并且使MQW层位于GaAs缓冲层的中部，Al0.98Ga0.02As层包围MQW层的两侧，Al0.98Ga0.02As层经氧化后不导电，使得Al0.98Ga0.02As层对MQW层的侧壁形成良好的保护作用，有效避免了MQW层的侧壁发生漏电的情况。并且将P-DBR层制成与MQW层相同的形状，便于电流的直接传导。相较于现有技术中将Al0.98Ga0.02As层生长于MQW层的表面，并且通过氧化限定电流方向使电流只通过未氧化的地方的方式而言，本实施例缩短了从P-DBR层到MQW层的距离，有效的降低了芯片的体电阻，从而降低了芯片的电压及阈值电流，功率转换效率高。
本发明实施例提供的DBR结构芯片的制备方法简单，操作容易，获得的DBR结构芯片的体电阻降低，从而降低芯片的电压及阈值电流，功率转换效率高。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的DBR结构芯片的结构示意图；
图2为本发明第二实施例提供的DBR结构芯片的制备方法中在GaAs衬底的表面生长N-DBR层的结构示意图；
图3为本发明第二实施例提供的DBR结构芯片的制备方法中在N-DBR层的表面生长GaAs缓冲层的结构示意图；
图4为本发明第二实施例提供的DBR结构芯片的制备方法中在GaAs缓冲层的表面生长MQW全覆盖层的结构示意图；
图5为本发明第二实施例提供的DBR结构芯片的制备方法中用图形化光刻将MQW全覆盖层蚀刻形成MQW层的结构示意图；
图6为本发明第二实施例提供的DBR结构芯片的制备方法中在GaAs缓冲层的表面沉积Al0.98Ga0.02As层的结构示意图；
图7为本发明第二实施例提供的DBR结构芯片的制备方法中在MQW层和Al0.98Ga0.02As层的表面沉积GaAs防渗层的结构示意图；
图8为本发明第二实施例提供的DBR结构芯片的制备方法中在GaAs防渗层的表面沉积P-DBR全覆盖层的结构示意图；
图9为本发明第二实施例提供的DBR结构芯片的制备方法中用图形化光刻将P-DBR全覆盖层蚀刻形成与MQW层图形一样的P-DBR层的结构示意图。
图标：100-DBR结构芯片；101-GaAs衬底；102-N-DBR层；103-GaAs缓冲层；104-MQW全覆盖层；105-MQW层；106-Al0.98Ga0.02As层；107-GaAs防渗层；108-P-DBR全覆盖层；109-P-DBR层；110-电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
第一实施例
请参照图1，本实施例提供一种DBR结构芯片100，其包括GaAs衬底101、N-DBR层102、GaAs缓冲层103、MQW层105、Al0.98Ga0.02As层106、GaAs防渗层107、P-DBR层109以及电极110。
其中，GaAs衬底101位于最底层，用于支撑上述N-DBR层102、GaAs缓冲层103、MQW层105、Al0.98Ga0.02As层106、GaAs防渗层107、P-DBR层109以及电极110。
N-DBR层102生长于GaAs衬底101的表面，N-DBR层102包括重叠生长的多对复合层，每一对复合层均包括重叠生长的AlGaAs层和AlAs层；多对复合层以相同的重叠方式生长。即如果先生长AlGaAs层，接着生长AlAs层，将这两层作为一对复合层，接着在AlAs层的表面从下至上依次生长AlGaAs层、AlAs层、AlGaAs层、AlAs层、AlGaAs层、AlAs层……交替并循环生长。每一个AlGaAs层和每一个AlAs层的厚度均为5-10Nm。本实施例中，N-DBR层102包括重叠生长的35-40对复合层，也即是，N-DBR层102的厚度大约为350-800Nm。
GaAs缓冲层103生长于N-DBR层102的表面，本实施例中，GaAs缓冲层103用于在其表面生长MQW层105，避免了MQW层105直接生长于N-DBR层102，进而避免产生材料体出现位错、缺陷或表面起伏等缺点。
MQW层105生长于GaAs缓冲层103，MQW层105所用的材料可参照现有技术，本实施例中，MQW层105的对数为3-5对。具体来说，在GaAs缓冲层103的表面先生长MQW全覆盖层104，接着用图形化光刻将MQW全覆盖层104蚀刻形成MQW层105，本实施例中，MQW层105位于GaAs缓冲层103的中部。MQW层105的厚度为25-35Nm。
Al0.98Ga0.02As层106也生长于GaAs缓冲层103，Al0.98Ga0.02As层106连接至MQW层105的侧壁的两端。具体来说，Al0.98Ga0.02As层106是生长于GaAs缓冲层103上未生长MQW层105的部分，实现Al0.98Ga0.02As层106将MQW层105的两侧包围，本实施例中，Al0.98Ga0.02As层106的厚度与MQW层105的厚度保持一致，均为25-35Nm。
优选地，在本实施例中，还可以对Al0.98Ga0.02As层106进行湿法氧化，即通过向反应室内通过水蒸气进行氧化，氧化后的Al0.98Ga0.02As层106不导电，使得Al0.98Ga0.02As层106对MQW层105的侧壁形成良好的保护作用，有效避免了MQW层105的侧壁发生漏电的情况。
GaAs防渗层107生长于MQW层105和Al0.98Ga0.02As层106的表面，GaAs防渗层107主要用于防止Al0.98Ga0.02As层106中的Al渗入GaAs防渗层107上方的P-DBR层109内，本实施例中，GaAs防渗层107的厚度可以根据导电性需求而定，例如，本实施例中GaAs防渗层107的厚度大约为5-15Nm，当然，在其他实施例中GaAs防渗层107的厚度还可以有其他选择。
P-DBR层109生长于GaAs防渗层107的表面且与MQW层105的图形对应，P-DBR层109的对数可以根据波长和反射率计算得出，例如，本实施例中，P-DBR层109包括重叠生长的15-25对复合层，每一对复合层均包括重叠生长的AlGaAs层和AlAs层；多对复合层以相同的重叠方式生长。即如果先生长AlGaAs层，接着生长AlAs层，将这两层作为一对复合层，接着在AlAs层的表面从下至上依次生长AlGaAs层、AlAs层、AlGaAs层、AlAs层、AlGaAs层、AlAs层……交替并循环生长。每一个AlGaAs层和每一个AlAs层的厚度均为5-10Nm。也即是，P-DBR层109的厚度大约为150-500Nm。
电极110制作于GaAs防渗层107的表面。
本发明实施例提供的DBR结构芯片100，通过使用多次外延技术进行制作，将MQW层105和Al0.98Ga0.02As层106均生长于GaAs缓冲层103，并且使MQW层105位于GaAs缓冲层103的中部，Al0.98Ga0.02As层106包围MQW层105的两侧，Al0.98Ga0.02As层106经氧化后不导电，使得Al0.98Ga0.02As层106对MQW层105的侧壁形成良好的保护作用，有效避免了MQW层105的侧壁发生漏电的情况。并且将P-DBR层109制成与MQW层105相同的形状，便于电流的直接传导。相较于现有技术中将Al0.98Ga0.02As层生长于MQW层的表面，并且通过氧化限定电流方向使电流只通过未氧化的地方的方式而言，本实施例缩短了从P-DBR层109到MQW层105的距离，有效的降低了芯片的体电阻，从而降低了芯片的电压及阈值电流，功率转换效率高。
第二实施例
本实施例提供一种DBR结构芯片100的制备方法，其包括以下步骤：
S1、在温度为700℃，压力为50mbar的反应室内，在GaAs衬底101的表面生长的N-DBR层102(如图2所示)，
S2、在N-DBR层102的表面生长厚度为xx的GaAs缓冲层103(如图3所示)；
S3、在GaAs缓冲层103的表面生长厚度为25-35Nm的MQW全覆盖层104(如图4所示)，接着用图形化光刻将MQW全覆盖层104蚀刻形成MQW层105(如图5所示)；
S4、蚀刻完成后将GaAs缓冲层103的表面清洗干净，并在GaAs缓冲层103的表面沉积厚度为25-35Nm的Al0.98Ga0.02As层106，Al0.98Ga0.02As层106连接至MQW层105的侧壁的两端(如图6所示)；向反应室内通入水蒸气氧化Al0.98Ga0.02As层10610-20miN以防止MQW层105的侧壁漏电；
S5、在MQW层105和Al0.98Ga0.02As层106的表面沉积厚度为5-15Nm的GaAs防渗层107(如图7所示)；
S6、在GaAs防渗层107的表面沉积厚度为xx的P-DBR全覆盖层108(如图8所示)，然后用图形化光刻将P-DBR全覆盖层108蚀刻形成与MQW层105图形一样的P-DBR层109(如图9所示)；以及，
S7、在GaAs防渗层107的表面制作电极110(如图1所示)。
第三实施例
本实施例提供一种DBR结构芯片100的制备方法，其包括以下步骤：
S1、在温度为700℃，压力为50mbar的反应室内，先用浓硫酸清洗GaAs衬底101的表面，接着再用氨水清洗GaAs衬底101的表面。清洗完成后，在GaAs衬底101的表面生长一层AlGaAs层，接着在AlGaAs层的表面生长一层AlAs层，重叠的AlGaAs层和AlAs层形成一对复合层，接着再在AlAs层的表面依次交替生长AlGaAs层和AlAs层形成35-40对复合层，将35-40对复合层作为MQW全覆盖层104；
S2、在N-DBR层102的表面生长厚度为xx的GaAs缓冲层103；
S3、在GaAs缓冲层103的表面生长厚度为25-35Nm的MQW全覆盖层104，MQW全覆盖层104的对数为3对，接着用图形化光刻将MQW全覆盖层104蚀刻形成MQW层105；
S4、蚀刻完成后将GaAs缓冲层103的表面清洗干净，并在GaAs缓冲层103的表面沉积厚度为25-35Nm的Al0.98Ga0.02As层106，Al0.98Ga0.02As层106连接至MQW层105的侧壁的两端；向反应室内通入水蒸气氧化Al0.98Ga0.02As层10610-20miN以防止MQW层105的侧壁漏电；
S5、在MQW层105和Al0.98Ga0.02As层106的表面沉积厚度为5-15Nm的GaAs防渗层107；
S6、在GaAs防渗层107的表面沉积一层AlGaAs层，接着在AlGaAs层的表面生长一层AlAs层，重叠的AlGaAs层和AlAs层形成一对复合层，接着再在AlAs层的表面依次交替生长AlGaAs层和AlAs层形成15-25对复合层，将15-25对复合层作为P-DBR全覆盖层108；然后用图形化光刻将P-DBR全覆盖层108蚀刻形成与MQW层105图形一样的P-DBR层109；以及，
S7、在GaAs防渗层107的表面制作电极110。
综上所述，本发明实施例提供的DBR结构芯片100，通过使用多次外延技术进行制作，将MQW层105和Al0.98Ga0.02As层106均生长于GaAs缓冲层103，并且使MQW层105位于GaAs缓冲层103的中部，Al0.98Ga0.02As层106包围MQW层105的两侧，Al0.98Ga0.02As层106经氧化后不导电，使得Al0.98Ga0.02As层106对MQW层105的侧壁形成良好的保护作用，有效避免了MQW层105的侧壁发生漏电的情况。并且将P-DBR层109制成与MQW层105相同的形状，便于电流的直接传导。相较于现有技术中将Al0.98Ga0.02As层106生长于MQW层105的表面，并且通过氧化限定电流方向使电流只通过未氧化的地方的方式而言，本实施例缩短了从P-DBR层109到MQW层105的距离，有效的降低了芯片的体电阻，从而降低了芯片的电压及阈值电流，功率转换效率高。
本发明实施例提供的DBR结构芯片100的制备方法简单，操作容易，获得的DBR结构芯片100的体电阻降低，从而降低芯片的电压及阈值电流，功率转换效率高。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种DBR结构芯片，其特征在于，其包括GaAs衬底、N-DBR层、GaAs缓冲层、MQW层、Al0.98Ga0.02As层、GaAs防渗层、P-DBR层以及电极；所述N-DBR层和GaAs缓冲层依次从下至上生长于所述衬底的表面，所述MQW层和所述Al0.98Ga0.02As层均生长于所述GaAs缓冲层的表面，所述Al0.98Ga0.02As层连接至所述MQW层的侧壁的两端，所述GaAs防渗层生长于所述MQW层和所述Al0.98Ga0.02As层的表面，所述P-DBR层生长于所述GaAs防渗层的表面且与所述MQW层的图形对应，所述电极制作于所述GaAs防渗层的表面；所述Al0.98Ga0.02As层经氧化后不导电。
2.根据权利要求1所述的DBR结构芯片，其特征在于，所述N-DBR层和所述P-DBR层均包括重叠生长的多对复合层，每一对所述复合层均包括重叠生长的AlGaAs层和AlAs层；多对所述复合层以相同的重叠方式生长；
优选地，所述AlGaAs层和所述AlAs层的厚度均为5-10nm；
优选地，所述N-DBR层包括重叠生长的35-40对所述复合层；
优选地，所述P-DBR层包括重叠生长的15-25对所述复合层。
3.根据权利要求1所述的DBR结构芯片，其特征在于，所述MQW层和所述Al0.98Ga0.02As层的厚度保持一致，均为25-35nm。
4.根据权利要求1所述的DBR结构芯片，其特征在于，所述MQW层的对数为3-5对。
5.根据权利要求1所述的DBR结构芯片，其特征在于，所述GaAs防渗层的厚度为5-15nm。
6.一种DBR结构芯片的制备方法，其特征在于，其包括以下步骤：
在GaAs衬底的表面生长N-DBR层，
在所述N-DBR层的表面生长GaAs缓冲层；
在所述GaAs缓冲层的表面生长MQW全覆盖层，接着用图形化光刻将所述MQW全覆盖层蚀刻形成MQW层；
蚀刻完成后将所述GaAs缓冲层的表面清洗干净，并在所述GaAs缓冲层的表面沉积Al0.98Ga0.02As层，所述Al0.98Ga0.02As层连接至所述MQW层的侧壁的两端；将所述Al0.98Ga0.02As层进行氧化以防止所述MQW层的侧壁漏电；
在所述MQW层和所述Al0.98Ga0.02As层的表面沉积GaAs防渗层；
在所述GaAs防渗层的表面沉积P-DBR全覆盖层，然后用图形化光刻将所述P-DBR全覆盖层蚀刻形成与MQW层图形一样的P-DBR层；以及，
在所述GaAs防渗层的表面制作电极。
7.根据权利要求6所述的DBR结构芯片的制备方法，其特征在于，向反应室内通入水蒸气氧化所述Al0.98Ga0.02As层10-20min。
8.根据权利要求6所述的DBR结构芯片的制备方法，其特征在于，在所述GaAs缓冲层的表面生长所述MQW全覆盖层包括：先在所述GaAs缓冲层的表面生长一层AlGaAs层，接着在所述AlGaAs层的表面生长一层AlAs层，重叠的所述AlGaAs层和所述AlAs层形成一对复合层，接着再在所述AlAs层的表面依次交替生长AlGaAs层和AlAs层形成35-40对所述复合层，将35-40对所述复合层作为所述MQW全覆盖层。
9.根据权利要求6所述的DBR结构芯片的制备方法，其特征在于，在所述GaAs衬底的表面生长所述N-DBR层之前，先用浓硫酸清洗所述GaAs衬底的表面，接着再用氨水清洗所述GaAs衬底的表面。
CN201810676332.XA 2018-06-26 2018-06-26 Dbr结构芯片及其制备方法 Active CN108598867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810676332.XA CN108598867B (zh) 2018-06-26 2018-06-26 Dbr结构芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810676332.XA CN108598867B (zh) 2018-06-26 2018-06-26 Dbr结构芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN108598867A CN108598867A (zh) 2018-09-28
CN108598867B true CN108598867B (zh) 2020-06-12

Family

ID=63633960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810676332.XA Active CN108598867B (zh) 2018-06-26 2018-06-26 Dbr结构芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN108598867B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728502B (zh) * 2019-01-08 2020-07-31 扬州乾照光电有限公司 垂直腔面发射激光器外延结构及其制备方法
CN109638646B (zh) * 2019-03-01 2023-10-31 厦门乾照光电股份有限公司 一种低氧化应力的vcsel芯片及其制备方法
CN110190514B (zh) * 2019-06-04 2020-03-24 厦门乾照半导体科技有限公司 一种vcsel芯片制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233267B1 (en) * 1998-01-21 2001-05-15 Brown University Research Foundation Blue/ultraviolet/green vertical cavity surface emitting laser employing lateral edge overgrowth (LEO) technique
CN102832537A (zh) * 2012-09-14 2012-12-19 长春理工大学 一种双内腔接触式n侧出光框架支撑结构面发射半导体激光器
CN106663919A (zh) * 2014-06-17 2017-05-10 索尼公司 发光元件及其制造方法
CN107579430A (zh) * 2017-09-26 2018-01-12 中国科学院长春光学精密机械与物理研究所 角度快速扫描集成非周期性高对比光栅垂直腔面发射激光雷达光源

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233267B1 (en) * 1998-01-21 2001-05-15 Brown University Research Foundation Blue/ultraviolet/green vertical cavity surface emitting laser employing lateral edge overgrowth (LEO) technique
CN102832537A (zh) * 2012-09-14 2012-12-19 长春理工大学 一种双内腔接触式n侧出光框架支撑结构面发射半导体激光器
CN106663919A (zh) * 2014-06-17 2017-05-10 索尼公司 发光元件及其制造方法
CN107579430A (zh) * 2017-09-26 2018-01-12 中国科学院长春光学精密机械与物理研究所 角度快速扫描集成非周期性高对比光栅垂直腔面发射激光雷达光源

Also Published As

Publication number Publication date
CN108598867A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN108598867B (zh) Dbr结构芯片及其制备方法
US6306672B1 (en) Group III-V complex vertical cavity surface emitting laser diode and method for manufacturing the same
JP2003188471A (ja) 面発光型半導体レーザ装置及びその製造方法
JP7519360B2 (ja) 垂直共振器型面発光レーザ
JP2008053353A (ja) 面発光レーザアレイ、それに用いられる面発光レーザ素子および面発光レーザアレイの製造方法
JP3800856B2 (ja) 面発光レーザ及び面発光レーザアレイ
CN112260062A (zh) 垂直腔面发射激光器及其制备方法
EP1220335A2 (en) Surface-light-emitting device including AlGaInP and AlGaAs multi-film reflecting layers
JP5006242B2 (ja) 面発光半導体レーザ素子
JP2009038310A (ja) 面発光型半導体光デバイス
CN109638646B (zh) 一种低氧化应力的vcsel芯片及其制备方法
JP2019033210A (ja) 面発光レーザ
JP6004063B1 (ja) 面発光型半導体レーザ素子の製造方法
CN106785884A (zh) 一种具有梳状电流分布的半导体激光器及其制作方法
JP2007235030A (ja) 面発光レーザ素子及びその製造方法
CN206225776U (zh) 一种具有梳状电流分布的半导体激光器
US20070127533A1 (en) Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same
CN109103745B (zh) 一种带有空气隙dbr的vcsel结构及其制备方法
JP2009158709A (ja) 面発光型半導体レーザアレイおよび面発光型半導体レーザ
JP2001160658A (ja) 半導体装置およびその製造方法
JP3585809B2 (ja) 半導体レーザ
CN210640483U (zh) 一种新型dbr结构的vcsel
JPH06314855A (ja) 半導体発光素子とその製造方法
JP2006253340A (ja) 面発光レーザ素子およびその製造方法および面発光レーザアレイおよび電子写真システムおよび光通信システムおよび光インターコネクションシステム
CN111211488A (zh) 高对比度光栅垂直腔面发射激光器及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant