CN109755359A - 一种发光二极管芯片的制造方法 - Google Patents
一种发光二极管芯片的制造方法 Download PDFInfo
- Publication number
- CN109755359A CN109755359A CN201910033847.2A CN201910033847A CN109755359A CN 109755359 A CN109755359 A CN 109755359A CN 201910033847 A CN201910033847 A CN 201910033847A CN 109755359 A CN109755359 A CN 109755359A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- emitting diode
- light
- backlight unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管芯片的制造方法,包括如下步骤:在衬底上利用MOCVD技术完成发光二极管的外延结构的沉积;从MOCVD腔体中取出外延片,使用芯片刻蚀技术,在外延结构上定义芯片图形;在后续要制作芯片电极的位置上制作隔离层;将已定义芯片图形和已制作所述隔离层的外延片再次移入MOCVD腔体中,沉积保护层;从MOCVD腔体中取出外延片,去除所述隔离层,再制作后续芯片制程,完成发光二极管芯片的制造。本发明的优点在于:利用MOCVD在芯片的侧表面上二次外延生长保护层,能有效修复芯片侧表面上因为芯片刻蚀制程造成的晶格损伤和缺陷,减少芯片侧表面靠近发光层的晶格损伤和缺陷成为载流子的非辐射复合中心的数量,进而提升发光二极管的发光效率和可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种发光二极管芯片的制造方法。
背景技术
发光二极管(LED)具有亮度高、功耗低、寿命长、功率小等优点,成为新一代光源的首选。在发光二极管的芯片制造过程中,芯片图形的定义是使用干法刻蚀的方法制作,然而在使用干法刻蚀移去多馀发光二极管外延结构制作芯片时,会在芯片表面留下许多晶格损伤和缺陷,其中芯片侧表面靠近发光层的晶格损伤和缺陷会成为载流子的非辐射复合中心,这些非辐射复合中心不仅会降低发光二极管的发光效率,还会对发光二极管的可靠性造成影响。
传统改善芯片表面因为干法刻蚀制程造成的晶格损伤和缺陷是使用热退火、或是沉积钝化层(例如SiO2)的方式,然而使用芯片热退火的方式受限于热退火的温度无法过高(热退火的温度过高会破坏外延结构),修复芯片表面晶格损伤和缺陷的效果有限,而在芯片表面沉积钝化层的方式则仅只是隔绝芯片表面与外界的接触,并无法降低芯片表面的晶格损伤和缺陷。
发明内容
(一)解决的技术问题
针对现有技术的不足,本发明提供了一种发光二极管芯片的制造方法,目的在改善发光二极管的芯片在干法刻蚀制程中,因为在芯片侧表面留下许多晶格损伤和缺陷,造成发光二极管的发光效率下降和可靠性不佳的问题。
(二)技术方案
为实现所述目的,本发明提供如下技术方案:一种发光二极管芯片的制造方法,包括如下步骤:
步骤S1、在衬底上利用MOCVD技术完成发光二极管的外延结构的沉积,所述外延结构从衬底向上依序为第一半导体层、发光层、第二半导体层,且所述第一半导体层和所述第二半导体层的极性相异;
步骤S2、从MOCVD腔体中取出外延片,使用芯片刻蚀技术,在外延结构上定义芯片图形;
步骤S3、在后续要制作芯片电极的位置上制作隔离层,且所述隔离层不覆盖在芯片靠近所述发光层的侧表面;
步骤S4、将已定义芯片图形和已制作所述隔离层的外延片再次移入MOCVD腔体中,进行二次外延生长,沉积保护层,使所述保护层至少沉积在芯片靠近所述发光层的侧表面,其中,由于隔离层和保护层晶格常数的不匹配,二次外延生长的保护层无法沉积在隔离层上;
步骤 S5、从MOCVD腔体中取出外延片,去除所述隔离层,再制作后续芯片制程,完成发光二极管芯片的制造。
优选地,所述步骤S1中外延衬底为蓝宝石、碳化硅、硅、砷化镓和磷化镓中的一种。
优选地,所述步骤S1中第一半导体层为N或P型半导体,所述第二半导体层为与所述第一半导体层极性相异的P或N型半导体。
优选地,所述第一半导体层和所述第二半导体层的组份为InxAlyGa1-x-yN(1≥x≥0、1≥y≥0、1≥x+y≥0)或InzAlwGa1-z-wAs(1≥z≥0、1≥w≥0、1≥z+w≥0)或InaAlbGa1-a-bP(1≥a≥0、1≥b≥0、1≥a+b≥0)。
优选地,所述步骤S3中隔离层为氧化硅(SiOx)、氮化硅(SiNx)。
优选地,所述步骤S4中保护层为氮化硅(SiNx)、氮化镁(MgNx)、氮化铝(AlN)、氮化硼(BN)材料的一种或任意组合。
优选地,所述保护层厚度为1nm~1000nm。
优选地,所述保护层的生长温度为400度~1100度。
(三)有益效果
与现有技术相比,本发明提供了一种发光二极管芯片的制造方法,具备以下有益效果:本发明利用MOCVD在芯片的侧表面上二次外延生长有保护层,二次外延生长保护层能有效修复芯片侧表面上因为芯片刻蚀制程造成的晶格损伤和缺陷,减少芯片侧表面靠近发光层的晶格损伤和缺陷成为载流子的非辐射复合中心的数量,进而提升发光二极管的发光效率和可靠性。
附图说明
图1 为本发明实施例1的外延结构图。
图2 为本发明实施例1中定义芯片图形刻蚀后的示意图。
图3 为本发明实施例1中制作隔离层后的示意图。
图4 为本发明实施例1中制作保护层后的示意图。
图5 为本发明实施例1中完成发光二极管芯片制程后的示意图。
图6 为本发明实施例2的外延结构图。
图7 为本发明实施例2中定义芯片图形刻蚀后的示意图。
图8 为本发明实施例2中制作隔离层后的示意图。
图9 为本发明实施例2中制作保护层后的示意图。
图10 为本发明实施例2中完成发光二极管芯片制程后的示意图。
附图标记:
衬底110、外延结构120、第一半导体层121、发光层122、第二半导体层123、第一平台131、第二平台132、隔离层140、保护层150、第一电极161、第二电极162。
衬底210、外延结构220、第一半导体层221、发光层222、第二半导体层223、第一平台231、第二平台232、隔离层240、保护层250、第一电极261、第二电极262、沟槽270。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1、一种发光二极管芯片的制造方法,具体包括如下步骤:
步骤S101、如图1所示,在衬底110上利用金属有机物化学气相沉积(MOCVD)技术,沉积外延结构120。所述外延结构120由衬底110往上,依序为第一半导体层121、发光层122、第二半导体层123,本实施例中,所述衬底110为蓝宝石,所述第一半导体层121为N型氮化镓(GaN),所述发光层122为氮化铟镓(InGaN)和氮化镓(GaN)交替相叠的多量子井结构,第二半导体层123为P型氮化镓(GaN);
步骤S102、如图2所示,将完成外延结构120的外延片从MOCVD腔体中取出,使用芯片刻蚀技术,在外延结构120上定义芯片图形。本实施例是在外延结构120相对于衬底110的另一侧表面,使用电感耦合等离子体(ICP)刻蚀技术,刻蚀出第一平台131、以及第二平台132。所述第一平台131,是刻蚀至暴露出第一半导体层121;
步骤S103、如图3所示,在后续要制作芯片电极的位置上制作隔离层140,且隔离层140不覆盖在芯片靠近发光层122的侧表面。本实施例是使用等离子体增强化学气相沉积(PECVD)技术,在第一平台131和第二平台132上沉积厚度100nm的氧化硅隔离层140;
步骤S104、如图4所示,将已定义芯片图形和已制作隔离层140的外延片再次移入MOCVD腔体中,进行二次外延生长,在所述外延结构120除隔离层140覆盖以外的表面上,沉积保护层150,使保护层150至少沉积在芯片靠近发光层122的侧表面。本实施例是使用MOCVD技术,沉积厚度10nm的氮化铝保护层150;
步骤S105、如图5所示,从MOCVD腔体中取出外延片,去除隔离层140,再制作后续芯片制程,完成发光二极管芯片的制造。本实施例是先利用氢氟酸去除氧化硅隔离层140,再于所述第一平台131和第二平台132上分别沉积第一电极161和第二电极162,所述第一电极161为厚度10nm/1um的镍/金合金层,所述第二电极162为厚度10nm/500nm/10nm/1um的钛/铝/钛/金合金层。
实施例2、一种发光二极管芯片的制造方法,具体包括如下步骤:
步骤S201、如图6所示,在衬底210上利用金属有机物化学气相沉积(MOCVD)技术,沉积外延结构220。所述外延结构220由衬底210往上,依序为第一半导体层221、发光层222、第二半导体层223。本实施例中,所述衬底210为砷化镓,第一半导体层221为N型磷化镓(GaP),发光层222为磷化铟镓(InGaP)和磷化镓(GaP)交替相叠的多量子井结构,第二半导体层223为P型磷化镓(GaP);
步骤S202、如图7所示,将完成外延结构220的外延片从MOCVD腔体中取出,使用芯片刻蚀技术,在外延结构220上定义芯片图形。本实施例是在外延结构220相对于衬底210的另一侧表面,使用电感耦合等离子体(ICP)刻蚀技术,刻蚀出平台232,以及蚀刻至暴露出砷化镓衬底210,将外延结构220区分为各独立芯片单元的多道沟槽270;
步骤S203、如图8所示,在后续要制作芯片电极的位置上制作隔离层240,且隔离层240不覆盖在芯片靠近发光层222的侧表面。本实施例是使用等离子体增强化学气相沉积(PECVD)技术,在平台232上沉积厚度100nm的氧化硅隔离层240;
步骤S204、如图9所示,将已定义芯片图形和已制作隔离层240的外延片再次移入MOCVD腔体中,进行二次外延生长,在所述外延结构220除隔离层240覆盖以外的表面上,沉积保护层250,使保护层250至少沉积在芯片靠近发光层222的侧表面。本实施例是使用MOCVD技术,沉积厚度10nm的氮化硅保护层250;
步骤S205、如图10所示,从MOCVD腔体中取出外延片,去除隔离层240,再制作后续芯片制程,完成发光二极管芯片的制造。本实施例是先利用氢氟酸去除氧化硅隔离层240,再于所述第二平台232表面沉积第二电极262,所述第二电极262为厚度10nm/1um的铍/金合金层;接着使用硫酸/双氧水混和溶液,去除所述砷化镓衬底210,露出所述第一半导体层221相对于第二半导体层223另一侧表面的第一平台231,再于所述第一平台231表面沉积第一电极261,所述第一电极261为厚度10nm/1um的锗/金合金层。
本发明利用MOCVD在芯片的侧表面上二次外延生长保护层,与现有的热退火技术比较,本发明的二次外延生长保护层更能有效修复芯片侧表面上因为芯片刻蚀制程造成的晶格损伤和缺陷,减少芯片侧表面靠近发光层的晶格损伤和缺陷成为载流子的非辐射复合中心的数量,进而提升发光二极管的发光效率和可靠性。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种发光二极管芯片的制造方法,其特征包括如下步骤:
步骤S1、在衬底上利用MOCVD技术完成发光二极管的外延结构的沉积,所述外延结构从衬底向上依序为第一半导体层、发光层、第二半导体层,且所述第一半导体层和所述第二半导体层的极性相异;
步骤S2、从MOCVD腔体中取出外延片,使用芯片刻蚀技术,在外延结构上定义芯片图形;
步骤S3、在后续要制作芯片电极的位置上制作隔离层,且所述隔离层不覆盖在芯片靠近所述发光层的侧表面;
步骤S4、将已定义芯片图形和已制作所述隔离层的外延片再次移入MOCVD腔体中,进行二次外延生长,沉积保护层,使所述保护层至少沉积在芯片靠近所述发光层的侧表面;
步骤 S5、从MOCVD腔体中取出外延片,去除所述隔离层,再制作后续芯片制程,完成发光二极管芯片的制造。
2.根据权利要求1所述的一种发光二极管芯片的制造方法,其特征在于:所述步骤S1中外延衬底为蓝宝石、碳化硅、硅、砷化镓和磷化镓中的一种。
3.根据权利要求1所述的一种发光二极管芯片的制造方法,其特征在于:所述步骤S1中第一半导体层为N或P型半导体,所述第二半导体层为与所述第一半导体层极性相异的P或N型半导体。
4.根据权利要求1所述的一种发光二极管芯片的制造方法,其特征在于:所述第一半导体层和所述第二半导体层的组份为InxAlyGa1-x-yN(1≥x≥0、1≥y≥0、1≥x+y≥0)或InzAlwGa1-z-wAs(1≥z≥0、1≥w≥0、1≥z+w≥0)或InaAlbGa1-a-bP(1≥a≥0、1≥b≥0、1≥a+b≥0)。
5.根据权利要求1所述的一种发光二极管芯片的制造方法,其特征在于:所述步骤S3中隔离层为氧化硅、氮化硅。
6.根据权利要求1所述的一种发光二极管芯片的制造方法,其特征在于:所述步骤S4中保护层为氮化硅、氮化镁、氮化铝、氮化硼材料的一种或任意组合。
7.根据权利要求1所述的一种发光二极管芯片的制造方法,其特征在于: 所述保护层厚度为1nm~1000nm。
8.根据权利要求1所述的一种发光二极管芯片的制造方法,其特征在于: 所述保护层的生长温度为400度~1100度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910033847.2A CN109755359A (zh) | 2019-01-15 | 2019-01-15 | 一种发光二极管芯片的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910033847.2A CN109755359A (zh) | 2019-01-15 | 2019-01-15 | 一种发光二极管芯片的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109755359A true CN109755359A (zh) | 2019-05-14 |
Family
ID=66405603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910033847.2A Pending CN109755359A (zh) | 2019-01-15 | 2019-01-15 | 一种发光二极管芯片的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109755359A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112968101A (zh) * | 2020-12-07 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 微型led芯片及其制作方法 |
CN114725268A (zh) * | 2022-04-13 | 2022-07-08 | 季华实验室 | 微型发光二极管、制备方法及显示屏 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101345276A (zh) * | 2007-07-12 | 2009-01-14 | 台达电子工业股份有限公司 | 发光二极管装置及其制造方法 |
CN103107259A (zh) * | 2013-02-22 | 2013-05-15 | 厦门市三安光电科技有限公司 | 发光二极管芯片制作方法 |
CN203521451U (zh) * | 2013-09-05 | 2014-04-02 | 深圳市智讯达光电科技有限公司 | 一种倒装led芯片的焊接保护结构及倒装led芯片 |
CN103887377A (zh) * | 2014-03-12 | 2014-06-25 | 江苏新广联科技股份有限公司 | 减少GaN基垂直结构LED漏电的器件工艺 |
CN107408603A (zh) * | 2015-01-06 | 2017-11-28 | 苹果公司 | 用于减少非辐射侧壁复合的led 结构 |
-
2019
- 2019-01-15 CN CN201910033847.2A patent/CN109755359A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101345276A (zh) * | 2007-07-12 | 2009-01-14 | 台达电子工业股份有限公司 | 发光二极管装置及其制造方法 |
CN103107259A (zh) * | 2013-02-22 | 2013-05-15 | 厦门市三安光电科技有限公司 | 发光二极管芯片制作方法 |
CN203521451U (zh) * | 2013-09-05 | 2014-04-02 | 深圳市智讯达光电科技有限公司 | 一种倒装led芯片的焊接保护结构及倒装led芯片 |
CN103887377A (zh) * | 2014-03-12 | 2014-06-25 | 江苏新广联科技股份有限公司 | 减少GaN基垂直结构LED漏电的器件工艺 |
CN107408603A (zh) * | 2015-01-06 | 2017-11-28 | 苹果公司 | 用于减少非辐射侧壁复合的led 结构 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112968101A (zh) * | 2020-12-07 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 微型led芯片及其制作方法 |
CN112968101B (zh) * | 2020-12-07 | 2022-06-10 | 重庆康佳光电技术研究院有限公司 | 微型led芯片及其制作方法 |
CN114725268A (zh) * | 2022-04-13 | 2022-07-08 | 季华实验室 | 微型发光二极管、制备方法及显示屏 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8507357B2 (en) | Method for lift-off of light-emitting diode substrate | |
CN101908505B (zh) | 一种发光二极管芯片的制造方法 | |
WO2007119619A1 (ja) | GaN系半導体発光素子およびランプ | |
US8298842B2 (en) | Method for manufacturing semiconductor light-emitting device | |
CN101661988A (zh) | 发光二极管芯片及其制造方法 | |
US20120261702A1 (en) | Led, led chip and method of forming the same | |
CN105529382B (zh) | 一种红黄光的发光二极管外延片及芯片的制备方法 | |
JP2020505762A (ja) | 窒化物半導体発光素子及びその製造方法 | |
CN109755359A (zh) | 一种发光二极管芯片的制造方法 | |
CN102334203B (zh) | 发光器件的制造方法 | |
US20140356995A1 (en) | Method for fabricating a lateral-epitaxial-overgrowth thin-film light-emitting diode with nanoscale-roughened structure | |
US20120168797A1 (en) | Light emitting diode chip and method for manufacturing the same | |
JP6321013B2 (ja) | 成形された基板を含む発光デバイス | |
CN102640258B (zh) | 一种制作氮化物半导体器件的方法 | |
CN105047769B (zh) | 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法 | |
CN111968907B (zh) | 一种氮极性ⅲ族氮化物粗化方法 | |
KR20100083879A (ko) | 발광 다이오드 및 그 제조 방법 | |
US8394653B2 (en) | Method for fabricating semiconductor lighting chip | |
CN101984509B (zh) | 形成倒装蓝光led芯片的方法 | |
CN102468372A (zh) | GaN基垂直结构LED中SiC衬底的剥离方法 | |
US20210343902A1 (en) | Optoelectronic semiconductor component having a sapphire support and method for the production thereof | |
Wang et al. | Improved Performance of AlGaInP Red Micro Light-Emitting Diodes by Sidewall Treatments of Citric Acid | |
WO2010032829A1 (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
CN214336735U (zh) | 高光提取效率的led芯片结构 | |
CN118039753A (zh) | 一种垂直注入型AlGaN基紫外发光二极管器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190514 |