CN107408603A - 用于减少非辐射侧壁复合的led 结构 - Google Patents

用于减少非辐射侧壁复合的led 结构 Download PDF

Info

Publication number
CN107408603A
CN107408603A CN201580076368.9A CN201580076368A CN107408603A CN 107408603 A CN107408603 A CN 107408603A CN 201580076368 A CN201580076368 A CN 201580076368A CN 107408603 A CN107408603 A CN 107408603A
Authority
CN
China
Prior art keywords
layer
led
layers
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580076368.9A
Other languages
English (en)
Other versions
CN107408603B (zh
Inventor
D·P·布尔
K·麦格罗迪
D·A·黑格尔
J·M·珀金斯
A·查克拉博蒂
J-J·P·德罗莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN107408603A publication Critical patent/CN107408603A/zh
Application granted granted Critical
Publication of CN107408603B publication Critical patent/CN107408603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了LED结构用于减少沿垂直LED侧壁的非辐射侧壁复合，该侧壁包括跨顶部电流分布层、底部电流分布层和位于顶部电流分布层和底部电流分布层之间的有源层的p‑n二极管侧壁。

Description

用于减少非辐射侧壁复合的LED结构
相关申请
本专利申请要求于2015年1月6日提交的美国临时申请62/100,348的权益，该申请的全部公开内容以引用方式并入本文。
背景技术
技术领域
本文所述实施方案涉及LED。更具体地，实施方案涉及微型LED。
背景信息
发光二极管(LED)正日益被视为现有光源的替代技术。例如，LED存在于标记、交通信号灯、汽车尾灯、移动电子显示器和电视机中。LED相比于传统照明光源的各种有益效果可包括效率提高、寿命更长、可变发射光谱和与各种形状因数集成在一起的能力。
一种类型的LED为有机发光二极管(OLED)，其中二极管的发射层由有机化合物形成。OLED的一个优点在于将有机发射层印刷在柔性衬底上的能力。OLED已被集成到薄型柔性显示器并通常用于制作诸如移动电话和数字相机等便携式电子设备的显示器。
另一种类型的LED为基于无机半导体的LED，其中二极管的发射层包括夹置在较厚的基于半导体的包覆层之间的一个或多个基于半导体的量子阱层。基于半导体的LED相比于OLED的一些优点可包括效率提高和寿命更长。高发光效率用每瓦流(lm/W)表示，是基于半导体的LED照明设备的主要优点之一，相比于其他光源允许较低能量或用电量。照度(亮度)是光源在给定方向每单位面积发出的光量并以坎每平方米(cd/m2)(通常也称为Nit(nt))来测量。照度随工作电流的增加而增大，而发光效率取决于电流密度(A/cm2)，最初随电流密度增大而增加，达到最大值，然后由于被称为“效率下降”的现象而下降。许多因素影响LED器件的发光效率，包括被称为内部量子效率(IQE)的内部生成光子的能力。内部量子效率是LED器件质量和结构的函数。外部量子效率(EQE)被定义为发射光子数量除以注入电子数量。EQE是IQE和LED器件的光提取效率的函数。在低工作电流密度(也称注入电流密度或正向电流密度)下，LED器件的IQE和EQE初始地随工作电流密度增大而增大，然后在被称为效率下降的现象中开始随工作电流密度增大而变小。在低电流密度下，由于缺陷或其他工艺的较强影响导致效率较低，其中通过所述其他工艺，电子和空穴在不出现光的情况下复合(被称为非辐射复合)。随着这些缺陷变饱和，辐射复合起主导作用并且效率增大。在注入电流密度超过LED器件的特征值时，“效率下降”或效率逐渐减小开始。
附图说明
图1A为根据实施方案的块状LED衬底的横截面侧视图图示。
图1B-1F为根据实施方案的用于制造LED阵列的单面加工次序的横截面侧视图图示。
图2为包括沿LED侧壁的有源层边缘的LED的横截面侧视图图示。
图3为根据实施方案的具有底部电流分布层柱状结构的LED的横截面侧视图图示，该柱状结构相对于有源层具有更小宽度。
图4A-4E为根据实施方案的用于形成具有原位再生p-n结侧壁钝化层的LED的方法的横截面侧视图图示。
图4F为根据实施方案的具有原位再生p-n结侧壁钝化层的LED的横截面侧视图图示。
图5A-5H为根据实施方案的用于形成具有蒸汽蚀刻侧壁和再生侧壁钝化层的LED的方法的横截面侧视图图示。
图5I为根据实施方案的具有再生侧壁钝化层的LED的横截面侧视图图示。
图6A-6E为根据实施方案的用于形成具有扩散侧壁钝化层的LED的方法的横截面侧视图图示。
图6F为根据实施方案的具有扩散侧壁钝化层的LED的横截面侧视图图示。
图7A-7E为根据实施方案的用于通过选择性扩散在LED内形成p-n结的方法的横截面侧视图图示。
图7F为根据实施方案的具有选择性扩散p-n结的LED的横截面侧视图图示。
图8A-8E为根据实施方案的用于形成具有扩散横向结点的LED的方法的横截面侧视图图示。
图8F为根据实施方案的具有扩散横向结点的LED的横截面侧视图图示。
图9A-9E为根据实施方案的用于形成具有侧壁钝化层的选择性区域生长和原位生长的LED的方法的横截面侧视图图示。
图9F为根据实施方案的沿选择性生长的具有原位生长侧壁钝化层的LED的x方向(111)平面的横截面侧视图。
图9G为根据实施方案的沿选择性生长的具有原位生长侧壁钝化层的LED的y方向(111)平面的横截面侧视图。
图10A-10D为根据实施方案的用于形成具有再生侧壁钝化层的LED的方法的横截面侧视图图示。
图10E为根据实施方案的沿具有再生侧壁钝化层的LED的x方向(111)平面的横截面侧视图。
图10F为根据实施方案的沿具有再生侧壁钝化层的LED的y方向(111)平面的横截面侧视图。
图10G为根据实施方案的沿具有再生侧壁钝化层和较宽顶部电流分布层的LED的x方向(111)平面的横截面侧视图。
图10H为根据实施方案的沿具有再生侧壁钝化层和较宽顶部电流分布层的LED的y方向(111)平面的横截面侧视图。
图11A为根据实施方案的形成在图案化衬底上并包括取向依赖性掺杂的p-n二极管层的近视剖视图。
图11B-11D为根据实施方案的用于形成具有取向依赖性掺杂的LED p-n结的方法的横截面侧视图图示。
图11E-11F为根据实施方案的具有取向依赖性掺杂的LED p-n结的横截面侧视图图示。
图12A-12F为根据实施方案的利用选择性蚀刻和质量传送形成LED的方法的横截面侧视图图示。
图12G-12H为根据实施方案的包括有凹口的有源层的LED的横截面侧视图图示。
图13A-13C为根据实施方案的利用表面转化来钝化LED的侧壁的方法的横截面侧视图图示。
图14A为根据实施方案的有源层中具有量子点的LED的横截面侧视图图示。
图14B为根据实施方案的具有量子点的LED有源层的示意性俯视图图示。
图15A-15C为根据实施方案的用于形成有源层中具有纳米柱的LED的方法的横截面侧视图图示。
图15D为根据实施方案的有源层中具有纳米柱的LED的横截面侧视图图示。
图15E为根据实施方案的有源层中具有纳米柱并具有顶帽构型的LED的横截面侧视图图示。
图16A-16D为根据实施方案的用于形成具有在p-n二极管层侧壁处互混的异质结构的LED的方法的横截面侧视图图示。
图16E为根据实施方案的互混LED异质结构的横截面侧视图图示。
图16F为根据实施方案的互混LED异质结构和量子阱掺杂层的横截面侧视图图示。
图17A-17F为根据实施方案的用于形成具有侧壁钝化层的LED的方法的横截面侧视图图示。
图18A为根据实施方案的集成到具有嵌入式电路的显示面板的LED的侧视图图示。
图18B为根据实施方案的集成到具有微芯片的显示面板的LED的侧视图图示。
图19为根据实施方案的显示系统的示意图。
图20为根据实施方案的照明系统的示意图。
具体实施方式
实施方案描述了LED和利用不同结构构型形成LED以减轻LED侧壁处非辐射复合的方法。例如，不同结构可包括侧壁钝化技术、电流限制技术以及它们的组合。然而，某些实施方案可在不存在这些具体细节中的一个或多个或者与其他已知方法和构型相结合的情况下实施。在以下的描述中，示出诸如特定构型、尺寸和工艺等许多具体细节以提供对实施方案的透彻理解。在其他情况下，未对众所周知的半导体工艺和制造技术进行特别详细地描述，以免不必要地模糊实施方案。整个说明书中所提到的“一个实施方案”是指，结合实施方案所描述的特定特征、结构、构型或特性包括在至少一个实施方案中。因此，整个说明书中多处出现短语“在一个实施方案中”不一定是指相同实施方案。此外，特定特征、结构、构型或特性可以任何适当的方式结合在一个或多个实施方案中。
本文所使用的术语“在...之上”、“在...上方”、“到”、“在...之间”、“跨...”和“在...上”可指一层相对于其他层的相对位置。一层在另一层“之上”、“上方”、“跨...”或“上”或者键合“到”另一层或与另一层“接触”可直接与其他层接触或可具有一个或多个居间层。在多层“之间”的一层可直接与该多层接触或可具有一个或多个居间层。
在一个方面，实施方案描述了可为微型LED的LED，其包括用于减轻LED侧壁处的非辐射复合的某些结构构型。已发现发光式LED的侧壁可表示注入载流子的非辐射复合接收侧。这可能是因为侧壁通过不饱和键合、化学污染和结构损伤来表征(尤其是在干法蚀刻的情况下)。注入载流子在与这些缺陷相关联的状态下非辐射地复合。因此，LED的周边可为光学死区，并且LED的总体效率被降低。该非辐射复合也可能是表面处能带弯曲所致，导致状态的密度是电子并且空穴可被限制直至它们非辐射地结合。根据实施方案，侧壁表面效果出现于其内的特征距离与载流子扩散长度相关，在一些应用中该载流子扩散长度通常可为1-10μm。因此，在LED侧向尺寸接近载流子扩散长度的微型LED中，效率劣化尤其严重。
此类非辐射复合可对LED器件效率具有很大作用，尤其是在LED在其特征内部量子效率(IQE)曲线的、电流无法使缺陷饱和的预下垂区域中在低电流密度下被驱动的情况下。根据实施方案，描述了侧壁钝化技术、电流限制结构及其它们的组合，使得靠近有源层的外表面或侧面的非辐射复合量可被减小并且LED器件的效率增大。
在一些实施方案中，本文所用术语“微型”LED可指描述性尺寸，例如LED的长度或宽度。在一些实施方案中，在许多应用中，“微型”LED可以在1μm到约300μm或100μm或更少的尺度范围。更具体地，在一些实施方案中，“微型”LED可以在1μm到20μm的尺度范围，例如LED侧向尺寸接近载流子扩散长度情况下的10μm或5μm。然而，应当理解，实施方案未必受此限制，并且实施方案的特定方面可以适用于更大和可能更小的尺度。
在一个实施方案中，LED的至少包括有源层的侧壁表面被钝化以恢复LED的辐射效率。公开了用于包括各种再生和扩散技术的侧壁钝化的多种不同结构构型。此类侧壁钝化可根据特定钝化技术具有多种作用。一种作用可为保护晶格结构并使LED侧壁和/或有源层边缘处的缺陷降至最小，从而减轻LED侧壁和/或有源层边缘处非辐射结合的影响。另一作用可为将LED侧壁和/或有源层边缘移至p-n二极管层的内部，使得电流注入路径通过p-n二极管层内部地限制，远离可能存在缺陷的p-n二极管层侧壁。
在一个实施方案中，执行原位蚀刻以邻近有源层形成LED侧壁。例如，这在MOCVD外延生长反应器中执行。这样，相比于诸如ICP/RIE等干法蚀刻技术，纯化学蚀刻引入最小限度的结构损伤。原位蚀刻之后紧接着在新创建的表面上进行侧壁钝化层的原位外延再生。由于不暴露于空气中，因此消除了侧壁的氧化。由于钝化层在LED侧壁上外延地生长，因此自由表面处的任何悬空键(在再生之前)均被饱和。因此，保护了晶格结构并且使LED侧壁处的缺陷最小化。这样，可减轻LED侧壁处的表面复合。
在一些实施方案中，扩散技术导致LED侧壁和/或有源层的侧向边缘(例如，包括一个或多个量子阱)移至p-n二极管层的内部。因此，通过在p-n二极管层内侧向围绕内部限制的有源层来形成钝化层，从有源层到侧向载流子扩散产生载流子。此类载流子可避免从有源层边缘到可能存在缺陷的邻近的p-n二极管层侧壁的侧向载流子扩散。因此，在一些实施方案中，钝化层可比上述1-10μm的载流子扩散长度窄。
还描述了多种其他结构构型以钝化LED侧壁并减少表面复合。在一个实施方案中，异位地执行侧壁钝化层的外延生长。例如，这可在针对GaN基LED蒸汽蚀刻LED侧壁之后执行。
在一个实施方案中，通过扩散到暴露的p-n二极管层侧壁中使有源层的边缘移置到p-n二极管层的内部来实现侧壁钝化。
在一个实施方案中，通过扩散在LED的内部形成有源层。这样，电流注入路径内部地传过LED，并远离侧壁。
在一个实施方案中，使LED台面选择性地生长，之后进行侧壁钝化层的原位生长以覆盖有源层边缘。
在一个实施方案中，在图案化衬底上使LED有源层和包覆层生长，使得层内的n掺杂和p掺杂取决于表面的取向。例如，在一个实施方案中，p掺杂物和n掺杂物同时流到它们优先沉积于不同的暴露面的腔室中。
在一个实施方案中，选择性地蚀刻有源层以在n掺杂包覆层(或电流分布层)和p掺杂包覆层(或电流分布层)之间产生凹口。通过质量传送使该凹口被填充，导致有源层的边缘被限制于p-n二极管层的内部。
在一个实施方案中，通过表面转化使p-n二极管层侧壁处的能带隙能量增大。例如，p-n二极管层侧壁可在高温下暴露于气相化学中，其中V族物种(例如，As)蒸发并被V族蒸汽物种(例如，P)替换。这样，侧壁表面处的较高能带隙能量使有源层有效地限制在p-n二极管层的内部。
在一个实施方案中，控制沉积条件和层应变以便利用有源层中沉积组分的混溶间隙并形成非均质组合物，在该组合物中某些物种离析并形成群。这样，实现量子点效应，在该效应中减少了在有源层上的侧向分布并减少了表面处所产生的侧壁复合。
在一个实施方案中，通过选择性生长或图案化形成纳米柱。纳米柱的形成可促成利用点或柱处的载流子局域化的量子点效应，这可减少在有源层上的侧向分布。纳米柱的形成还可增大有源层内的表面区域，从而使LED侧壁处有源层的相对表面区域变小。
在一个实施方案中，利用选择性扩散来创建空位，导致p-n二极管层侧壁处的相互扩散。这样，在侧壁表面处形成较高能带隙能量，将有源层有效地限制到p-n二极管层的内部。
在一个实施方案中，利用原子层沉积(ALD)来形成围绕p-n二极管层侧壁的侧壁钝化层(例如，Al2O3)。
根据一些实施方案，上述结构构型中任一结构构型可与电流分布层柱状结构相结合。例如，p-n构型中p掺杂层或n掺杂层中的任一者可被视为电流分布层。在一个实施方案中，任一电流分布层被图案化使其比包括p-n二极管的有源层窄。在一些示出的示例性实施方案中，底部电流分布层(例如，p掺杂层)被图案化以形成宽度减小的柱状结构。这样，当在LED两端施加电势时，有源层内的电流注入区域被底部电流分布层柱体和顶部电流分布层的区域的关系修改。在操作中，电流注入区域随底部电流分布层柱体构型的区域减小而减小。这样，电流注入区域可被内部地限制在有源层内，远离有源层外部或侧表面。
此外，在采用电流分布层柱状结构的情况下，可以设计一种LED，其中p-n二极管层的顶表面的顶部表面区域大于有源层内电流限制区域的表面区域。这就允许制造较大的LED器件，这对于利用静电转移头部组件转移LED器件同时还提供经限制的电流注入区域导致增大的电流密度和增大的LED器件效率的结构可为有利的，尤其是在低于或接近LED器件IQE曲线的预下垂区域的注入电流和注入电流密度下工作的情况下。
在以下描述中，描述了用于形成LED阵列的示例性加工次序，其中LED可为微型LED。现在参见图1A，根据实施方案，其提供了包括形成在生长衬底上的p-n二极管层115的块状LED衬底100的横截面侧视图图示。例如，图1A中所示p-n二极管层115可被设计用于发射原色红光(例如，620-750nm波长)、原色绿光(例如，495–570nm波长)或原色蓝光(例如，450–495nm波长)，但实施方案不限于这些示例性发射光谱。p-n二极管层115可由具有对应于光谱中特定区域的带隙的多种化合物半导体形成。例如，p-n二极管层115可包括基于II-VI族材料(例如，ZnSe)或III-V族材料的一个或多个层，其中III-V族材料包括III-V族氮化物材料(例如，GaN、AlN、InN、InGaN和它们的合金)、III-V族磷化物材料(例如，GaP、AlGaInP和它们的合金)和III-V族砷化物合金(AlGaAs)。生长衬底100可以包括任何适当衬底，诸如但不限于硅、SiC、GaAs、GaN和蓝宝石。
p-n二极管层115可根据应用包括多种构型。一般来讲，p-n二极管层115包括第一掺杂物类型(例如，n掺杂)的电流分布层104、相反掺杂物类型(例如，p掺杂)的电流分布层112和介于电流分布层104,112之间的有源层108。例如，有源层108可为单个量子阱(SQW)或多个量子阱(SQW)层。在一个实施方案中，更少数量的量子阱可提供对侧向电流分布的更大耐受性、更高载流子密度，并有助于将电流内部地限制在整个LED内。在一个实施方案中，有源层108包括SQW。在一个实施方案中，有源层108为具有小于10个量子阱层的MWQ结构。在一个实施方案中，有源层108为具有1-3个量子阱的MWQ结构。附加层可被任选地包括在p-n二极管层115中。例如，包覆层106,110可形成在有源层108的相对两侧以将电流限制在有源层108内并且可比有源层108具有更大的能带隙。包覆层106,110可被掺杂以匹配于相邻电流分布层104,112的掺杂。在一个实施方案中，包覆层106掺杂有n型掺杂物，并且包覆层110掺杂有p型掺杂物，反之亦然。根据实施方案，电流分布层可在功能上类似于包覆层。
以举例的方式，在一个实施方案中，p-n二极管层115被设计用于发射红光，并且材料为磷基的。下文用于红光发射的材料列表旨在示例性的而非限制性。例如，形成p-n二极管层115的层可包括AlInP、AlInGaP、AlGaAs、GaP和GaAs。在一个实施方案中，电流分布层104包括n-AlInP或n-AlGaInP，包覆层106包括n-AlInGaP，包覆层110包括p-AlGaInP，并且电流分布层112包括p-GaP或p-AlInP。量子阱108可以由各种材料形成，诸如但不限于AlGaInP、AlGaAs和InGaP。在此类实施方案中，适当生长衬底102可包括但不限于硅、SiC和GaAs。
以举例的方式，在一个实施方案中，p-n二极管层115被设计用于发射蓝光或绿光，并且材料为氮化物基的。下文用于蓝光或绿光发射的材料列表旨在示例性的而非限制性。例如，形成p-n二极管层115的层可包括GaN、AlGaN、InGaN。在一个实施方案中，电流分布层104包括n-GaN，包覆层106任选地不存在，包覆层110包括p-AlGaN，并且电流分布层112包括p-GaN。量子阱108可以由各种材料形成，诸如但不限于InGaN。在此类实施方案中，适当生长衬底102可包括但不限于硅和蓝宝石。在一个实施方案中，由于内部压电和自发极化场，包覆层106可能对氮化物基的LED不必要。
图1B-1F为用于制造LED阵列的单面加工次序的横截面侧视图图示。如图1B所示，导电触点116阵列形成在p-n二极管层115上，并且蚀刻p-n二极管层115以在台面结构120之间形成沟槽118。导电触点116可包括多层叠层。示例性层可包括电极层、镜像层、粘附/阻挡层、扩散阻挡层和用于将整个LED粘结到接收衬底的粘结层。在一个实施方案中，导电触点116形成在p掺杂的电流分布层112上，并且在功能上为p触点。可利用诸如干法蚀刻或湿法蚀刻等适当技术来执行蚀刻。在图1B所示的实施方案中，不完全穿过n掺杂的电流分布层104形成沟槽。另选地，完全穿过n掺杂的电流分布层104形成沟槽。在一些实施方案中，柱体部分地穿过p掺杂的电流分布层112(见图3)。例如，图3中形成的结构可利用单面工艺或双面工艺制成，其中柱体利用单面工艺制成，并且台面结构在利用双面工艺转移到接收衬底之后蚀刻而成。
在形成台面结构120之后，可在经图案化的p-n二极管层115上形成牺牲释放层122，然后图案化以在导电触点116上形成开口124。牺牲释放层122可由氧化物(例如，SiO2)或氮化物(例如，SiNx)形成，但也可利用相对于其他层可选择性移除的其他材料。开口124的高度、宽度和长度将对应于待形成的稳定柱的高度、长度和宽度，从而对应于拾取为稳定柱阵列上拾取做好准备的LED阵列(例如，微型LED)必须克服的粘合强度。
现在参见图1D，将生长衬底102上的图案化结构利用粘合剂粘结材料粘结到承载衬底140以形成稳定层130。在一个实施方案中，粘合剂粘结材料为热固性材料，诸如苯并环丁烯(BCB)或环氧树脂。稳定材料的填充开口124的部分对应于稳定层的稳定柱132，并且稳定材料的填充沟槽118的部分变成稳定层的稳定腔侧壁134。
在粘结到承载衬底140后，可利用适当技术诸如激光剥离、蚀刻或研磨将生长衬底移除以暴露p-n二极管层115。然后可利用蚀刻或研磨来移除n掺杂的电流分布层104的连接独立台面结构120的任何其余部分以形成侧向分开的p-n二极管层115。然后可在每个侧向分开的p-n二极管层上形成顶部导电触点层142，生成LED 150。图1E和1F表示根据在移除生长衬底102并蚀刻或研磨以暴露台面结构120之后移除的材料数量可获得的另选结构。
在上述单面工艺中，p-n二极管层115在转移至承载衬底140之前被图案化以形成台面结构120。另选地，根据实施方案，可利用双面工艺来制造LED，其中p-n二极管层115从生长衬底被转移至承载衬底140，之后进行p-n二极管层的图案化以形成台面结构120。可使用多种加工技术来获得类似的最终结构，包括侧壁钝化技术、电流限制技术以及它们的组合。因此，尽管以下描述中的LED结构均利用单面加工次序进行描述，但这仅为例示性的并不旨在限制。
图2-3为可利用类似于参照图1B-1F描述的单面工艺形成的LED的示例性横截面侧视图图示。图2为包括沿p-n二极管层的侧壁153的有源层108边缘151的LED的横截面侧视图图示。图3为具有底部电流分布层112柱状结构的LED的横截面侧视图图示，该柱状结构相对于有源层108具有更小宽度。在图3所示的特定结构中，电流分布层柱体112可用作沿p-n二极管层的侧壁153远离有源层108边缘151内部地限制电流注入路径。在图2和图3每个附图中，有源层108的边缘151可由于蚀刻p-n二极管层115的侧壁153台面结构120而损坏。因此，有源层的边缘可为用于非辐射复合的部位。根据本文所述实施方案，描述了各种结构构型以减轻有源层边缘处的非辐射复合。例如，不同结构可包括侧壁钝化技术、电流限制技术以及它们的组合。
现在参见图4A-4E，其提供了根据实施方案的用于形成具有原位再生p-n结侧壁钝化层的LED的方法的横截面侧视图图示。图4A-4E中所示特定加工次序对于包括红、蓝和绿的任何发光颜色的LED可为通用的，并且可包括上文参考图1A所述p-n二极管层115构型中的任一种。此外，图4A-4E中所示加工次序可包括原位蚀刻和再生。如图所示，在p-n二极管层115上形成掩模117以将沟槽118至少部分地蚀刻到掺杂的电流分布层104中。掩模117可由能够承受高温和与蚀刻和再生加工相关联的腐蚀性蚀刻化学过程的介电材料形成，诸如SiO2。在一个实施方案中，蚀刻加工为在金属有机化学气相沉积(MOCVD)腔室中执行的纯化学蚀刻。在一个实施方案中，通过第一部分干法蚀刻形成沟槽118，然后将晶片转移至MOCVD腔室以完成沟槽118的蚀刻。这样，最终的经蚀刻表面通过在MOCVD腔室中蚀刻进行处理并通过在MOCVD腔室中的化学蚀刻去除在干法蚀刻操作期间所产生的物理性损坏。可能使用的示例性干性蚀刻技术包括反应离子蚀刻(RIE)、电子回旋共振(ECR)、电感耦合的等离子体反应离子蚀刻(ICP-RIE)和化学辅助离子束蚀刻(CAIBE)。干法蚀刻化学过程可为卤素基的，包含诸如Cl2、BCl3或SiCl4等物种。MOCVD腔室内的蚀刻温度还可在升高的温度下，诸如400℃–700℃。特定蚀刻化学过程可包括腐蚀性蚀刻剂和V族分解抑制剂的组合以使V族元素稳定，并抑制可以其他方式在升高的蚀刻温度下发生的分解。
在一个实施方案中，LED被设计用于红光发射，并且p-n二极管层115为磷基的。在此类实施方案中，蚀刻化学包括诸如HCl或Cl2等腐蚀性蚀刻剂和诸如PH3等V族分解抑制剂。在一个实施方案中，LED被设计用于绿光或蓝光发射，并且p-n二极管层115为氮化物基的。在此类实施方案中，蚀刻化学包括诸如HCl、Cl2或H2等腐蚀性蚀刻剂和诸如NH3等V族分解抑制剂。
在形成沟槽118之后，钝化层402在沟槽118中外延地再生。在蚀刻沟槽118之后即刻在MOCVD腔室中原位地执行钝化层402的再生，而不暴露于空气或从MOCVD腔室中移除。由于钝化层402在原始表面上外延地再生，因此它充当p-n二极管的表面钝化剂，并具体地充当有源层108的表面钝化剂。根据实施方案，钝化层402具有比p-n二极管层115内单个层高的能带隙。钝化层402也可为p型。对于磷基的红光发射LED，钝化层402可为掺杂有Mg或Zn掺杂物的p型。例如，钝化层可为AlInGaP:Mg,Zn。对于氮化物基的绿光或蓝光发射LED，钝化层402可为掺杂有Mg的p型。例如，钝化层可为AlGaN:Mg。对于氮化物基的绿光或蓝光发射LED，钝化层402可掺杂有C或Fe掺杂物而绝缘。例如，钝化层可为AlGaN:C,Fe。
然后可移除掩模117，之后在p-n二极管层115的暴露部分(例如，p掺杂的电流分布层112)上形成导电触点116，如图4C所示。然后穿过钝化层402和p-n二极管层115蚀刻沟槽410以形成台面结构420，如图4D所示。例如，现可使用干法蚀刻技术。另选地，湿法蚀刻沟槽410以减小对p-n二极管层115的侧壁的表面损伤，该侧壁变为LED的p-n二极管层侧壁153。在另一个实施方案中，使用干法蚀刻之后进行湿法蚀刻相结合。然后可将台面结构420转移至承载衬底140和类似于上文参照图1B-11F所述形成的顶部导电触点142。
图4F为根据实施方案的具有原位再生p-n结侧壁钝化层的LED的横截面侧视图图示。如图所示，钝化层402侧向地围绕LED侧壁151，该LED侧壁还对应于有源层108的边缘和p-n二极管层侧壁153。在此类实施方案中，由于原位蚀刻为纯化学的，不引入结构损伤，并且由于不在空气中暴露，因此化学污染被消除。钝化层402外延地生长，从而使原始表面处所有键饱和。这样，使表面复合最小化并使LED的辐射效率恢复。仍参见图4F，再生p-n结钝化层402可由高能带隙材料形成，从而比发射p-n结Vo1具有更高开启电压(Vo2)，即Vo2>Vo。因此，电流将优先地流过发光的预期区域。
图5A-5H为根据实施方案的用于形成具有蒸汽蚀刻侧壁和再生侧壁钝化层的LED的方法的横截面侧视图图示。在一个实施方案中，图5A-5H中所示加工次序涉及绿色或蓝色发光氮化物基的LED。如上所述，由于内部压电和自发极化场，AlGaN包覆层106可省略。此外，包覆层110还可从图5A所示p-n二极管层中省略。如上所述，根据实施方案的微型LED可以比传统LED低的电流工作。因此，在一个实施方案中，AlGaN包覆层106,110可能不必须在量子阱108的任一侧中。在一个实施方案中，p-n二极管层115包括p-GaN层112、InGaN有源层108和n-GaN层104。
如图5B所示，薄型半导体掩模层513形成在p-n二极管层115上。在一个实施方案中，半导体掩模层513由AlGaN形成。现在参见图5C-5D，至少部分地通过p-n二极管层115蚀刻沟槽118以形成台面结构520。最初，RIE/ICP蚀刻可用于穿过AlGaN半导体掩模层513蚀刻浅槽118。在此之后可在高温下进行H2+NH3蒸汽蚀刻以完成沟槽118的蚀刻。例如，相比于RIE/ICP蚀刻，H2+NH3蒸汽蚀刻可导致最小的结构损伤，并且可以约200nm/h的平面速率进行蚀刻，形成垂直的m平面侧壁。由于AlGaN包覆层106,110不存在，因此它们将不干扰或阻碍H2+NH3蒸汽蚀刻。在沟槽适当取向的情况下，可获得垂直侧壁。
现在参见图5E-5H，外延再生的钝化层502可形成在经图案化的p-n二极管层和半导体掩模层513上。例如，钝化层502可再生p-GaN。根据实施方案，钝化层502的外延再生与沟槽118的蒸汽蚀刻是异位的。在示例性实施方案中，p-n二极管层115内不存在含铝层，因此台面结构520的侧壁在蒸汽蚀刻之后不被氧化。因此，外延再生的钝化层502可匹配具有最小缺陷的蒸汽蚀刻侧壁的晶格结构。在特定实施方案中，钝化层502原位地外延再生，即在MOCVD反应器中蒸汽蚀刻之后即刻进行，使得不存在空气暴露。然后穿过外延再生的钝化层502蚀刻沟槽518，并且将结构转移至承载衬底140，如前所述。图5I为根据实施方案的具有再生侧壁钝化层的LED的横截面侧视图图示。如图所示，LED 550包括围绕侧壁153并在p-n二极管层115下形成的钝化层502，并且底部导电触点116形成在p掺杂钝化层502上。如图所示，钝化层502不完全覆盖n掺杂的电流分布层104的侧壁，并且未达到p-n二极管层的顶表面。这样，在502-104的界面处创建p-n结，该界面比有源层108处具有更高开启电压，并且电流优先地流动通过发射光的预期区域。另外，在例示的实施方案中，钝化层502侧向地围绕LED 550内的有源层108使得有源层108的边缘151通过钝化层502而钝化。
图6A-6E为根据实施方案的用于形成具有扩散侧壁钝化层的LED的方法的横截面侧视图图示。在一个实施方案中，图6A-6E涉及设计用于发射红光的磷基的LED。在一个实施方案中，p-n二极管层115包括上文参照图1A所述组合物中的任一组合物。现在参见图6A，p-n二极管层115被图案化以至少部分地穿过电流分布层104形成沟槽118。可在沟槽118的蚀刻期间利用掩模605来限定台面结构120。在形成沟槽118之后，执行扩散操作来使一物种扩散到台面结构120的侧壁中并形成钝化层602。扩散还可发生在台面结构120之间p-n二极管层115的暴露表面上，并且在掩模605已被移除的情况下任选地发生在台面结构120的顶部上。钝化层602的扩散和形成使先前暴露的p-n结(和有源层108)移位到LED的内部中。因此，p-n结并不贯穿表面，并由未损坏材料形成。在一个特定实施方案中，创建互混异质结构。具体地，在该实施方案中，AlInGaP异质结构在自发产生经排序的合金晶体结构(包括位于(111)晶体平面上的GaAlP-InP单层超晶格的CuPt型排序)的条件和衬底取向下生长。经排序的合金包覆层106(例如，n-AlInGaP)、量子阱层108(InGaP)和包覆层110(例如，p-AlGaInP)的特征在于较低能带隙能量。上述扩散过程可使该合金随机化，从而提高其能带隙能量。具有较高能带隙能量的随机化侧壁自然地形成势垒，该势垒抑制侧壁复合。从而，随机化AlInGaP形成钝化层602。可采用多种方法来形成钝化层602，包括注入、蒸汽扩散，并在涂覆源层之后进行加热(固态源扩散)。
在一个实施方案中，注入并/或扩散p掺杂物诸如Zn或Mg以使钝化层602中n型层(110,112)变为p型。另选地，可添加另一物种诸如Fe、Cr、Ni或者另一掺杂物以使钝化层602半绝缘。另选地，可注入He或H，也称为质子轰击或质子注入。质子轰击所产生的损害继而使注入钝化层602的电阻率增大。可控制注入能量以便不产生过多损害，从而充当非辐射复合的主要来源。
在形成钝化层602之后，可类似于上文参照图1B-1F所述加工结构以形成LED 650。图6F为根据实施方案的具有扩散侧壁钝化层的LED的横截面侧视图图示。如图所示，LED650包括形成在p-n二极管层115的侧壁153内的钝化层602。如图所示，钝化层602不完全覆盖n掺杂的电流分布层104的侧壁，并且未达到p-n二极管层的顶表面。这样，在602-104的界面处创建p-n结，该界面比有源层108处具有更高开启电压，并且电流优先地流动通过发射光的预期区域。另外，在例示的实施方案中，钝化层602侧向地围绕LED 650内的有源层108，使得LED侧壁151(对应于有源层108的边缘)被内部地限制在已转变为钝化层602的p-n二极管层侧壁153内。
图7A-7E为根据实施方案的用于通过选择性扩散在LED内形成p-n结的方法的横截面侧视图图示。在图7A所示特定实施方案中，外延层715与图1A所示p-n二极管层115略有不同，即层710,712为n掺杂而不是p掺杂(层110,112)。因此，起始的外延层715包括n-/n异质结构，并且p-n结尚未形成。在一个实施方案中，外延层715包括(n)-AlInP电流分布层104、(n)-AlInGaP包覆层106、量子阱层108、(n-)-AlGaInP包覆层710和(n-)AlInP电流分布层712。根据图7A-7E所示出的实施方案，通过使诸如Mg或Zn等p掺杂物扩散到电流分布层712和包覆层710中形成p-n结。扩散可来自固态源或蒸汽，如上文参照图6A-6E所述的。
参见图7B，p掺杂区域702扩散到上述包覆层710和电流分布层712中，止于p掺杂物侵入到有源层108之前。在扩散之后，绝缘层711形成在外延层715上。绝缘层711可由多种材料形成，包括SiO2和SiNx。现在参见图7C，开口形成于绝缘层711中，并且在开口上形成导电触点116，然后穿过绝缘层711和外延层715蚀刻沟槽118以形成台面结构720。然后，图7D-7E中所示加工次序可类似于上文参照图1B-1F所述加工次序以形成LED 750。
图7F为根据实施方案的具有选择性扩散p-n结的LED的横截面侧视图图示。如图所示，LED 750包括延伸穿过(n-)掺杂的电流分布层712和(n-)掺杂的包覆层710的内部限制的p掺杂区域702。绝缘层711可任选地形成以覆盖p掺杂区域702和(n-)掺杂的电流分布层712之间的结点，使得底部导电触点116不与(n-)掺杂的电流分布层712形成接触。在图7F中所示实施方案中，形成到有源层108中的电流注入区域由p掺杂区域702内部地限制在LED内。
图8A-8E为根据实施方案的用于形成具有扩散横向结点的LED的方法的横截面侧视图图示。在一个实施方案中，图8A中所示外延层815与图7A中所示外延层715相同，其中层810,812对应于层710,712。图8A-8E中所示加工次序基本上类似于图7A-7E中所示加工次序，其中区别在于p掺杂区域802穿过层812,810,108,106部分地形成到电流分布层104中。
图8F为根据实施方案的具有扩散横向结点的LED 850的横截面侧视图图示。如图所示，p-n结变为形成在有源层108内的侧向结点。在图8F中所示实施方案中，形成到有源层108中的电流注入区域由p掺杂区域802内部地限制在LED内。此外，p-n结为横向的，并内部地限制在LED 850内。
图9A-9E为根据实施方案的用于形成具有侧壁钝化层的选择性区域生长和原位生长的LED的方法的横截面侧视图图示。在一个实施方案中，图9A-9E所示方法涉及设计用于发射红光并且具有立体晶体结构的磷基LED。图9A-9E中所示方法可适用于其他类型的晶体结构，并且可带来更复杂的侧壁形状。现在参考图9A，在生长衬底102上方形成图案化掩模层111。在一个实施方案中，图案化掩模层111直接形成在生长衬底102上，该生长衬底最终将被移除。在所示出的特定实施方案中，图案化掩模层111形成在部分形成的电流分布层104上。台面结构920继而可在图案化掩模层111内预先限定的开口中选择性地生长。台面结构920可包括类似于上文参考图1A的p-n二极管层115所述的外延层用于发射红光。在一个实施方案中，选择性区域生长导致靠近-(100)表面上的无生长(111)侧壁。在形成包括p-n二极管层的台面结构920之后，原位侧壁钝化层902生长(随台面结构的生长原位地生长)。在一个实施方案中，钝化层包括AlInP，其可为p掺杂的。在一个实施方案中，钝化层902原位地生长，紧跟在形成台面结构920之后，而不从MOCVD反应器中移除。钝化层902通过降低生长温度共形地生长以避免沉积物种的蒸镀或移动。在形成侧壁钝化层902之后，导电触点116形成并且可类似于上文参照图1B-1F所述加工次序而执行以形成LED 950。
图9F为沿选择性生长的具有原位生长侧壁钝化层的LED的x方向(111)平面的横截面侧视图。图9G为沿选择性生长的具有原位生长侧壁钝化层的LED的y方向(111)平面的横截面侧视图。如图9F-9G所示，钝化层902可类似于上文参照图5I所述的钝化层。如图所示，LED 950包括围绕侧壁153并在p-n二极管层115下形成的钝化层902，并且底部导电触点116形成在p掺杂钝化层902上。如图所示，钝化层902不完全覆盖n掺杂的电流分布层104的侧壁，并且未达到p-n二极管层的顶表面。这样，在902-104的界面处创建p-n结，该界面比有源层108处具有更高开启电压，并且电流优先地流动通过发射光的预期区域。另外，在例示的实施方案中，钝化层902侧向地围绕LED 950内的有源层108使得有源层108的边缘151通过钝化层902而钝化。
图10A-10D为根据实施方案的用于形成具有再生侧壁钝化层的LED的方法的横截面侧视图图示。在一个实施方案中，图10A-10D所示方法涉及设计用于发射红光并且具有立体晶体结构的磷基LED(例如，AlGaInP)。参见图10A，p-n二极管层115形成在生长衬底102上，类似于上文参照图1A所述的。然后对p-n二极管层115进行湿法化学蚀刻以形成(111)侧壁。参见图10B，在钝化层1002沿(111)侧壁的外延生长之前，在湿法化学蚀刻期间所使用的掩模层1010可保留或移除。在一个实施方案中，钝化层1002包括GaN，其相比于p-n二极管层115可为绝缘的。另选地，其可生长为p型。由于侧壁具有(111)晶体表面取向，因此它们用作用于六方结构AlGaN外延生长的适当晶种表面。从而，提高了再生外延界面的质量以减少表面复合。在另一个实施方案中，该结构整个在原位过程中形成，其中(111)侧壁台面结构通过参照图9A-9G所述的选择性生长而形成，然后立即通过绝缘或p型GaN的外延生长原位地钝化。参见图10C-10D，移除掩模层1010，并且类似于上文参照图1B-1F所述来加工结构以形成LED 1050。
图10E为根据实施方案的沿具有再生侧壁钝化层的LED的x方向(111)平面的横截面侧视图。图10F为根据实施方案的沿具有再生侧壁钝化层的LED的y方向(111)平面的横截面侧视图。如图10E-10F所示，钝化层1002围绕p-n二极管层侧壁153(也对应于LED侧壁151)形成。由于使钝化层1002外延地生长，LED侧壁151处的键饱和。这样，使表面复合降至最低。此外，由于LED 1050的p-n二极管层115中不包括含Al层，因此p-n二极管层115可被湿法蚀刻然后在湿法蚀刻之后转移至腔室以便外延生长而不使暴露层氧化。
图10G-10H类似于图10E-10F，不同之处在于LED被图案化以包括较宽的顶部电流分布层104。这样，可使顶部导电触点104加大，而使穿过钝化层1002形成直接接触的风险更小。
现在参见图11A-11D，其提供了根据实施方案的用于形成具有取向依赖性掺杂的LED p-n结的方法的横截面侧视图图示。图11A为根据实施方案的形成在图案化衬底上并包括取向依赖性掺杂的p-n二极管层的近视剖视图。在一个实施方案中，图11A-11D所示方法涉及设计用于发射红光的磷基LED。如图11A所示，通过蚀刻步骤1101形成生长衬底1002，诸如(100)GaAs衬底。然后使p-n二极管层1115在图案化生长衬底1002上外延地生长。在一个实施方案中，p-n二极管层包括n-AlInP电流分布层104、n-AlInGaP:Se或Si包覆层106、InGaP有源层108、p-AlInGaP:Mg包覆层1110A、co掺杂AlGaInP:Mg+Se包覆层1110B、p-AlInGaP:Mg包覆层1110C和p-GaP电流分布层112。
具体地，形成包覆层1110A-C的特定方法，尤其是包覆层1110B实现包覆层1110B内n、p掺杂的取向依赖性。具体地，n型包覆层1110B形成在(100)平坦表面上，并且网状p型包覆层1110B沿倾斜区域形成。因此，在(100)取向处在AlGaInP包覆层1110B内掺入Se，同时沿取向错误的倾斜度在AlGaInP包覆层1110B内优先地掺入Mg，使得p-n结所在的p-n二极管层1115位于倾斜侧壁上，而n-p-n-p结形成在(100)表面上。因此，电流注入路径(如图11A中箭头所示)优先地流动穿过形成在倾斜侧壁上的p-n结。现在参见图11B-11D，加工次序类似于上文参照图1B-1F所述加工次序以形成LED 1150。
图11E-11F为根据实施方案的具有取向依赖性掺杂的LED p-n结的横截面侧视图图示。如图11E-11F所示，p-n结和电流注入路径(如图11E-11F中箭头所示)内部地位于LED1150内，沿p-n二极管层的侧壁153远离有源层108边缘。在图11E所示实施方案中，生长衬底102的一部分遗留在所得LED 1150内。在图11F所示实施方案中，p-n二极管层1115的厚度足以填充LED 1150的内部部分。例如，电流分布层104可填充LED1150的内部。
图12A-12F为根据实施方案的利用选择性蚀刻和质量传送形成LED的方法的横截面侧视图图示。参见图12A，p-n二极管层115形成在生长衬底102上，类似于上文参照图1A所述的。p-n二极管层115可被设计用于红光、绿光或蓝光发射。但特定加工次序可取决于p-n二极管层115是否为氮化物基或磷基的。
现在参见图12B，穿过p-n二极管层115形成沟槽118以形成台面结构120，如前所述。在一个实施方案中，p-n二极管层115为磷基的，并且执行InGaP有源层108的选择性蚀刻以在有源层中创建凹口，如图12C所示。在一个实施方案中，p-n二极管层115为氮化物基的，并且光触发(例如，在365nm和450nm之间)光电化学蚀刻选择性地移除InGaN有源层108的一部分以产生凹口。现在参见图12D，在高温下的质量传送导致相邻材料的质量传送以形成包封有凹口的有源层108的新p-n结。预期质量传送可能在不首先形成凹口的情况下包封有源层108的边缘。在p-n二极管层115为磷基的实施方案中，由在高温下暴露于PH3+H2引起质量传送。在此类实施方案中，相邻的p-AlInGaP包覆层110和n-AlInGaP包覆层106包封InGaP有源层108。在p-n二极管层115为氮化物基的实施方案中，由在高温下暴露于NH3+H2引起质量传送。在此类实施方案中，相邻的p-GaN电流分布层112和n-GaN电流分布层104包封InGaN有源层108。参见图12E-12F，可类似于上文参照图1B-1F所述来加工该结构以形成LED1250。
图12G-12H为根据实施方案的包括有凹口的有源层的LED的横截面侧视图图示。如图12G所示，相邻的p-AlInGaP包覆层110和n-AlInGaP包覆层106包封InGaP有源层108。如图12H所示，相邻的p-GaN电流分布层112和n-GaN电流分布层104包封InGaN有源层108。在每个实施方案中，有源层108的边缘151内部地限定在LED 1250内，在p-n二极管层侧壁153内侧。
图13A-13C为根据实施方案的利用表面转化来钝化LED的侧壁的方法的横截面侧视图图示。由于磷基p-n二极管结构，图13A-13B基本上类似于图12A-12B，在组合物上存在细微差别。参见图13C，有源层108，以及任选地，包覆层106,110在它们的合金中包括砷。在一个实施方案中，层106,108,110中还可包括铝以恢复能带隙值。台面结构120在高温下暴露于PH3+H2蒸汽，这就导致不一致的升华，其中V族物种蒸发。逸出的As物种由P替代，使表面能带隙能量提高。因此，有源层108的边缘151内部地限定在LED内，在p-n二极管层侧壁153内侧。
图14A为根据实施方案的有源层中具有量子点的LED的横截面侧视图图示。在一个实施方案中，图14A所示结构涉及设计用于发射红光的磷基LED。在一个实施方案中，LED1450包括量子点有源区域1408，在该区域中注入载流子在量子点处局域化并不太可能扩散到LED侧壁151。图14B为根据实施方案的具有量子点1409的LED有源层的示意性俯视图图示。在一个实施方案中，包覆层1410由p-AlInP形成，包覆层1406由n-AlInP形成，并且有源层108由(Al)GaInP形成。在这些层的形成期间，控制沉积使得压缩应变导致铟离析成富铟区域。还可控制沉积条件以利用混溶间隙形成富铟区域。这样，富In量子点以较低带隙形成群，使载流子受到限制并抑制侧向扩散到LED侧壁151。非均质有源层108中量子点群的检测可通过例如光致发光来检测。示例性量子点群1409取决于低带隙区域形成于其上的透镜范围并且在一个实施方案中可约为10-20nm。
图15A-15C为根据实施方案的用于形成有源层中具有纳米柱的LED的方法的横截面侧视图图示。在一个实施方案中，图15A所示结构涉及设计用于发射绿光或蓝光的氮化物基LED。在一个实施方案中，p-n二极管层1515包括n-GaN电流分布层104、p-AlGaN包覆层110和p-GaN电流分布层112。多个层可形成有源层。在一个实施方案中，多个有源层包括InGaN。在一个实施方案中，第一In1GaN有源层1508A包括多个纳米柱1509。纳米柱1509可通过In1GaN有源层1508A中的压缩应变自发地形成。在一个实施方案中，通过选择性生长或图案化形成纳米柱1509。在形成第一In1GaN有源层1508A之后，形成比第一In1GaN有源层1508A中具有更高铟含量的第二In2GaN有源层1508B。因此，更大浓度的铟可位于量子点或纳米柱1509上。铟离析还可增大纳米柱1509的尺寸。在形成第二In2GaN有源层1508B之后，第三In3GaN有源层1508C生长于其上并掩埋了量子点或纳米柱1509。在一个实施方案中，In3GaN有源层1508C中的铟含量小于In2GaN有源层1508B中的铟含量，并且可与In1GaN有源层1508A中的铟含量等同。参见图15B-15C，可类似于上文参照图1B-1F所述来加工该结构以形成LED1550。图15D为根据实施方案的有源层中具有纳米柱的LED的横截面侧视图图示。图15E为根据实施方案的有源层中具有纳米柱并具有顶帽构型的LED的横截面侧视图图示。如图所示，底部p掺杂的电流分布层112形成在柱状形成物中。在例示的实施方案中，LED1550包括位于有源区域1508内的量子点或纳米柱1509，在该区域内注入载流子局域化并且不太可能扩散到LED侧壁151，该LED侧壁也对应于p-n二极管层侧壁153。
图16A-16D为根据实施方案的用于形成具有在p-n二极管层侧壁处互混的异质结构的LED的方法的横截面侧视图图示。在一个实施方案中，图16A所示结构涉及设计用于发射红光的磷基LED，并且可包括类似于上文参照图1A所述的p-n二极管层115。仍参见图16A，注入掩模1601形成在电流分布层112上。然后执行热操作以根据注入掩模1601的材料引起扩散或互混。在一个实施方案中，注入掩模1601由硅形成。在此类实施方案中，硅从表面扩散而来以形成互混区域1602。硅的扩散导致III族空位，使得III族元素(Al,Ga,In)在III族亚晶格上交换晶格位置以在层106(初始地，AlInGaP)、108(初始地，InGaP)、110(初始地，AlGaInP)上形成均质合金。仍参见图16B，在硅扩散之后，覆盖Zn施主层在电流分布层112上任选地形成并扩散到表面中以在表面上形成p掺杂层1603，特别是在硅(n掺杂物)扩散的情况下。
现在参见图16C-16D，类似于上文参照图1B-11F所述的，穿过p-n二极管层115蚀刻沟槽118并且对结构进行图案化以形成LED 1650。图16E为根据实施方案的互混LED异质结构的横截面侧视图图示。如图所示，互混区域1602邻近有源层108形成，使得有源层108的边缘151内部地限制在p-n二极管层侧壁153内。
在另一个实施方案中，注入掩模1601由SiO2形成，使III族空位注入到底层材料中。在此类实施方案中，Al、Ga、In扩散到SiO2中以形成Al、Ga和In互混的互混区域1602。在此类实施方案中，由于n掺杂未扩散到衬底中，可能不必形成p掺杂层1603。
在图16F所示的另一个实施方案中，注入掩模1601由SiO2形成，Si掺杂层1611在邻近一个或多个有源层108的位置处形成。Si掺杂层1611可用于加速在邻近有源层108的位置处互混。
根据实施方案，LED阵列继而可从承载衬底转移至接收衬底，诸如照明衬底或显示衬底。在一个实施方案中，转移可通过选择性移除牺牲释放层来实现，例如通过蒸汽HF蚀刻然后利用包括静电转移头阵列的转移工具静电转移LED阵列。
图17A-17F为根据实施方案的用于形成具有侧壁钝化层的LED的方法的横截面侧视图图示。参见图17A，其示出块状LED衬底100，类似于上文参照图1A所述的。此外，导电氧化层160，诸如ITO，可形成在p-n二极管层115上。例如，导电氧化层160可与p-n二极管层115的电流分布层(例如，112)或包覆层(例如，110)形成欧姆接触。然后可使导电氧化层160和p-n二极管层115图案化以形成沟槽118，如图17B所示。在形成沟槽118之后，可对衬底进行处理。例如，这可包括酸浸以移除HCl或溴基混合物中的自然氧化物或残余污染物。接着可例如利用氩、氢或氮任选地执行原位等离子处理。
现在参见图17C，侧壁钝化层170形成在台面结构120上以及其间。在一个实施方案中，利用原子层沉积(ALD)形成侧壁钝化层170。例如，侧壁钝化层170可为Al2O3，但也可使用其他材料。在一个实施方案中，侧壁钝化层170为0–1,000nm厚，诸如1–100nm厚，并且可具有符合底层衬底形貌并形成围绕台面结构120的轮廓的均匀厚度。然后可对侧壁钝化层170图案化以在台面结构120上形成暴露图案化导电氧化层160的开口170。例如，这可利用氟基干法蚀刻技术来实现。
然后可在开口172内导电氧化层160的暴露部分上形成底部导电触点116，如图17D所示。参见图17E，形成图案化牺牲氧化层122，并且将图案化结构利用粘合剂粘结材料粘结到承载衬底140以形成稳定层130。在粘结到承载衬底140后，可利用适当技术诸如激光剥离、蚀刻或研磨将生长衬底102移除以暴露p-n二极管层115。然后可利用蚀刻或研磨来移除p-n二极管层115的连接独立台面结构120的任何其余部分以形成侧向分开的p-n二极管层115。然后可在每个侧向分开的p-n二极管层上形成顶部导电触点层142，生成LED 150，如图17F所示。如图所示，ALD侧壁钝化层170沿p-n二极管层115侧壁153(例如，包括顶部电流分布层104、有源层108和底部电流分布层112)在导电氧化层160下延伸。
现在参见图18A，在一个实施方案中，将LED阵列150转移并粘结到显示衬底。尽管示出LED 150，但这是示例性的，并且可利用上述LED中任一种。例如，显示衬底300可为类似于有源矩阵OLED显示面板中所使用的薄膜晶体管(TFT)显示衬底(即，背板)。图18A为根据实施方案的显示面板的侧视图图示。在此类实施方案中，显示衬底为TFT衬底，包括用于独立驱动每个子像素的工作电路(例如，晶体管、电容器等)。衬底300可包括无像素区域和像素区域(例如，显示区域)，该像素区域包括布置到像素中的子像素。无像素区域可包括数据驱动电路、扫描驱动电路、电源线路和接地环，其中数据驱动电路连接到每个子像素的数据线以使得数据信号(Vdata)传输至子像素，扫描驱动电路连接到子像素的扫描线以使得扫描信号(Vscan)传输至子像素，电源线路用于向TFT传输功率信号(Vdd)，并且接地环用于向子像素阵列传输接地信号(Vss)。数据驱动电路、扫描驱动电路、电源线路和接地环均可连接至柔性电路板(FCB)，该柔性电路板包括用于向电源线路供电的电源和电连接到接地环的电源接地线。应理解，这是一个用于显示面板的示例性实施方案，并且另选的构型也是可能的。例如，任何驱动电路可远离显示衬底300而定位，或者另选地，位于显示衬底300的背部表面上。同样，形成在衬底300内的工作电路(例如，晶体管、电容器等)可以粘结到衬底300顶表面的微驱动芯片350来代替，如图18B所示。
在图18A所示特定实施方案中，TFT衬底包括从驱动电路连接至数据线的开关晶体管T1和连接至与电源线路连接的电力线的驱动晶体管T2。开关晶体管T1的栅极还可从扫描驱动电路连接至扫描线。包括倾斜开口327的图案化倾斜层326形成在衬底300上。在一个实施方案中，倾斜开口327对应于子像素。倾斜层326可通过多种技术来形成，诸如喷墨印刷、丝网印刷、层合、旋涂、CVD、PVD，并且可由不透明、透明或半透明的材料形成。在一个实施方案中，倾斜层326由绝缘材料形成。在一个实施方案中，倾斜层由黑色基质材料形成以吸收发射光或环境光。倾斜层326的厚度和倾斜开口327的宽度可取决于转移至开口并粘结在该开口内的LED150的高度、静电转移头的高度和显示面板的分辨率。在一个实施方案中，倾斜层326的示例性厚度在1μm–50μm之间。
导电的底部电极342、接地连结线344和接地环316可任选地形成在显示衬底300上。在示出的实施方案中，接地连结线344的布置在显示面板的像素区域304中的倾斜开口328之间延伸。接地连结线344可形成在倾斜层326上，或者可在倾斜层326中形成另选的开口332以暴露位于倾斜层326下的接地连结线344。在一个实施方案中，接地连结线344在像素区域中倾斜开口327之间形成并且电连接到非显示区域中的接地环316或接地线。这样，Vss信号可更均匀地施加于子像素矩阵，使得显示面板上亮度更均匀。
在倾斜开口327内围绕LED 150形成的钝化层348可执行功能如防止顶部电极层和底部电极层318,342之间的电气短路以及在顶部导电触点142和接地连结线344之间提供电极层318的适当台阶覆盖。钝化层348还可覆盖底部电极层342的任何部分以防止与顶部电极层318的可能短路。根据实施方案，钝化层348可由多种材料形成，诸如但不限于环氧树脂、丙烯酸(聚丙烯酸酯)诸如聚(甲基丙烯酸甲酯)(PMMA)、苯并环丁烯(BCB)、聚酰胺和聚酯。在一个实施方案中，钝化层348通过围绕LED器件156喷墨印刷或丝网印刷形成以填充由倾斜开口327限定的子像素区域。
根据特定应用，顶部电极层318可为不透明的、反光的、透明的或半透明的。在顶部发射显示面板中，顶部电极层318可为透明导电材料，诸如非晶硅、透明导电聚合物或透明导电氧化物。在顶部电极层318形成之后，封装层346可形成在衬底300上。例如，封装层346可为柔性封装层或刚性层。
在一个实施方案中，在子像素电路中布置一个或多个LED 150。LED150的第一端子(例如，底部导电触点)与驱动晶体管耦合。例如，LED150可粘结到与驱动晶体管耦合的焊盘。在一个实施方案中，一对冗余的LED 150粘结到与驱动晶体管T2耦合的底部电极342。一个或多个LED150可为本文所述LED中的任一者。接地线与一个或多个LED的第二端子(例如，顶部导电触点)电耦合。
可例如从驱动晶体管T2驱动电流穿过一个或多个LED。在高侧驱动配置中，一个或多个LED可在PMOS驱动晶体管的漏极侧或NMOS驱动晶体管的源极侧上，使得子像素电路推动电流穿过LED的p端子。另选地，子像素电路可布置在低侧驱动配置中，其中接地线变为电力线并且电流被牵拉穿过LED的n端子。
图19示出了根据实施方案的显示系统1900。显示系统容纳处理器1910、数据接收器1920、显示器1930和一个或多个显示驱动器IC 1940，该显示驱动器IC可为扫描驱动器IC和数据驱动器IC。数据接收器1920可被配置为无线地或有线地接收数据。无线可在多种无线标准或协议中的任一者中实现。一个或多个显示驱动器IC 1940可物理地电耦合至显示器1930。
在一些实施方案中，显示器1930包括根据上述实施方案形成的一个或多个LED。根据其应用，显示系统1900可包括其他部件。这些其他部件包括但不限于存储器、触摸屏控制器和电池。在各种具体实施中，显示系统1900可为电视、平板电脑、电话、膝上型电脑、计算机监视器、信息亭、数字相机、手持式游戏机、多媒体显示器、电子书显示器或大面积标记显示器。
图20示出了根据实施方案的照明系统2000。照明系统容纳功率源2010，该功率源可包括用于接收功率的接收接口2020以及用于用于控制需提供给光源2040的功率的功率控制单元2030。功率可从照明系统2000的外部或从可选地包括在照明系统2000中的电池来提供。在一些实施方案中，光源2040包括根据上述实施方案形成的一个或多个LED。在各种具体实施中，照明系统2000可为内部或外部照明设备，诸如广告照明、建筑物照明、街道照明、灯泡和灯具。
在利用实施方案的各个方面中，对本领域技术人员显而易见的是，以上实施方案的组合或变型对于形成LED是可能的。尽管以特定于结构特征和/或方法行为的语言对实施方案进行了描述，但应当理解，所附权利要求并不一定限于所描述的特定特征或行为。本发明所公开的特定特征和行为相反被理解为权利要求的实施方案用于例示。

Claims (17)

1.一种发光二极管(LED)，包括：
p-n二极管层，所述p-n二极管层包括：
顶部电流分布；
底部电流分布层；
位于所述顶部电流分布层和所述底部电流分布层之间的有源层；和
跨所述顶部电流分布层、所述有源层和所述底部电流分布层的p-n二极管层侧壁。
2.根据权利要求1所述的发光二极管，其中所述有源层的侧向边缘被内部地限制在所述p-n二极管层侧壁内部。
3.根据权利要求1所述的发光二极管，还包括围绕所述p-n二极管层侧壁的原位外延再生钝化层。
4.根据权利要求1所述的发光二极管，还包括围绕所述p-n二极管层侧壁并位于所述底部电流分布层下的异位外延再生钝化层。
5.根据权利要求1所述的发光二极管，还包括位于所述p-n二极管层侧壁内的扩散钝化层。
6.根据权利要求1所述的发光二极管，还包括被所述底部电流分布层侧向围绕的扩散p掺杂区域。
7.根据权利要求1所述的发光二极管，还包括位于所述LED的内部的横向p-n结。
8.根据权利要求1所述的发光二极管，其中所述有源层为磷基的，并且还包括侧向围绕所述p-n二极管层侧壁的AlInP钝化层。
9.根据权利要求1所述的发光二极管，其中所述有源层为氮化物基的，并且还包括侧向围绕所述p-n二极管层侧壁的GaN钝化层。
10.根据权利要求1所述的发光二极管，其中所述有源层包括(100)区域和偏离所述(100)区域的倾斜区域。
11.根据权利要求10所述的发光二极管，其中有源p-n结形成在所述倾斜区域上。
12.根据权利要求2所述的发光二极管，其中所述有源层的所述侧向边缘通过形成凹口然后进行所述围绕层的质量传送而被移置到所述LED的所述内部。
13.根据权利要求2所述的发光二极管，其中所述有源层的所述侧向边缘通过表面转化而被移置到所述LED的所述内部。
14.根据权利要求1所述的发光二极管，其中所述有源层包括离析的量子点群。
15.根据权利要求1所述的发光二极管，其中所述有源层包括嵌入纳米柱。
16.根据权利要求2所述的发光二极管，还包括围绕所述有源层的互混钝化区域。
17.根据权利要求1所述的发光二极管，还包括围绕所述p-n二极管层侧壁的Al2O3侧壁钝化层。
CN201580076368.9A 2015-01-06 2015-12-07 用于减少非辐射侧壁复合的led结构 Active CN107408603B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562100348P 2015-01-06 2015-01-06
US62/100,348 2015-01-06
US14/853,614 US9484492B2 (en) 2015-01-06 2015-09-14 LED structures for reduced non-radiative sidewall recombination
US14/853,614 2015-09-14
PCT/US2015/064295 WO2016111789A1 (en) 2015-01-06 2015-12-07 Led structures for reduced non-radiative sidewall recombination

Publications (2)

Publication Number Publication Date
CN107408603A true CN107408603A (zh) 2017-11-28
CN107408603B CN107408603B (zh) 2020-04-14

Family

ID=56286945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580076368.9A Active CN107408603B (zh) 2015-01-06 2015-12-07 用于减少非辐射侧壁复合的led结构

Country Status (6)

Country Link
US (1) US9484492B2 (zh)
EP (1) EP3243223B1 (zh)
JP (2) JP2018505567A (zh)
KR (3) KR20170100611A (zh)
CN (1) CN107408603B (zh)
WO (1) WO2016111789A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598867A (zh) * 2018-06-26 2018-09-28 扬州乾照光电有限公司 Dbr结构芯片及其制备方法
CN109755359A (zh) * 2019-01-15 2019-05-14 江西兆驰半导体有限公司 一种发光二极管芯片的制造方法
CN110323315A (zh) * 2018-03-30 2019-10-11 脸谱科技有限责任公司 微型led中表面重组损失的减少
CN110323131A (zh) * 2018-03-30 2019-10-11 脸谱科技有限责任公司 微型led中表面重组损失的减少
CN110323313A (zh) * 2018-03-30 2019-10-11 脸谱科技有限责任公司 微型led中表面重组损失的减少
CN110534473A (zh) * 2019-07-29 2019-12-03 中国科学院微电子研究所 化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法及异构集成器件
CN110546751A (zh) * 2018-06-11 2019-12-06 厦门三安光电有限公司 发光组件
CN111341893A (zh) * 2020-03-03 2020-06-26 中国科学院半导体研究所 一种AlGaN基二极管及其制备方法
CN111933771A (zh) * 2018-07-28 2020-11-13 厦门三安光电有限公司 微发光二极管及其显示装置
CN112997326A (zh) * 2018-11-06 2021-06-18 加利福尼亚大学董事会 具有超低漏电流的微led
CN113169254A (zh) * 2018-11-27 2021-07-23 三星显示有限公司 发光元件及其制造方法以及具有发光元件的显示设备
WO2023142135A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (shanghai) Limited A micro led panel with re-growth layer and manufacturing method thereof

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865772B2 (en) 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US10297581B2 (en) 2015-07-07 2019-05-21 Apple Inc. Quantum dot integration schemes
US10297719B2 (en) 2015-08-27 2019-05-21 Mikro Mesa Technology Co., Ltd. Micro-light emitting diode (micro-LED) device
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
DE102015120089A1 (de) * 2015-11-19 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
KR102651054B1 (ko) * 2016-02-22 2024-03-26 삼성디스플레이 주식회사 전사 장치, 이를 이용한 전사 방법 및 표시 장치
US10132478B2 (en) 2016-03-06 2018-11-20 Svv Technology Innovations, Inc. Flexible solid-state illumination devices
DE102016105407A1 (de) * 2016-03-23 2017-09-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer elektronischen Vorrichtung und elektronische Vorrichtung
WO2018005286A1 (en) * 2016-06-30 2018-01-04 Apple Inc. Led structures for reduced non-radiative sidewall recombination
US10396241B1 (en) * 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction
CN106340597B (zh) * 2016-08-31 2019-01-18 纳晶科技股份有限公司 发光器件
TWI648870B (zh) * 2016-12-09 2019-01-21 英屬開曼群島商錼創科技股份有限公司 發光二極體晶片
US12015103B2 (en) * 2017-01-10 2024-06-18 PlayNitride Display Co., Ltd. Micro light emitting diode display panel with option of choosing to emit light both or respectively of light-emitting regions
TWI646680B (zh) * 2017-01-10 2019-01-01 英屬開曼群島商錼創科技股份有限公司 微型發光二極體晶片以及顯示面板
CN109216417B (zh) * 2017-06-30 2023-10-17 乐金显示有限公司 显示装置
CN107681034B (zh) * 2017-08-30 2019-11-12 天津三安光电有限公司 微型发光二极管及其制作方法
KR102498252B1 (ko) 2017-09-26 2023-02-10 삼성전자주식회사 발광 칩들을 포함하는 디스플레이 및 그 제조 방법
US10325889B1 (en) 2018-01-12 2019-06-18 Mikro Mesa Technology Co., Ltd. Display device including LED devices with selective activation function
US11404400B2 (en) 2018-01-24 2022-08-02 Apple Inc. Micro LED based display panel
US10468552B2 (en) 2018-03-30 2019-11-05 Facebook Technologies, Llc High-efficiency micro-LEDs
TWI672466B (zh) * 2018-04-11 2019-09-21 台灣愛司帝科技股份有限公司 微型發光二極體顯示器及其製作方法
DE202019103446U1 (de) * 2018-06-19 2019-11-29 Soraa, Inc. Lichtemittierende Gruppe-III-Nitrid-Diode mit hohem Wirkungsgrad
KR102136579B1 (ko) * 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치
US11139342B2 (en) 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display
US11271033B2 (en) 2018-09-27 2022-03-08 Lumileds Llc Micro light emitting devices
TW202329444A (zh) * 2018-09-27 2023-07-16 美商亮銳公司 於圖案化模板及基板上之微米級發光二極體顯示器
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
KR102601950B1 (ko) * 2018-11-16 2023-11-14 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
EP3696300A1 (de) 2019-02-18 2020-08-19 Aixatech GmbH Verfahren zur herstellung eines verbundmaterialkörpers insbesondere für die verwendung bei der herstellung von elektronischen oder optoelektronischen bauelementen
US10680035B1 (en) * 2019-03-12 2020-06-09 Mikro Mesa Technology Co., Ltd. Micro light-emitting diode display device and micro light-emitting diode driving circuit
KR20200111323A (ko) 2019-03-18 2020-09-29 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
US11677042B2 (en) * 2019-03-29 2023-06-13 Meta Platforms Technologies, Llc Regrowth of epitaxial layer for surface recombination velocity reduction in light emitting diodes
US11569091B2 (en) * 2019-05-07 2023-01-31 Meta Platforms Technologies, Llc Hybrid-bonded and run-out compensated light emitting diodes
GB2584150B (en) * 2019-05-24 2021-05-19 Plessey Semiconductors Ltd LED precursor including a passivation layer
EP3745474A1 (en) * 2019-05-28 2020-12-02 OSRAM Opto Semiconductors GmbH Optoelectronic device and method for manufacturing an optoe-lectronic device
FI128613B (en) 2019-06-19 2020-08-31 Comptek Solutions Oy PHOTO - ELECTRICAL DEVICE
DE102019117207A1 (de) * 2019-06-26 2020-12-31 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
JP7403201B2 (ja) * 2019-07-19 2023-12-22 信一郎 高谷 化合物半導体ヘテロ接合バイポーラトランジスタ
JP7323783B2 (ja) 2019-07-19 2023-08-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置
TWI707466B (zh) * 2019-07-23 2020-10-11 國立中興大學 亮度均勻之被動式微發光二極體陣列裝置
DE102019121580A1 (de) * 2019-08-09 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit reduzierter absorption und verfahren zur herstellung eines bauelements
KR20210021769A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 디스플레이 장치
GB2586861B (en) * 2019-09-06 2022-01-19 Plessey Semiconductors Ltd Light Emitting Diode and method of forming a Light Emitting Diode
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
DE102019126506A1 (de) * 2019-10-01 2021-04-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
US11309464B2 (en) 2019-10-14 2022-04-19 Facebook Technologies, Llc Micro-LED design for chief ray walk-off compensation
US11424289B2 (en) 2019-11-14 2022-08-23 Meta Platforms Technologies, Llc In situ selective etching and selective regrowth of epitaxial layer for surface recombination velocity reduction in light emitting diodes
GB2590450B (en) * 2019-12-18 2022-01-05 Plessey Semiconductors Ltd Light emitting diode precursor
US11699775B2 (en) 2020-01-22 2023-07-11 Samsung Electronics Co.. Ltd. Semiconductor LED and method of manufacturing the same
DE102020106113A1 (de) * 2020-03-06 2021-09-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterkörper, strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers
CN113451108B (zh) * 2020-03-24 2024-06-25 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法
KR102506449B1 (ko) * 2020-04-23 2023-03-07 삼성전자주식회사 표시 장치
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
TW202213311A (zh) * 2020-09-18 2022-04-01 許華珍 一種顯示裝置
KR20220045478A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
DE102021109960A1 (de) * 2021-04-20 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102021207298A1 (de) * 2021-07-09 2023-01-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
CN113851568A (zh) * 2021-08-19 2021-12-28 厦门大学 一种利用原子层沉积技术提高微型led调制带宽的办法
KR20230033773A (ko) * 2021-09-01 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
JP7367743B2 (ja) * 2021-10-18 2023-10-24 信越半導体株式会社 接合型半導体ウェーハの製造方法
CN118216010A (zh) * 2021-11-10 2024-06-18 艾迈斯-欧司朗国际有限责任公司 用于制造光电子半导体芯片的方法
DE102021129843A1 (de) 2021-11-16 2023-05-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips und strahlungsemittierender halbleiterchip
CN114188453A (zh) * 2021-11-30 2022-03-15 重庆康佳光电技术研究院有限公司 垂直led芯片及其制备方法、led阵列及显示面板
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
KR20230130201A (ko) * 2022-03-02 2023-09-12 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
DE102022119108A1 (de) 2022-07-29 2024-02-01 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067346A (zh) * 2008-08-19 2011-05-18 晶能光电（江西）有限公司 具有钝化层的半导体发光器件
CN103078038A (zh) * 2011-10-26 2013-05-01 索尼公司 发光元件、制造发光元件的方法以及发光装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680855B2 (ja) * 1984-04-19 1994-10-12 日本電気株式会社 埋め込み構造半導体レーザ
JPS62162383A (ja) * 1986-01-11 1987-07-18 Fumio Inaba 半導体発光装置
JPS63143889A (ja) * 1986-12-08 1988-06-16 Ricoh Co Ltd 半導体発光装置
JPS63196089A (ja) 1987-02-10 1988-08-15 Furukawa Electric Co Ltd:The 半導体発光素子の製造方法
JPH02114675A (ja) * 1988-10-25 1990-04-26 Sumitomo Electric Ind Ltd 半導体発光素子ならびにその製造方法
US5138624A (en) 1989-11-16 1992-08-11 The Boeing Company Multiwavelength LED and laser diode optical source
JP2655943B2 (ja) * 1991-02-28 1997-09-24 シャープ株式会社 半導体発光素子及びその製造方法
JPH0555711A (ja) 1991-08-22 1993-03-05 Furukawa Electric Co Ltd:The 半導体レーザ素子とその製造方法
JP2812024B2 (ja) * 1991-10-17 1998-10-15 日本電気株式会社 面発光素子の製造方法
JPH05218498A (ja) 1992-02-03 1993-08-27 Mitsubishi Kasei Corp 横方向に接合を有する発光ダイオード
JPH05275802A (ja) * 1992-03-27 1993-10-22 Fuji Xerox Co Ltd 半導体レーザの製造方法
JPH06163981A (ja) * 1992-11-25 1994-06-10 Victor Co Of Japan Ltd 半導体装置
US5614734A (en) 1995-03-15 1997-03-25 Yale University High efficency LED structure
JPH09162441A (ja) * 1995-12-05 1997-06-20 Toshiba Corp 半導体装置及びその製造方法
JP3782230B2 (ja) * 1998-03-30 2006-06-07 株式会社東芝 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法
DE10039435A1 (de) * 2000-08-11 2002-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit erhöhter Strahlungsauskopplung und Herstellungsverfahren hierfür
JP3585817B2 (ja) 2000-09-04 2004-11-04 ユーディナデバイス株式会社 レーザダイオードおよびその製造方法
US6891202B2 (en) * 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices
JP2004281559A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体発光素子
US6906353B1 (en) * 2003-11-17 2005-06-14 Jds Uniphase Corporation High speed implanted VCSEL
DE102004029412A1 (de) * 2004-02-27 2005-10-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips
JP4655920B2 (ja) * 2005-12-22 2011-03-23 日立電線株式会社 半導体発光素子
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP4903643B2 (ja) * 2007-07-12 2012-03-28 株式会社東芝 半導体発光素子
JP5170869B2 (ja) * 2007-11-05 2013-03-27 古河電気工業株式会社 光半導体素子及び光半導体素子の製造方法
KR100903103B1 (ko) * 2007-12-05 2009-06-16 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
JP2009224480A (ja) * 2008-03-14 2009-10-01 Panasonic Corp ２波長半導体レーザ装置
DE102008018928A1 (de) * 2008-04-15 2009-10-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
EP2316138A1 (en) * 2008-08-19 2011-05-04 Lattice Power (Jiangxi) Corporation Method for fabricating semiconductor light-emitting device with double-sided passivation
US8232566B2 (en) * 2009-05-04 2012-07-31 Lg Innotek Co., Ltd. Light emitting device, package, and system
JP5356292B2 (ja) * 2010-03-19 2013-12-04 株式会社東芝 半導体発光素子及び半導体発光装置
US8237174B2 (en) * 2010-05-10 2012-08-07 National Central University LED structure
DE102010026518A1 (de) * 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
US9093818B2 (en) * 2010-07-15 2015-07-28 The Regents Of The University Of California Nanopillar optical resonator
WO2012123840A1 (en) * 2011-03-14 2012-09-20 Koninklijke Philips Electronics N.V. Led having vertical contacts redistributed for flip chip mounting
JP2014204095A (ja) * 2013-04-10 2014-10-27 信越半導体株式会社 半導体発光素子及びその製造方法
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067346A (zh) * 2008-08-19 2011-05-18 晶能光电（江西）有限公司 具有钝化层的半导体发光器件
CN103078038A (zh) * 2011-10-26 2013-05-01 索尼公司 发光元件、制造发光元件的方法以及发光装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12021168B1 (en) 2018-03-30 2024-06-25 Meta Platforms Technologies, Llc Reduction of surface recombination losses in micro-LEDs
CN110323315A (zh) * 2018-03-30 2019-10-11 脸谱科技有限责任公司 微型led中表面重组损失的减少
CN110323131A (zh) * 2018-03-30 2019-10-11 脸谱科技有限责任公司 微型led中表面重组损失的减少
CN110323313A (zh) * 2018-03-30 2019-10-11 脸谱科技有限责任公司 微型led中表面重组损失的减少
US11742334B2 (en) 2018-06-11 2023-08-29 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting assembly with raised adhesive layer
CN110546751A (zh) * 2018-06-11 2019-12-06 厦门三安光电有限公司 发光组件
WO2019237228A1 (zh) * 2018-06-11 2019-12-19 厦门三安光电有限公司 发光组件
CN108598867A (zh) * 2018-06-26 2018-09-28 扬州乾照光电有限公司 Dbr结构芯片及其制备方法
CN111933771B (zh) * 2018-07-28 2023-02-17 厦门三安光电有限公司 微发光二极管及其显示装置
CN111933771A (zh) * 2018-07-28 2020-11-13 厦门三安光电有限公司 微发光二极管及其显示装置
CN112997326A (zh) * 2018-11-06 2021-06-18 加利福尼亚大学董事会 具有超低漏电流的微led
CN113169254A (zh) * 2018-11-27 2021-07-23 三星显示有限公司 发光元件及其制造方法以及具有发光元件的显示设备
US11984539B2 (en) 2018-11-27 2024-05-14 Samsung Display Co., Ltd. Light-emitting element, manufacturing method therefor, and display device having light-emitting element
CN109755359A (zh) * 2019-01-15 2019-05-14 江西兆驰半导体有限公司 一种发光二极管芯片的制造方法
CN110534473B (zh) * 2019-07-29 2022-04-05 中国科学院微电子研究所 化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法及异构集成器件
CN110534473A (zh) * 2019-07-29 2019-12-03 中国科学院微电子研究所 化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法及异构集成器件
CN111341893B (zh) * 2020-03-03 2021-03-26 中国科学院半导体研究所 一种AlGaN基二极管及其制备方法
CN111341893A (zh) * 2020-03-03 2020-06-26 中国科学院半导体研究所 一种AlGaN基二极管及其制备方法
WO2023142135A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (shanghai) Limited A micro led panel with re-growth layer and manufacturing method thereof

Also Published As

Publication number Publication date
CN107408603B (zh) 2020-04-14
US9484492B2 (en) 2016-11-01
KR20190109586A (ko) 2019-09-25
EP3243223B1 (en) 2022-06-08
KR102380538B1 (ko) 2022-03-29
WO2016111789A1 (en) 2016-07-14
KR20210076197A (ko) 2021-06-23
JP2020036038A (ja) 2020-03-05
US20160197232A1 (en) 2016-07-07
KR20170100611A (ko) 2017-09-04
JP2018505567A (ja) 2018-02-22
EP3243223A1 (en) 2017-11-15

Similar Documents

Publication Publication Date Title
CN107408603A (zh) 用于减少非辐射侧壁复合的led 结构
US10714655B2 (en) LED structures for reduced non-radiative sidewall recombination
US9601659B2 (en) LED structures for reduced non-radiative sidewall recombination
CN100403564C (zh) 单片多色、多量子阱半导体发光二极管及制造其的方法
US10749070B2 (en) Method of forming a P-type layer for a light emitting device
CN109155345B (zh) 用于减少的非辐射侧壁复合的led结构
CN103594579A (zh) 一种氮化物发光二极管的外延结构
CN105633229A (zh) 发光二极管及其制作方法
KR20190019956A (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
US10662511B2 (en) Nitride semiconductor light-emitting device, and method for manufacturing same
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
KR20080022684A (ko) 질화물계 발광 소자 및 그 제조방법
Hartensveld P‐163: Late‐News Poster: Demonstration of Color Tunable µLED Passive Matrix
JP2003347591A (ja) 窒素−３族元素化合物半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant