JP2655943B2 - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JP2655943B2 JP2655943B2 JP3327891A JP3327891A JP2655943B2 JP 2655943 B2 JP2655943 B2 JP 2655943B2 JP 3327891 A JP3327891 A JP 3327891A JP 3327891 A JP3327891 A JP 3327891A JP 2655943 B2 JP2655943 B2 JP 2655943B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor
- present
- active layer
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体発光素子の構造に
関するものである。
関するものである。
【０００２】
【従来の技術】半導体発光ダイオード（ＬＥＤ）は、屋
内使用の民生機器、ＯＡ機器を始めとして、さらには、
自動車の停止灯、信号機、表示器等、屋外でも使用され
ている。それに従い、ＬＥＤの高信頼化並びに、高輝度
化が求められている。
内使用の民生機器、ＯＡ機器を始めとして、さらには、
自動車の停止灯、信号機、表示器等、屋外でも使用され
ている。それに従い、ＬＥＤの高信頼化並びに、高輝度
化が求められている。
【０００３】これまでのＬＥＤの代表的な構造を図６に
示す。ｐ−ＧａＡｓ基板６０上にｐ−ＡｌＧａＡｓクラ
ッド層６１、ｐ−ＡｌＧａＡｓ活性層６２、ｎ−ＡｌＧ
ａＡｓクラッド層６３を順次成長したダブルヘテロ構造
であり、成長層６３側にｎ型電極６４、基板６０側にｐ
型電極６５を形成し、ＬＥＤチップに分割し、パッケー
ジにマウントする。電極６４，６５に電圧をかけて通電
すると、活性層６２で発光した光がクラッド層６１，６
３を通して外部に取り出される。
示す。ｐ−ＧａＡｓ基板６０上にｐ−ＡｌＧａＡｓクラ
ッド層６１、ｐ−ＡｌＧａＡｓ活性層６２、ｎ−ＡｌＧ
ａＡｓクラッド層６３を順次成長したダブルヘテロ構造
であり、成長層６３側にｎ型電極６４、基板６０側にｐ
型電極６５を形成し、ＬＥＤチップに分割し、パッケー
ジにマウントする。電極６４，６５に電圧をかけて通電
すると、活性層６２で発光した光がクラッド層６１，６
３を通して外部に取り出される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来構
造で屋外使用時に要求される高温高湿通電実験を行う
と、クラッド層６１，６３及び活性層６２の光出射する
発光面が酸化により劣化する。これは次のように説明で
きる。クラッド層６１，６３及び活性層６２の光出射面
は酸素を吸着しやすいＡｌを含む材料で構成されてお
り、そのために大気中で薄層の酸化膜が形成されて、そ
れが非発光準位を形成する。通電により電極６４，６５
から注入されたキャリアはクラッド層６１，６３及び活
性層６２の光出射面の非発光準位を介して再結合する。
この再結合による発熱が駆動力となり、光出射面から素
子内部に酸化が促進され、発光効率の低減による素子劣
化が発生する。
造で屋外使用時に要求される高温高湿通電実験を行う
と、クラッド層６１，６３及び活性層６２の光出射する
発光面が酸化により劣化する。これは次のように説明で
きる。クラッド層６１，６３及び活性層６２の光出射面
は酸素を吸着しやすいＡｌを含む材料で構成されてお
り、そのために大気中で薄層の酸化膜が形成されて、そ
れが非発光準位を形成する。通電により電極６４，６５
から注入されたキャリアはクラッド層６１，６３及び活
性層６２の光出射面の非発光準位を介して再結合する。
この再結合による発熱が駆動力となり、光出射面から素
子内部に酸化が促進され、発光効率の低減による素子劣
化が発生する。
【０００５】
【課題を解決するための手段】本発明は上述する問題点
を解決するためになされたもので、Ａｌを含有する半導
体材料で構成された積層構造を有する半導体発光素子に
おいて、前記積層構造の発光面を覆い、活性層より大き
な禁制帯幅を有し、前記半導体材料より高抵抗な半導体
材料で構成された半導体膜を有することを特徴とする半
導体発光素子を提供するものである。
を解決するためになされたもので、Ａｌを含有する半導
体材料で構成された積層構造を有する半導体発光素子に
おいて、前記積層構造の発光面を覆い、活性層より大き
な禁制帯幅を有し、前記半導体材料より高抵抗な半導体
材料で構成された半導体膜を有することを特徴とする半
導体発光素子を提供するものである。
【０００６】また、本発明は半導体ウェハー主面上に、
クラッド層で挟まれた活性層を含み、Ａｌを含有する半
導体材料で構成された積層構造を形成する工程と、前記
積層構造をメサ状にて発光面を形成する工程と、少なく
とも前記発光面上に、前記活性層より大きな禁制帯幅を
有し、前記半導体材料より高抵抗な半導体材料で構成さ
れた半導体膜を気相成長させる工程とを、含むことを特
徴とする半導体発光素子の製造方法を提供するものであ
る。
クラッド層で挟まれた活性層を含み、Ａｌを含有する半
導体材料で構成された積層構造を形成する工程と、前記
積層構造をメサ状にて発光面を形成する工程と、少なく
とも前記発光面上に、前記活性層より大きな禁制帯幅を
有し、前記半導体材料より高抵抗な半導体材料で構成さ
れた半導体膜を気相成長させる工程とを、含むことを特
徴とする半導体発光素子の製造方法を提供するものであ
る。
【０００７】
【作用】上述の如く、発光面に、発光エネルギーより大
きな禁制帯幅を有する半導体材料層を形成し、これを高
抵抗とすることにより、前記半導体材料層からなる光出
射面へのキャリアの注入を抑制することが可能となる。
きな禁制帯幅を有する半導体材料層を形成し、これを高
抵抗とすることにより、前記半導体材料層からなる光出
射面へのキャリアの注入を抑制することが可能となる。
【０００８】
【実施例】以下、本発明の実施例を図面を用いて詳説す
るが、本発明はこれに限定されるものではない。
るが、本発明はこれに限定されるものではない。
【０００９】図１は本発明の１実施例を示す断面図であ
り、図２乃至図１０は本発明の１実施例の製造工程を説
明するための断面図である。
り、図２乃至図１０は本発明の１実施例の製造工程を説
明するための断面図である。
【００１０】先ず、図２の如く、ｐ型ＧａＡｓウェハ１
０一主面上に、ｐ型ＡｌyＧａ1-yＡｓクラッド層１１、
ｐ型ＡｌＧａxＧａ1-xＡｓ活性層１２及びｎ型ＡｌyＧ
ａ1-yＡｓクラッド層１３を積層する。次に、図３の如
く、前記ｎ型ＡｌyＧａ1-yＡｓクラッド層１３上にホト
リソグラフィ法を用いてレジストパターン２０を形成す
る。
０一主面上に、ｐ型ＡｌyＧａ1-yＡｓクラッド層１１、
ｐ型ＡｌＧａxＧａ1-xＡｓ活性層１２及びｎ型ＡｌyＧ
ａ1-yＡｓクラッド層１３を積層する。次に、図３の如
く、前記ｎ型ＡｌyＧａ1-yＡｓクラッド層１３上にホト
リソグラフィ法を用いてレジストパターン２０を形成す
る。
【００１１】次いで、反応性イオンビームエッチング
（ＲＩＢＥ）法により、前記レジストパターン２０をマ
スクとし、ｎ型クラッド層１３からＧａＡｓウェハ１０
に到達する溝２１を形成し、引き続いて前記レジストパ
ターン２０を除去する。これにより、図４の如く、ウェ
ハ１０表面に複数個のメサ構造２２が形成される。続い
て、前記ウェハ１０をＭＯＣＶＤ（有機金属気相）成長
装置に導入し、少なくともメサ２２の側壁及び上面に、
図５のように、キャリア濃度５×１０17／ｃｍ2の高抵
抗ＡｌzＧａ1-zＡｓ半導体膜１４を形成させる。この
時、半導体膜１４のＡｌ混晶比Ｚは、活性層１２のＡｌ
混晶比ｘより大きく設定される。これにより、半導体膜
１４の禁制帯幅を発光エネルギーより大きくされ、半導
体膜１４で出射光が吸収されることはなくなる。また、
半導体膜１４のＡｌ混晶比Ｚはクラッド層１１，１３の
Ａｌ混晶比ｙより低くすることができる。これにより、
従来よりも表面の酸化を抑制することが可能となる。
（ＲＩＢＥ）法により、前記レジストパターン２０をマ
スクとし、ｎ型クラッド層１３からＧａＡｓウェハ１０
に到達する溝２１を形成し、引き続いて前記レジストパ
ターン２０を除去する。これにより、図４の如く、ウェ
ハ１０表面に複数個のメサ構造２２が形成される。続い
て、前記ウェハ１０をＭＯＣＶＤ（有機金属気相）成長
装置に導入し、少なくともメサ２２の側壁及び上面に、
図５のように、キャリア濃度５×１０17／ｃｍ2の高抵
抗ＡｌzＧａ1-zＡｓ半導体膜１４を形成させる。この
時、半導体膜１４のＡｌ混晶比Ｚは、活性層１２のＡｌ
混晶比ｘより大きく設定される。これにより、半導体膜
１４の禁制帯幅を発光エネルギーより大きくされ、半導
体膜１４で出射光が吸収されることはなくなる。また、
半導体膜１４のＡｌ混晶比Ｚはクラッド層１１，１３の
Ａｌ混晶比ｙより低くすることができる。これにより、
従来よりも表面の酸化を抑制することが可能となる。
【００１２】次に、図６のように前記半導体膜１４の表
面にホトレジスト２３をコーティングし、メサ上の前記
ホトレジスト２３を選択的に除去してレジスト窓２４を
形成する（図７参照）。続いて、図８の如くレジスト窓
２４を含むホトレジスト２３をマスクとして半導体膜１
４を選択的に取り除き、ウェハ１０主面上部にｎ型電極
材料２５を蒸着し（図９）た後、図９のようにリフトオ
フを行ってｎ型電極１５を形成する。更に図１０の如
く、ウェハ１０裏面にｐ型電極１６を形成する。前記ウ
ェハ１０を溝２１で分割してＬＥＤナップ４０（図１）
を得る。
面にホトレジスト２３をコーティングし、メサ上の前記
ホトレジスト２３を選択的に除去してレジスト窓２４を
形成する（図７参照）。続いて、図８の如くレジスト窓
２４を含むホトレジスト２３をマスクとして半導体膜１
４を選択的に取り除き、ウェハ１０主面上部にｎ型電極
材料２５を蒸着し（図９）た後、図９のようにリフトオ
フを行ってｎ型電極１５を形成する。更に図１０の如
く、ウェハ１０裏面にｐ型電極１６を形成する。前記ウ
ェハ１０を溝２１で分割してＬＥＤナップ４０（図１）
を得る。
【００１３】上述のプロセスにより得られたＬＥＤチッ
プ４０をリードフレーム４１にマウントし、エポキシ樹
脂４２でモールドしてＬＥＤランプ（図１２）を形成す
る。このＬＥＤランプは波長６７０ｎｍの赤色で発光
し、活性層１２及びクラッド層１１，１３を通して光を
出射する。前記ＬＥＤチップ４０は、発光面が発光エネ
ルギーより大きな禁制帯幅を有する高抵抗の半導体膜１
４で保護されている。従って、半導体膜１４へのキャリ
ア注入は抑制されるため、表面から内部へ酸化が促進し
ない。本ＬＥＤランプを高温高湿通電試験に投入する
と、出射光の出力が半減するまでの走行時間は従来素子
の約１０倍以上に改善された。
プ４０をリードフレーム４１にマウントし、エポキシ樹
脂４２でモールドしてＬＥＤランプ（図１２）を形成す
る。このＬＥＤランプは波長６７０ｎｍの赤色で発光
し、活性層１２及びクラッド層１１，１３を通して光を
出射する。前記ＬＥＤチップ４０は、発光面が発光エネ
ルギーより大きな禁制帯幅を有する高抵抗の半導体膜１
４で保護されている。従って、半導体膜１４へのキャリ
ア注入は抑制されるため、表面から内部へ酸化が促進し
ない。本ＬＥＤランプを高温高湿通電試験に投入する
と、出射光の出力が半減するまでの走行時間は従来素子
の約１０倍以上に改善された。
【００１４】図１１は本発明の他の実施例を示す要部断
面図である。ｐ−ＧａＡｓ基板３０上に、ｐ−ＩｎＧａ
ＡｌＰクラッド層３１、ｐ−ＩｎＧａＡｌＰ活性層３
２、ｎ−ＩｎＧａＡｌＰクラッド層３３、ＡｌＧａＡｓ
電極拡散層３４をＭＯＣＶＤ法により順次成長する。上
記１実施例で示したのと同様の作製手順で高抵抗のＩｎ
ＧａＡｌＰ半導体膜３５を発光面に形成し、さらに成長
層側にｎ型電極３６を基板３０側にｐ型電極３７を形成
する。半導体膜３５の禁制帯幅は活性層３２の発光エネ
ルギーより大きく設定される。本実施例のＬＥＤチップ
も上記１実施例と同様にリードフレーム上にマウントし
て、エポキシ樹脂でモールドしてＬＥＤランプを形成す
る。本発明の他の実施例によるＬＥＤランプは波長６０
０ｎｍの黄色で発光する。本装置においても、従来素子
以上の高信頼性が達成できた。
面図である。ｐ−ＧａＡｓ基板３０上に、ｐ−ＩｎＧａ
ＡｌＰクラッド層３１、ｐ−ＩｎＧａＡｌＰ活性層３
２、ｎ−ＩｎＧａＡｌＰクラッド層３３、ＡｌＧａＡｓ
電極拡散層３４をＭＯＣＶＤ法により順次成長する。上
記１実施例で示したのと同様の作製手順で高抵抗のＩｎ
ＧａＡｌＰ半導体膜３５を発光面に形成し、さらに成長
層側にｎ型電極３６を基板３０側にｐ型電極３７を形成
する。半導体膜３５の禁制帯幅は活性層３２の発光エネ
ルギーより大きく設定される。本実施例のＬＥＤチップ
も上記１実施例と同様にリードフレーム上にマウントし
て、エポキシ樹脂でモールドしてＬＥＤランプを形成す
る。本発明の他の実施例によるＬＥＤランプは波長６０
０ｎｍの黄色で発光する。本装置においても、従来素子
以上の高信頼性が達成できた。
【００１５】図１３は上記１時実施例によるＬＥＤチッ
プ４０を基板上に配置した平面表示装置の実施例を示し
ている。組立基板５０の電極５２上に前記ＬＥＤチップ
４０のｎ型電極１５を対向させて電気的に接続する。組
立基板５０とＬＳＩチップ４０のｐ型電極１６をワイヤ
ボンディングし、更にＬＥＤチップ４０の周囲に反射枠
５３を設け、その上面にガラス５４を設ける。本発光装
置は、ＬＥＤチップ４０の出射光が反射枠５３で上方に
反射される。本装置を複数個配置して平面表示装置に用
いる。本平面表示装置に用いたＬＥＤチップ４０は上記
他の実施例によるＬＥＤチップでもよい。ここで、平面
表示装置に用いたＬＥＤチップは発光面が発光エネルギ
ーより大きな禁制帯幅を有する高抵抗半導体膜で保護さ
れているため、従来の発光素子に比べて発光面の劣化を
抑えることができる。従って、本素子を用いた発光装置
は従来装置以上に高い信頼性を有する。
プ４０を基板上に配置した平面表示装置の実施例を示し
ている。組立基板５０の電極５２上に前記ＬＥＤチップ
４０のｎ型電極１５を対向させて電気的に接続する。組
立基板５０とＬＳＩチップ４０のｐ型電極１６をワイヤ
ボンディングし、更にＬＥＤチップ４０の周囲に反射枠
５３を設け、その上面にガラス５４を設ける。本発光装
置は、ＬＥＤチップ４０の出射光が反射枠５３で上方に
反射される。本装置を複数個配置して平面表示装置に用
いる。本平面表示装置に用いたＬＥＤチップ４０は上記
他の実施例によるＬＥＤチップでもよい。ここで、平面
表示装置に用いたＬＥＤチップは発光面が発光エネルギ
ーより大きな禁制帯幅を有する高抵抗半導体膜で保護さ
れているため、従来の発光素子に比べて発光面の劣化を
抑えることができる。従って、本素子を用いた発光装置
は従来装置以上に高い信頼性を有する。
【００１６】本実施例で示した以外に、保護用の半導体
膜としてＧａＰ、ＧａＡｓＰ、ＧａＮ等のＩＩＩ−Ｖ族
材料、ＺｎＳ、ＺｎＳｅ等のＩＩ−ＶＩ族材料も用いる
ことができる。さらに、半導体発光素子の材料として、
実施例以外に前記材料を用いた素子においても適用可能
である。また、半導体発光素子の構造として、実施例以
外の構造においても適用可能である。さらに、本発明の
発光素子を用いた発光装置の構造として、実施例以外の
構造においても適用可能である。
膜としてＧａＰ、ＧａＡｓＰ、ＧａＮ等のＩＩＩ−Ｖ族
材料、ＺｎＳ、ＺｎＳｅ等のＩＩ−ＶＩ族材料も用いる
ことができる。さらに、半導体発光素子の材料として、
実施例以外に前記材料を用いた素子においても適用可能
である。また、半導体発光素子の構造として、実施例以
外の構造においても適用可能である。さらに、本発明の
発光素子を用いた発光装置の構造として、実施例以外の
構造においても適用可能である。
【００１７】本発明の素子の製造方法として、チップ分
割用の溝は化学エッチング法でも良い。発光面上の半導
体膜の形成方法として、ＭＯＣＶＤ法以外の気相成長法
であるＭＢＥ法、ＡＬＥ法、ＭＯＭＢＥ法でも良い。
割用の溝は化学エッチング法でも良い。発光面上の半導
体膜の形成方法として、ＭＯＣＶＤ法以外の気相成長法
であるＭＢＥ法、ＡＬＥ法、ＭＯＭＢＥ法でも良い。
【００１８】本発明により、発光面に被着される半導体
膜の表面が大気中の酸素で酸化されて、酸化膜が形成さ
れてもキャリアの非発光再結合がないため、半導体膜表
面から素子内部への酸化は促進せず、素子劣化を抑制す
ることが可能となる。
膜の表面が大気中の酸素で酸化されて、酸化膜が形成さ
れてもキャリアの非発光再結合がないため、半導体膜表
面から素子内部への酸化は促進せず、素子劣化を抑制す
ることが可能となる。
【図１】本発明の１実施例を示す要部断面図である。
【図２】本発明の１実施例によるプロセスを説明するた
めの断面図である。
めの断面図である。
【図３】本発明の１実施例によるプロセスを説明するた
めの断面図である。
めの断面図である。
【図４】本発明の１実施例によるプロセスを説明するた
めの断面図である。
めの断面図である。
【図５】本発明の１実施例によるプロセスを説明するた
めの断面図である。
めの断面図である。
【図６】本発明の１実施例によるプロセスを説明するた
めの断面図である。
めの断面図である。
【図７】本発明の１実施例によるプロセスを説明するた
めの断面図である。
めの断面図である。
【図８】本発明の１実施例によるプロセスを説明するた
めの断面図である。
めの断面図である。
【図９】本発明の１実施例によるプロセスを説明するた
めの断面図である。
めの断面図である。
【図１０】本発明の１実施例によるプロセスを説明する
ための断面図である。
ための断面図である。
【図１１】本発明の他の実施例を示す要部断面図であ
る。
る。
【図１２】本発明の使用例を示す図である。
【図１３】本発明の使用例を示す図である。
【図１４】従来例を示す図である。
１０，３０ 基板 １１，１３，３１，３３ クラッド層 １２，３２ 活性層 ３４ 電流拡散層 １４，３５ 高抵抗半導体膜 １５，１６，３６，３７ 電極 ２０，２３ レジスト ２１ 溝 ２２ メサ ４０ ＬＥＤチップ ４２ 樹脂モールド ５０ 組立基板 ５３ 反射枠 ５４ ガラス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−24771（ＪＰ，Ａ) 特開 昭62−200383（ＪＰ，Ａ) 特開 昭49−79781（ＪＰ，Ａ) 特開 昭52−14390（ＪＰ，Ａ) 特開 昭52−64287（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 Ａｌを含有する半導体材料で構成された
積層構造を有する半導体発光素子において、 前記積層構造の発光面を覆い、活性層より大きな禁制帯
幅を有し、前記半導体材料より高抵抗な半導体材料で構
成された半導体膜を有する ことを特徴とする半導体発光
素子。 - 【請求項２】 半導体ウェハー主面上に、クラッド層で
挟まれた活性層を含み、Ａｌを含有する半導体材料で構
成された積層構造を形成する工程と、 前記積層構造をメサ状にて発光面を形成する工程と、 少なくとも前記発光面上に、前記活性層より大きな禁制
帯幅を有し、前記半導体材料より高抵抗な半導体材料で
構成された半導体膜を気相成長させる工程とを、含むこ
とを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327891A JP2655943B2 (ja) | 1991-02-28 | 1991-02-28 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327891A JP2655943B2 (ja) | 1991-02-28 | 1991-02-28 | 半導体発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273174A JPH04273174A (ja) | 1992-09-29 |
| JP2655943B2 true JP2655943B2 (ja) | 1997-09-24 |
Family
ID=12382065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3327891A Expired - Fee Related JP2655943B2 (ja) | 1991-02-28 | 1991-02-28 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655943B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074628A (zh) * | 2009-10-22 | 2011-05-25 | Lg伊诺特有限公司 | 发光器件、发光器件封装和照明系统 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4872520B2 (ja) * | 2006-08-10 | 2012-02-08 | ソニー株式会社 | 半導体素子の通電方法 |
| JP5405039B2 (ja) * | 2008-03-31 | 2014-02-05 | Ｄｏｗａエレクトロニクス株式会社 | 電流狭窄型発光素子およびその製造方法 |
| US8232566B2 (en) | 2009-05-04 | 2012-07-31 | Lg Innotek Co., Ltd. | Light emitting device, package, and system |
| JP6035736B2 (ja) | 2011-10-26 | 2016-11-30 | ソニー株式会社 | 発光素子およびその製造方法、並びに発光装置 |
| US9484492B2 (en) * | 2015-01-06 | 2016-11-01 | Apple Inc. | LED structures for reduced non-radiative sidewall recombination |
| JP7459417B2 (ja) * | 2018-07-31 | 2024-04-02 | トーヨーカネツ株式会社 | ピッキングシステム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979781A (ja) * | 1972-12-08 | 1974-08-01 | ||
| JPS5214390A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Iii-v compound semiconductor device and its process for fabrication |
| JPS5264287A (en) * | 1975-11-25 | 1977-05-27 | Hitachi Ltd | Group iii-v compound semiconductor element |
| JPS6220383A (ja) * | 1985-07-18 | 1987-01-28 | Nec Corp | 化合物半導体装置 |
| JP2953468B2 (ja) * | 1989-06-21 | 1999-09-27 | 三菱化学株式会社 | 化合物半導体装置及びその表面処理加工方法 |
-
1991
- 1991-02-28 JP JP3327891A patent/JP2655943B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074628A (zh) * | 2009-10-22 | 2011-05-25 | Lg伊诺特有限公司 | 发光器件、发光器件封装和照明系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273174A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744828A (en) | Semiconductor light emitting device with blocking layer | |
| US7141445B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
| Koike et al. | Development of high efficiency GaN-based multiquantum-well light-emitting diodes and their applications | |
| US5153889A (en) | Semiconductor light emitting device | |
| JP4116260B2 (ja) | 半導体発光装置 | |
| JP2002222989A (ja) | 半導体発光素子 | |
| JPH114020A (ja) | 半導体発光素子及びその製造方法、並びに半導体発光装置 | |
| US20020145147A1 (en) | Light emitting diode and manufacturing method thereof | |
| JP2004153241A (ja) | 半導体発光素子及びその製造方法 | |
| KR100295241B1 (ko) | 반도체발광소자및그의제조방법 | |
| JP3152708B2 (ja) | 半導体発光素子 | |
| JPH08222763A (ja) | 半導体発光素子 | |
| US20020055218A1 (en) | Light emitting diode and fabricating method thereof | |
| JPH0614564B2 (ja) | 半導体発光素子 | |
| JPH09232627A (ja) | 白色発光素子 | |
| JP2655943B2 (ja) | 半導体発光素子及びその製造方法 | |
| GB2280061A (en) | Light emitting device | |
| JPH1187773A (ja) | 発光素子 | |
| JP2875124B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPH07176788A (ja) | 発光ダイオード | |
| JP3625088B2 (ja) | 半導体発光素子 | |
| JPH04361572A (ja) | 半導体発光素子 | |
| JP3150011B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPH0715035A (ja) | 半導体発光装置 | |
| JPH10256597A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |