KR100295241B1 - 반도체발광소자및그의제조방법 - Google Patents
반도체발광소자및그의제조방법 Download PDFInfo
- Publication number
- KR100295241B1 KR100295241B1 KR1019980002296A KR19980002296A KR100295241B1 KR 100295241 B1 KR100295241 B1 KR 100295241B1 KR 1019980002296 A KR1019980002296 A KR 1019980002296A KR 19980002296 A KR19980002296 A KR 19980002296A KR 100295241 B1 KR100295241 B1 KR 100295241B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- compound semiconductor
- emitting device
- semiconductor light
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 153
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 150000001875 compounds Chemical class 0.000 claims abstract description 79
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005253 cladding Methods 0.000 claims description 31
- 238000003892 spreading Methods 0.000 claims description 23
- 230000007480 spreading Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 7
- 125000005842 heteroatom Chemical group 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 25
- 230000008569 process Effects 0.000 description 11
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910002059 quaternary alloy Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명의 반도체발광소자는 : 제 1 도전형을 가진 화합물 반도체기판; 발광층; Al을 포함하지 않는 제 2 도전형의 화합물 반도체 인터페이스층; 및 Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층을 포함한다.
Description
본 발명은 반도체발광소자에 관한 것이다. 더 구체적으로, 본 발명은 적색에서 녹색 밴드의 광을 발광하는 고휘도 LED를 구성하는 AlGaInP로 된 4원(4元)합금재료로 제조된 4원 합금 발광다이오드(LED)의 구조 및 제조방법에 관한 것이다.
최근, AlGaInP를 재료로 하는 4원 고휘도 합금 LED가 옥내외 용도의 여러 가지 타입의 표시 디바이스용 발광소자로서 각광을 받고 있다. 4원 합금 재료는 적색에서 녹색밴드의 폭넓은 가시파장역에서 발광하는 LED의 제조를 허용한다.
황색밴드의 종래의 4원 합금 LED(1100)의 구조를 도 7a 및 7b에 나타내며 : 도 7a는 사시도이고; 도 7b는 개략적인 단면도이다.
이 구조에서, n-GaAs기판(50)상에 금속 유기화학 증착법(MOCVD법)에 의해, n-(Al0.7Ga0.3)0.5In0.5P클래드층(51)(Si도프,캐리어농도:약5x1017cm-3,두께:약1.5μm), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(52)(두께:약0.7μm), p-(Al0.7Ga0.3)0.5In0.5P클래드층(53)(Zn도프,캐리어농도:약5x1017cm-3, 두께:약1.5μm), p-Al0.7Ga0.3As전류확산층(54)(Zn도프,캐리어농도:약3x1018cm-3, 두께:약5μm), 및 p-GaAs오믹 콘택트층(55)(Zn도프,캐리어농도:약3x1018cm-3, 두께:약0.5μm)이 상기 순서대로 순차 형성된다. 또한, 기판(50)의 이면과 성장층 구조의 상부면에 각각 하부 및 상부전극(56,57)이 형성된다. 성장층 구조의 상부면의 상부전극(57)은 p-GaAs오믹콘택트층(55)과 함께, 상기 구조의 상부면의 중앙영역에서 원형으로 패터닝된다. 그 외의 상부전극(57) 및 p-GaAs오믹콘택트층(55)의 부분들이 에칭에 의해 제거되어, 중앙영역에 원형 부분이 남게된다.
몰드된 LED 소자의 축방향 광도(단위:칸델라(cd))는 LED의 휘도를 나타내는 지표들중 하나이다. 도 7a 및 7b에 도시된 종래의 LED(1100)에서, 발광된 광의 축방향 확산각은 약 ±4°이고 동작전압은 약 2.0V이며 구동전류가 약 20mA일 때, 축방향 광도는 약 8칸델라이다.
축방향 광도는 LED의 집광특성이 개선되면(즉, 발광된 광의 축방향 확산 범위가 감소하면) 증가한다. 또한, 개선된 집광 특성을 가진 LED는 통신용으로서 유용하다.
통신용의 다른 종래의 LED(1200)가 도 8a 및 8b에 도시되며 : 도 8a는 사시도이고; 도 8b는 도 8a에 도시된 LED(1200)의 8b-8b'선의 개략 단면도이다. 도 8a 및 8b에 도시된 종래의 LED(1200)는 황색밴드의 AlGaInP 합금 시스템 LED이며 다음의 구조를 가진다.
도 8b의 단면도에 도시된 바와같이, n-GaAs기판(50)상에 MOCVD법에 의해, n-(Al0.7Ga0.3)0.5In0.5P클래드층(51)(Si도프,캐리어농도:약1x1018cm-3,두께:약1.0μm), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(52)(두께:약0.6μm), p-(Al0.7Ga0.3)0.5In0.5P클래드층(53)(Zn도프,캐리어농도:약1x1018cm-3, 두께:약1.0μm), n-(Al0.7Ga0.3)0.5In0.5P전류제한층(58)(Si도프,캐리어농도:약2x1018cm-3,두께:약0.4μm), p-Al0.7Ga0.3As전류확산층(54)(Zn도프,캐리어농도:약3x1018cm-3,두께:약6μm), 및 p-GaAs오믹 콘택트층(55)(Zn도프,캐리어농도:약3x1018cm-3,두께:약0.5μm)이 상기 순서대로 순차 형성된다.
n-(Al0.7Ga0.3)0.5In0.5P전류제한층(58)의 중앙영역은 발광영역을 형성하도록 원형으로 에칭되며, p-Al0.7Ga0.3As전류확산층(54)은 에칭되어 제거된 중앙영역을 포함하는 전류제한층(58)상에서 재성장된다. 참조부호(59)는 재성장 인터페이스를 나타낸다.
또한, 기판(50)의 이면과 성장층 구조의 상부면에 각각 하부 및 상부전극(56,57)이 형성된다. 상부전극(57)과 p-GaAs오믹 콘택트층(55)은 전류제한층(58)의 에칭되어 제거된 영역과 동일한 크기 및 형상의 구멍을 가지도록 그의 중앙영역이 에칭되어 도너츠형상으로 형성된다.
상기 종래의 LED소자(1200)에서, 주입된 전류는 중앙영역으로 집중적으로 흘러서, 발광된 광의 스폿 사이즈를 감소시킬 수 있다. 그 결과, 수지로 몰드되어 있는 상기 소자의 집광특성이 개선될 수 있고 그의 축방향 광도가 증가될 수 있다.
그러나, 도 8a 및 8b에 도시된 종래의 LED(1200)에서, p-Al0.7Ga0.3As전류확산층(54)은 Al을 포함하는 p-(Al0.7Ga0.3)0.5In0.5P클래드층(53)상에서 재성장된다. 따라서, 산소가 재성장 인터페이스(59)로 흡수되기 쉬워져(도 8b 참조), 저항의 증가 및 주입된 캐리어의 비발광재결합 등의 여러 가지 손실을 초래한다.
종래의 LED(1200)의 일반적인 동작특성은 다음과 같다 : 20mA의 전류가 공급될 때 축방향 확산각은 약 ±2°이고 휘도는 약 16칸델라이며 동작전압은 3.0V이다. 도 7a 및 7B에 도시된 종래의 LED(1100)(동일한 4원 합금 재료로 제조되며 20mA의 전류가 공급될 때 축방향 확산각은 약 ±4°이고 휘도는 약 8칸델라이며 동작전압은 2.0V임)와 비교할 때, 도 8a 및 8b에 도시된 LED(1200)의 축방향 광도는 2배만큼만 증가되지만 동작전압은 크게 증가한다. 도 8a 및 8b에 도시된 LED(1200)에서, 휘도는 축방향 확산각이 도 7a 및 7b에 도시된 LED(1100)의 약 1/2로 감소되므로 약 4배(즉, 약 32칸델라)로 증가될 것으로 예측된다.
상기한 바와같은 문제를 해결하도록, 도 9에 도시된 바와같은 구조를 가진 종래의 다른 반도체발광소자(1300)가 제안되었다. 도 9에 도시된 반도체발광소자(1300)의 성장층 구조의 상부면상의 전극 및 전류제한층의 형상은 도 8a 및 8b에 도시된 LED(1200)와 동일하다.
도 9에 단면도로 도시된 바와같이, n-GaAs기판(50)상에 MOCVD법에 의해, n-(Al0.7Ga0.3)0.5In0.5P클래드층(51)(Si도프,캐리어농도:약1x1018cm-3,두께:약1.0μm), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(52)(두께:약0.6μm), 및 p-(Al0.7Ga0.3)0.5In0.5P클래드층(53)(Zn도프,캐리어농도:약1x1018cm-3, 두께:약1.0μm)이 상기 순서대로 순차 형성된다. 다음, 도 8a 및 8b에 도시된 종래의 소자(1200)와 다르게, 도 9에 도시된 소자(1300)에서는 p-(Al0.7Ga0.3)0.5In0.5P클래드층(53)상에 Al을 포함하지 않는 p-GaInP층(60)(Zn도프,캐리어농도:약1x1018cm-3, 두께:약100Å)이 형성된다. 상기 층이 재성장 과정중에 하지층으로서 작용하므로, 재성장 인터페이스(59)로 산소가 덜 흡수되게 되어, 재성장 인터페이스(59)의 조건이 도 8a 및 8b에 도시된 종래의 소자(1200)에 비해 개선될 수 있다.
도 9에 도시된 소자(1300)의 나머지 부분은 도 8b에 도시된 소자(1200)의 부분과 동일하다. 특히, p-GaInP층(60)상에 n-(Al0.7Ga0.3)0.5In0.5P전류제한층(58)(Si도프,캐리어농도:약2x1018cm-3,두께:약0.4μm), p-Al0.7Ga0.3As전류확산층(54)(Zn도프,캐리어농도:약3x1018cm-3,두께:약6μm), 및 p-GaAs오믹 콘택트층(55)(Zn도프,캐리어농도:약3x1018cm-3,두께:약0.5μm)이 상기 순서대로 순차 형성된다.
본 발명의 반도체발광소자는 : 제 1 도전형을 가진 화합물 반도체기판; 발광층; Al을 포함하지 않는 제 2 도전형의 화합물 반도체 인터페이스층; 및 Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층을 포함한다.
Al을 포함하지 않는 화합물반도체로 된 제 1 도전형의 전류제한층이 화합물 반도체 인터페이스층과 전류확산층 사이에 더 제공된다.
전류확산층의 캐리어농도는 화합물 반도체 인터페이스층상의 영역에서 상부전극하의 영역을 향해 증가한다.
상기 발광층은 제 1 도전형의 AlGaInP 또는 AlInP클래드층, AlGaInP 또는 GaInP활성층, 및 제 2 도전형의 AlGaInP 또는 AlInP클래드층이 이 순서대로 순차 형성된 더블헤테로구조를 갖는다.
광반사기능을 제공하는 반도체층이 화합물 반도체기판과 발광층 사이에 더 제공된다.
중간 밴드갭을 가진 밴드갭 조정층이 발광층과 화합물 반도체 인터페이스층 사이에 더 제공된다.
상기 화합물 반도체 기판과 발광층 사이에 버퍼층이 더 제공된다.
상기 화합물 반도체 인터페이스층, 전류제한층, 및 전류확산층이 GaP화합물 재료로 제조된다. 바람직하게는, 상기 화합물 반도체 인터페이스층, 전류제한층, 및 전류확산층이 동일 조성비의 GaP화합물 재료로 제조된다.
상기 전류제한층이 반도체 발광소자의 중앙부분에 구멍을 갖는다.
상기 화합물 반도체 인터페이스층의 두께가 3.0μm이하이다.
상기 화합물 반도체 인터페이스층이 약 2x1016cm-3-2x1018cm-3범위의 캐리어 농도를 가지며, 상기 전류 확산층이 약 2x1018cm-3이상의 캐리어 농도를 갖는다.
본 발명의 다른 양태에 따르면, 상기 특징을 갖는 반도체발광소자 제조 방법이 제공된다. 상기 방법은 : 상기 화합물 반도체 기판상에 Al을 포함하지 않는 화합물 반도체 인터페이스층 및 발광층을 형성하는 단계; 및 상기 화합물 반도체 인터페이스층상에 전류확산층을 형성하는 단계를 포함한다. 소정 기간동안 성장과정이 중단되어 상기 화합물 반도체 인터페이스층의 표면상에 재성장 인터페이스가 배치된다.
이하, 본 발명에 의해 얻어지는 작용 및/또는 효과에 대해 간단하게 설명한다.
본 발명자는 도 9에 도시된 LED(1300)의 동작특성이 여전히 불만족스러운 것을 발견하였다. 특히, 동작전압 2.4V에서 상기 LED(1300)는 약 ±2°의 축방향 확산각 및 약 24칸델라의 휘도를 가진다. 그 이유는 다음과 같이 추정된다.
상기 LED(1300)에서, 재성장 과정의 하지층은 p-GaInP층(60)인 반면, 재성장층(54)은 p-Al0.7Ga0.3As전류확산층(54)이다. 상기 층들(60,54)은 다른 V족 소자들, 즉 층(54)에서는 비소(As)이고 층(60)에서는 인(P)을 가진다. 그 결과, 상기 층들(54,60)을 화학량론적으로 매칭하기가 어렵다. 또한, 재성장 인터페이스(59)의 조건들도 여전히 불만족스러우며, 결과적으로 고저항층을 형성하게 된다. 따라서, 주입된 캐리어들도 큰 손실을 받게된다.
본 발명은 본 발명자에 의한 상기한 발견의 관점에서 이루어졌다.
본 발명이 AlGaInP합금시스템의 반도체발광소자에 적용되는 경우, 본 발명의 반도체발광소자는 : 제 1 도전형(n-GaAs)을 가진 화합물반도체기판; 버퍼층(n-GaAs); 발광층(클래드층/활성층/클래드층); Al을 포함하지 않는 제 2 도전형의 화합물반도체 인터페이스층(p-GaP); Al을 포함하지 않는 화합물 반도체로 된 제 1 도전형의 전류제한층(n-GaP); 및 Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층(p-GaP)을 포함한다.
재성장 인터페이스가 Al을 포함하지 않는 화합물 반도체 인터페이스층의 표면상에 배치되도록 성장 과정이 중단된다. 따라서, 상기 재성장 인터페이스로 산소가 흡수되지 않는다.
또한, 동일 GaP재료로 된 층들이 그들 사이에 재성장 인터페이스가 삽입된 상태로 형성되므로, 화학량론차로 인한 인터페이스준위가 발생되지 않는다.
따라서, 본 발명은 저저항 및 고휘도를 실현하는 반도체발광소자를 제공할 수 있다.
따라서, 본 명세서에 개시되는 본 발명은 (1) 하지층과 재성장층 사이의 재성장 인터페이스로 산소가 흡수되지 않고, 화학량론 차에 의한 인터페이스 준위의 발생이 방지됨으로써 저저항 및 고휘도를 실현하는 반도체발광소자, 및 (2) 상기 반도체발광소자의 제조방법을 제공할 수 있다.
본 발명의 상기 장점들은 첨부도면을 참조한 다음의 설명을 이해하면 당업자들에게 더욱 명확하게 될 것이다.
도 1a 및 1b는 본 발명의 제 1 실시예의 반도체발광소자를 나타내며 : 도 1a는 그의 사시도이도; 도 1b는 개략 단면도이다.
도 2는 본 발명의 제 1 실시예의 반도체발광소자의 재성장전에 하지층으로서 작용하는 p-GaP인터페이스층의 두께 및 축방향 광도 사이의 관계를 나타낸 그래프이다.
도 3a 및 3b는 본 발명의 제 2 실시예의 반도체발광소자를 나타내며 : 도 3a는 그의 사시도이도; 도 3b는 개략 단면도이다.
도 4는 본 발명의 제 2 실시예의 반도체발광소자에서, p-GaP전류확산층의 캐리어농도를 변수로 하여, 축방향 광도 및 p-GaP인터페이스층의 캐리어 농도 사이의 관계를 나타낸 그래프이다.
도 5는 본 발명의 제 3 실시예의 반도체발광소자의 개략적인 단면도이다.
도 6은 본 발명의 제 4 실시예의 반도체발광소자의 개략적인 단면도이다.
도 7a 및 7b는 황색밴드에 대한 종래의 4원 합금 발광다이오드를 나타낸 도면이며, 도 7a는 그의 사시도이고, 도 7b는 그의 개략적인 단면도이다.
도 8a 및 8b는 종래의 통신용 발광다이오드를 나타낸 도면이고, 도 8a는 그의 사시도이고 도 8b는 8b-8b'선의 단면도이다.
도 9는 재성장 인터페이스를 나타내는 종래의 다른 반도체발광소자의 개략 단면도이다.
이하, 본 발명의 실시예들을 도 1a 내지 6을 참조하여 설명한다.
실시예 1
도 1a 및 1b는 본 발명의 제 1 실시예의 반도체발광소자(100)를 나타내며 : 도 1a는 그의 개략 사시도이고; 도 1b는 개략 단면도이다.
도 1a에 도시된 바와같이, n-GaAs기판(10)상에 MOCVD법에 의해, n-GaAs 버퍼층(11)(Si도프, 캐리어농도 약 5x1017cm-3, 두께 : 약 0.5μm), n-(Al0.7Ga0.3)0.5In0.5P클래드층(12)(Si도프,캐리어농도:약5x1017cm-3,두께:약1.5μm), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(13)(두께:약0.7μm), 및 p-(Al0.7Ga0.3)0.5In0.5P클래드층(14)(Zn도프,캐리어농도:약5x1017cm-3, 두께:약1.5μm)이 상기 순서대로 순차 형성된다. 다음, Al을 포함하지 않는 p-GaP인터페이스층(15)(Zn도프,캐리어농도:약2x1018cm-3, 두께:약1.5μm) 및 n-GaP 전류제한층(16)(Si도프,캐리어농도:약1x1018cm-3,두께:약0.5μm)이 형성되며, n-GaP 전류제한층(16)에 패터닝 공정을 실행한다. 이어서, p-GaP 전류확산층(17)(Zn도프,캐리어농도:약2x1018cm-3,두께:약5μm)이 패터닝된 전류제한층(16)상에 형성된다. 마지막으로, 기판(10)의 이면과 성장층 구조의 상부면에 각각 n-전극(18) 및 p-전극(19)이 형성된다.
전류확산층(17)이 고농도의 p-GaP층이므로, 오믹 콘택트층을 형성할 필요가 없다. n-GaP전류제한층(16)은 그의 중앙부분에 원형 구멍을 가지도록 에칭된다. 성장층 구조의 상부면의 전극(19)도 그의 중앙부분에 원형 구멍을 가지며, 그 구멍은 발광된 광의 배출을 위한 윈도우의 형태이다.
본 발명의 제 1 실시예의 반도체발광소자(100)는 다음과 같은 방식으로 제조된다.
먼저, n-GaAs기판(10)상에 MOCVD법에 의해, n-GaAs 버퍼층(11)(Si도프, 캐리어농도 5x1017cm-3, 두께 : 약 0.5μm), n-(Al0.7Ga0.3)0.5In0.5P클래드층(12)(Si도프,캐리어농도:약5x1017cm-3,두께:약1.5μm), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(13)(두께:약0.7μm), p-(Al0.7Ga0.3)0.5In0.5P클래드층(14)(Zn도프,캐리어농도:약5x1017cm-3, 두께:약1.5μm), p-GaP인터페이스층(15)(Zn도프,캐리어농도:약2x1018cm-3, 두께:약1.5μm), 및 n-GaP 전류제한층(16)(Si도프,캐리어농도:약1x1018cm-3,두께:약0.5μm)이 연속으로 형성된다.
다음, 성장과정이 일정 기간동안 중단되며, 웨이퍼가 MOCVD 장치에서 취출되어 패터닝됨으로써 n-GaP전류제한층(16)의 중앙부분이 가열된 황산을 이용하여 원형으로 에칭된다. 상기 웨이퍼가 다시 MOCVD장치에 배치된후, 인터페이스층(15)의 표면상에 재성장 인터페이스(20)가 배치된 상태로 재성장 과정이 시작되며, p-GaP 전류확산층(17)(Zn도프,캐리어농도:약2x1018cm-3,두께:약5μm)이 패터닝된 전류제한층(16)상에서 성장된다. 마지막으로, 기판(10)의 이면과 성장층 구조의 상부면에 각각 n-전극(18) 및 p-전극(19)이 형성된다.
이 실시예에서, 재성장전의 하지층은 도 8a 및 8b에 도시된 종래의 소자(1200)에서와 같이, p-AlGaInP클래드층이 아니라, Al을 포함하지 않는 p-GaP인터페이스층(15)이다. 따라서, 재성장 인터페이스(20)는 산화되지 않는다. 또한, 동일 조성비를 가진 동일 반도체재료로 된 p-GaP층(15,17)은 그들 사이에 재성장 인터페이스(20)가 삽입된 상태로 형성되며, 따라서 그들의 화학량론 사이의 차가 없게된다. 그 결과, 저항이 증가하지 않고 캐리어가 손실되지 않는다.
이 실시예의 반도체발광소자(100)가 수지로 몰드되어 그의 동작특성이 측정될 때, 만족스런 결과가 얻어질 수 있으며, 그의 휘도는 약 32칸델라(축방향 광도에 의해 나타내짐)이고 동작전압은 약 2.0V이다.
일반적으로, n-GaAs기판(10)은 제 1 도전형의 화합물 반도체기판에 대응하고, n-GaAs버퍼층(11)은 제 1 도전형의 화합물 반도체기판과 발광층 사이에 삽입된 버퍼층에 대응하며, n-(Al0.7Ga0.3)0.5In0.5P클래드층(12), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(13) 및 p-(Al0.7Ga0.3)0.5In0.5P클래드층(14)을 포함하는 다층구조는 발광층에 대응하며, Al을 포함하지 않는 p-GaP인터페이스층(15)은 Al을 포함하지 않는 제 2 도전형의 화합물반도체 인터페이스층에 대응하고, n-GaP전류제한층(16)은 Al을 포함하지 않는 제 1 도전형의 전류제한층에 대응하고, p-GaP전류확산층(17)은 Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층에 대응한다.
이와다르게, 본 발명은 또한 : 제 1 도전형의 AlGaInP 또는 AlInP클래드층; 제 1 도전형 또는 제 2 도전형 또는 논도프 AlGaInP 또는 GaInP활성층; 및 제 2 도전형의 AlGaInP 또는 AlInP클래드층을 포함하는 더블헤테로구조를 가진 발광층이 사용되는 경우에도 적용될 수 있다.
또한, 본 발명의 반도체발광소자는 황색 밴드 발광에 제한되지 않는다. 본 발명은, 활성층이 GaInP 또는 (Al0.05Ga0.95)0.5In0.5P로 된 적색 밴드 발광(그의 파장은 각각 약 655nm, 약 644nm), 활성층이 (Al0.2Ga0.8)0.5In0.5P로 된 오렌지색 밴드 발광(그의 파장은 약 610nm), 활성층이 (Al0.38Ga0.55)0.5In0.5P로 된 황색 밴드 발광(파장 약 570nm) 및 활성층이 (Al0.45Ga0.55)0.5In0.5P로 된 녹색 밴드 발광(파장 약 560nm)에도 적용할 수 있다.
클래드층의 화합물은 (Al0.7Ga0.3)0.5In0.5P로 제한되지 않고, Al0.5In0.5P로 될 수 있다. 또한, p형 도전형의 반도체기판 및 각 층의 도전형이 상기한 바와같이 반대인 반도체발광소자를 형성할 수 있다.
도 2는 본 발명의 반도체발광소자(100)의 재성장전에 하지층으로서 작용하는 p-GaP인터페이스층(15)의 두께 및 축방향 광도 사이의 관계를 나타낸다. p-GaP전류확산층(17)의 두께는 일정(약 5μm)하다고 가정한다.
횡축의 0부근의 점은, p-GaP 인터페이스층(15)의 두께가 약 100Å(=0.01μm)임을 나타낸다. 이 결과 축방향 광도는 p-GaP인터페이스층(15)의 두께 약 0.5μm, 약 1.0μm, 약 1.5μm, 및 약 2.0μm에 대해 (31칸델라 내지 33칸델라의 범위로) 높다. 그러나, p-GaP인터페이스층(15)의 두께가 2.5μm를 초과하여 3.0μm이상일 때, 축방향 광도는 크게 감소한다. 이는 p-GaP인터페이스층(15)내의 상부 전극(19)하의 주위영역으로 탈출하는 전류성분이 증가하기 때문으로 고려된다. 따라서, p-GaP인터페이스층(15)의 두께는 약 0.01-3.0μm의 범위가 바람직하다.
실시예 2
도 3a 및 3b는 본 발명의 제 2 실시예의 반도체발광소자(200)를 나타내며 : 도 3a는 그의 개략 사시도이고; 도 3b는 개략 단면도이다.
도 3a 및 3b에 도시된 본 발명의 제 2 실시예의 반도체발광소자(200)는 p- (Al0.2Ga0.8)0.75In0.25P밴드갭 조정층(21)이 p-(Al0.7Ga0.3)0.5In0.5P클래드층(14)과 p-GaP인터페이스층(15) 사이에 삽입되어 있고, 전류제한층(16)과 전극(19)의 발광영역의 구멍들이 장방형으로 형성된 점에서 도 1a 및 1b에 도시된 본 발명의 제 1 실시예의 반도체발광소자(100)와 다르다.
도 3b에 도시된 바와같이, n-GaAs기판(10)상에 MOCVD법에 의해, n-GaAs 버퍼층(11)(Si도프, 캐리어농도:약 5x1017cm-3, 두께 : 약 0.5μm), n-(Al0.7Ga0.3)0.5In0.5P클래드층(12)(Si도프,캐리어농도:약5x1017cm-3,두께:약1.5μm), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(13)(두께:약0.7μm), 및 p-(Al0.7Ga0.3)0.5In0.5P클래드층(14)(Zn도프,캐리어농도:약5x1017cm-3, 두께:약1.5μm)이 상기 순서대로 순차 형성된다. 다음, 그 위에, p- (Al0.2Ga0.8)0.75In0.25P밴드갭 조정층(21)(Zn도프,캐리어농도:약1x1018cm-3, 두께:약0.2μm), Al을 포함하지 않는 p-GaP층(15)(Zn도프,캐리어농도:약2x1018cm-3,두께:약1.5μm), 및 n-GaP 전류제한층(16)(Si도프,캐리어농도:약1x1018cm-3,두께:약0.5μm)이 형성된다.
다음, 성장과정이 일정 기간동안 중단되며, 웨이퍼가 MOCVD 장치에서 취출되어 패터닝됨으로써 n-GaP전류제한층(16)의 중앙부분이 가열된 황산을 이용하여 장방형으로 에칭된다. 상기 웨이퍼가 다시 MOCVD장치에 배치된후, 인터페이스층(15)의 표면상에 재성장 인터페이스(20)가 배치된 상태로 재성장 과정이 시작되며, p-GaP 전류확산층(17)(Zn도프,캐리어농도:약 3x1018cm-3, 두께:약 5μm)이 패터닝된 전류제한층(16)상에 형성된다. 마지막으로, 기판(10)의 이면과 성장층 구조의 상부면에 각각 n-전극(18) 및 p-전극(19)이 형성된다.
n-GaP전류제한층(16)은 그의 중앙부분에 장방형 구멍을 가지도록 에칭된다. 성장층 구조의 상부면의 전극(19)도 그의 중앙부분에 장방형 구멍을 가지며, 그 구멍은 발광된 광의 배출을 위한 윈도우의 형태이다.
밴드갭 조정층(즉, p-(Al0.2Ga0.8)0.75In0.25P밴드갭 조정층)(21)은 하부클래드층(즉, p-(Al0.7Ga0.3)0.5In0.5P클래드층)(14)의 밴드갭과 인터페이스층(즉, p-GaP층)(15)의 밴드갭 사이의 중간 밴드갭을 가지며, 상기 층들(14,15) 사이의 인터페이스의 저항치를 감소시키는 작용을 한다. 특히, 클래드층(14)의 밴드갭은 약 2.33eV이고, 밴드갭 조정층(21)의 밴드갭은 약 2.55eV이며 p-GaP인터페이스층(15)의 밴드갭은 약 2.78eV이다.
도 3a 및 3b에 도시된 본 발명의 반도체발광소자가 수지로 몰드되어 그의 동작특성이 측정될 때, 그의 휘도는 약 34칸델라(축방향 광도에 의해 나타내짐)이고 동작전압은 약 1.9V이다.
또한, 밴드갭 조정층(21)의 설계지침은 다음과 같이 고려될 수 있다. 특히, 접합전의 밴드갭 조정층(21)의 전도 밴드 하단의 에너지 위치가 접합전의 클래드층(14)의 전도 밴드의 하단의 에너지 위치와 접합전의 GaP인터페이스층(15)의 전도 밴드 하단의 에너지 위치 사이에 위치하는 것으로 한다. 또한, 접합전의 밴드갭 조정층(21)의 가전자(valence) 밴드 상단의 에너지 위치가 접합전의 클래드층(14)의 가전자 밴드의 상단의 에너지 위치와 접합전 GaP인터페이스층(15)의 가전자 밴드 상단의 에너지 위치 사이에 위치하는 것으로 한다.
도 4는 도 3a 및 3b에 도시된 구조를 가진 반도체발광소자(200)의 축방향 광도와 p-GaP인터페이스층(15)의 캐리어 농도 사이의 관계를, p-GaP전류 확산층(17)의 캐리어 농도를 변수로써 나타낸 그래트이다.
도 4에서, p-GaP전류확산층(17)의 농도가 약 5x1017cm-3(■로 나타냄)일 때, p-GaP인터페이스층(15)의 캐리어 농도는, 축방향 광도가 약 10칸델라, 약 10칸델라, 약 7칸델라, 약 5칸델라, 약 3칸델라 및 약 2칸델라인 경우에 각각 대응하여 약 2x1017cm-3, 약 5x1017cm-3, 약 1x1018cm-3, 약 2x1018cm-3, 약 3x1018cm-3및 약 5x1018cm-3으로 된다. 유사하게, p-GaP전류확산층(17)의 캐리어 농도가 약 1x1018cm-3(△로 나타냄)일 때, p-GaP인터페이스층(15)의 상기한 각 캐리어 농도에 대응하여 축방향 광도가 약 25칸델라, 약 25칸델라, 약 20칸델라, 약 13칸델라, 약 8칸델라 및 약 2칸델라로 된다. p-GaP전류확산층(17)의 캐리어 농도가 약 2x1018cm-3(○로 나타냄)일 때, p-GaP인터페이스층(15)의 상기한 각 캐리어 농도에 대응하여 축방향 광도는 약 33칸델라, 약 34칸델라, 약 32칸델라, 약 30칸델라, 약 20칸델라 및 약 5칸델라로 된다. 또한, p-GaP전류확산층(17)의 캐리어 농도가 약 5x1018cm-3(□로 나타냄)일 때, p-GaP인터페이스층(15)의 상기한 각 캐리어 농도에 대응하여 축방향 광도는 약 33칸델라, 약 35칸델라, 약 33칸델라, 약 30칸델라, 약 21칸델라 및 약 15칸델라로 된다.
도 4의 결과로부터, p-GaP인터페이스층(15)(즉, Al을 포함하지 않는 제 2 도전형의 화합물 반도체 인터페이스 층)의 캐리어 농도가 낮고 p-GaP전류확산층(17)(즉, Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층)의 캐리어 농도가 높게되어, 그 결과 광도가 높아진다. 특히, p-GaP인터페이스층(15)의 적절한 캐리어 농도 범위는 약 2x1018cm-3이하이고, p-GaP전류확산층(17)의 적절한 캐리어 농도 범위는 약 2x1018cm-3이상이다. p-GaP인터페이스층(15)의 캐리어 농도가 약 2x1016cm-3보다 낮게될 때, 동작전압은 증가된다. 따라서, p-GaP인터페이스층(15)의 최적 캐리어 농도의 하한은 약 2x1016cm-3정도로 추정된다.
실시예 3
도 5는 본 발명의 제 3 실시예의 반도체발광소자(300)를 나타낸 단면도이다.
도 5에 도시된 본 발명의 제 3 실시예의 반도체발광소자(300)는 p-GaP전류확산층(17)(Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층)이 2층 구조로 된 점에서 도 1a 및 1b에 도시된 본 발명의 제 1 실시예의 반도체발광소자(100)와 다르다. p-GaP전류확산층(17)의 하부 부분(17a)은 Zn으로 도프되며, 약 1x1018cm-3의 캐리어농도 및 약 2 μm의 두께를 가진다. p-GaP전류확산층(17)의 상부 부분(17b)은 Zn으로 도프되며, 약 3x1018cm-3의 캐리어농도 및 약 3 μm의 두께를 가진다.
도 5에 도시된 바와같이, n-GaAs기판(10)상에 MOCVD법에 의해, n-GaAs 버퍼층(11)(Si도프, 캐리어농도:약 5x1017cm-3, 두께 : 약 0.5μm), n-(Al0.7Ga0.3)0.5In0.5P클래드층(12)(Si도프,캐리어농도:약5x1017cm-3,두께:약1.5μm), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(13)(두께:약0.7μm), 및 p-(Al0.7Ga0.3)0.5In0.5P클래드층(14)(Zn도프,캐리어농도:약5x1017cm-3, 두께:약1.5μm)이 상기 순서대로 순차 형성된다. 다음, 그 위에, Al을 포함하지 않는 p-GaP인터페이스층(15)(Zn도프,캐리어농도:약1x1018cm-3,두께:약 2μm) 및 n-GaP 전류제한층(16)(Si도프,캐리어농도:약1x1018cm-3,두께:약0.5μm)이 형성된다.
다음, 성장과정이 일정 기간동안 중단되며, 웨이퍼가 MOCVD 장치에서 취출되어 패터닝됨으로써 n-GaP전류제한층(16)의 중앙부분이 가열된 황산을 이용하여 원형으로 에칭된다. 상기 웨이퍼가 다시 MOCVD장치에 배치된후, 인터페이스층(15)의 표면상에 재성장 인터페이스(20)가 배치된 상태로 재성장 과정이 시작되며, 제 1 p-GaP 전류확산층(17a)(Zn도프, 캐리어농도:약 1x1018cm-3,두께:약 2μm) 및 제 2 p-GaP 전류확산층(17b)(Zn도프, 캐리어농도:약 3x1018cm-3,두께:약 3μm)이 패터닝된 전류제한층(16)상에 2층 p-GaP전류확산층(17)으로서 형성된다. 마지막으로, 기판(10)의 이면과 성장층 구조의 상부면에 각각 n-전극(18) 및 p-전극(19)이 형성된다.
n-GaP전류제한층(16)은 도 5에 도시된 바와같이, 그의 중앙부분에 원형 구멍을 가지도록 에칭된다. 성장층 구조의 상부면의 전극(19)도 그의 중앙부분에 원형 구멍을 가지며, 그 구멍은 발광된 광의 배출을 위한 윈도우의 형태이다.
상기 소자구조의 경우, 캐리어 농도의 면에서, GaP인터페이스층과 GaP전류확산층 사이의 경계는 제 1 p-GaP전류확산층(17a)과 제 2 p-GaP전류확산층(17b) 사이의 경계에 대응한다. 즉, 이 실시예의 반도체발광소자(300)는 Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층(17)의 캐리어 농도가 화합물 반도체 인터페이스층(15)상의 부분에서 상부전극(19)하의 영역을 향해 증가하는 구조를 갖는다.
본 발명의 반도체발광소자(300)가 수지로 몰드되어 그의 동작특성이 측정될 때, 역시 동작특성은 만족스러우며 : 그의 휘도는 약 35칸델라(축방향 광도에 의해 나타내짐)이고 동작전압은 약 1.9V이다.
실시예 4
도 6은 본 발명의 제 4 실시예의 반도체발광소자(400)의 단면도이다.
도 6에 도시된 본 발명의 제 4 실시예의 반도체발광소자(400)는, 10쌍의 n-Al0.5In0.5P층(Si도프,캐리어농도:약5x1017cm-3,두께:약0.5μm) 및 (Al0.4Ga0.6)0.5In0.5P층(Si도프,캐리어농도:약5x1017cm-3,두께:약0.5μm)이 교대로 형성된 광반사층(22)이, n-GaAs 버퍼층(11)(Si도프, 캐리어농도:약 5x1017cm-3, 두께 : 약 0.5μm) 및 n-(Al0.7Ga0.3)0.5In0.5P클래드층(12)(Si도프,캐리어농도:약5x1017cm-3,두께:약1.5μm) 사이에 제공되는 점에서 도 1a 및 1b에 도시된 본 발명의 제 1 실시예의 반도체발광소자(100)와 다르다.
본 발명의 반도체발광소자(400)가 수지로 몰드되어 그의 동작특성이 측정될 때, 동작특성은 만족스러우며 : 그의 휘도는 약 48칸델라(축방향 광도에 의해 나타내짐)이고 동작전압은 약 1.9V이다.
도 6에서, 참조부호(10)는 n-GaAs기판이고 (11)은 n-GaAs 버퍼층, (12)는 n-(Al0.7Ga0.3)0.5In0.5P클래드층, (13)은 논도프(Al0.3Ga0.7)0.5In0.5P활성층, (14)는 p-(Al0.7Ga0.3)0.5In0.5P클래드층, (15)는 Al을 포함하지 않는 p-GaP인터페이스층, (16)은 n-GaP 전류제한층, (17)은 p-GaP 전류제한층, (18)은 기판(10)의 이면의 n-전극, (19)는 성장층 구조의 상부면의 p-전극, (20)은 재성장 인터페이스 및 (22)는 광반사층을 나타낸다. 광반사층(22)을 제외한 각 층의 캐리어농도 및 두께는 도 1a 1b에서의 것들과 동일하다.
이 실시예의 반도체발광소자(400) 제조 공정은 전술한 실시예들에서 이용된 것들과 유사하다. 따라서, 그에 대한 설명은 생략한다.
일반적으로, 상기 반도체발광소자(400)에서, 광반사기능을 제공하는 반도체층(22)은 제 1 도전형의 화합물 반도체기판(n-GaAs 기판)(10) 및 발광층 사이에 삽입된다. 발광층은 n-(Al0.7Ga0.3)0.5In0.5P클래드층(12), 논도프(Al0.3Ga0.7)0.5In0.5P활성층(13) 및 p-(Al0.7Ga0.3)0.5In0.5P클래드층(14)에 대응한다.
상기한 바와같이, 본 발명의 반도체발광소자는 : 제 1 도전형의 화합물 반도체기판; 발광층; Al을 포함하지 않는 제 2 도전형의 화합물 반도체 인터페이스층; 및 Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층을 포함한다. 상기 구조를 이용함에 의해, Al을 포함하지 않는, 화합물 반도체 인터페이스층 및 전류확산층 사이의 재성장 인터페이스로 산소가 흡수되지 않는, 저저항 및 고 발광휘도를 가진 반도체발광소자를 제공할 수 있다.
본 발명의 반도체발광소자에서, Al을 포함하지 않는 화합물반도체로 된 제 1 도전형의 전류제한층이 화합물 반도체 인터페이스층과 전류확산층 사이에 형성될 수 있다. 상기 구조에서, 전류는 좁은 영역으로 집중될 수 있다. 그 결과, 발광 스포트의 사이즈를 감소시킬 수 있어서, 발광휘도가 증가된 반도체발광소자를 실현할 수 있다. 따라서, 수지로 몰드된후 반도체발광소자의 집광특성이 향상되어 축방향 광도를 증가시킬 수 있게된다.
또한, 상기 반도체발광소자에서, 전류확산층의 캐리어농도는 화합물 반도체 인터페이스층상의 영역에서 상부전극하의 영역을 향해 증가된다. 상기 구조에서, 제 2 도전형을 제공하는 불순물이 전류확산층 및 클래드층을 통해 활성층으로 확산되지 않아서 상기 소자의 결정성을 열화시키지 않으며, 상기 소자의 발광휘도가 저하되지 않는다.
또한, 본 발명의 반도체발광소자의 발광층은 제 1 도전형의 AlGaInP 또는 AlInP클래드층, 제 1 또는 제 2 도전형 또는 논도프 AlGaInP 또는 GaInP활성층, 및 제 2 도전형의 AlGaInP 또는 AlInP클래드층이 이 순서대로 순차 형성된 더블헤테로구조를 갖는다. AlGaInP 또는 AlInP로 된 클래드층은 큰 밴드갭을 가지며 산화되기 쉬워서 비발광준위를 발생시킨다. 그러나, 본 발명에 따르면, 그 위에 Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 화합물 반도체 인터페이스층이 형성됨으로써, 양호한 산화방지효과를 얻을 수 있다.
또한, 본 발명의 반도체발광소자에서, 광반사기능을 제공하는 반도체층이 화합물 반도체기판과 발광층 사이에 삽입된다. 상기 구조에서, 기판을 향해 출사된 광이 반사되어 반도체발광소자 외부로 배출됨으로써, 상기 소자의 발광휘도를 증가시킬 수 있다.
또한, 본 발명의 반도체발광소자에서, 중간 밴드갭을 가진 밴드갭 조정층이 발광층과 화합물 반도체 인터페이스층 사이에 제공될 수 있다. 상기 구조에서, 발광층과 화합물 반도체 인터페이스층 사이의 저항이 감소될 수 있어서, 상기 소자의 동작전압도 감소될 수 있다.
또한, 본 발명의 반도체발광소자에서, 상기 화합물 반도체 기판과 발광층 사이에 버퍼층이 제공될 수 있다. 상기 구조에서, 버퍼층상에서 성장하는 발광층의 결정성이 향상될 수 있어서, 상기 소자의 발광휘도가 증가될 수 있다.
또한, 본 발명의 반도체발광소자에서, 각각의 화합물 반도체 인터페이스층, 전류제한층, 및 전류확산층이 GaP화합물 재료로 제조된다. 따라서, 화학량론의 차로 인한 인터페이스준위의 발생이 방지될 수 있고 인터페이스에서 캐리어가 손실되지 않는다. 그 결과, 상기 소자의 발광휘도가 증가될 수 있다.
또한, 본 발명의 반도체발광소자에서, 전류제한층이 반도체 발광소자의 중앙부분에 구멍을 갖는다. 상기 구조에서는, 전류가 중앙 부분으로 집중될 수 있어서, 소자의 중앙 부분에 고도로 집중된 작은 발광 스포트를 형성할 수 있다. 따라서, 고발광휘도를 가진 반도체발광소자를 제공할 수 있다. 따라서, 수지로 몰드된 소자의 집광특성이 크게 향상될 수 있고 축방향 광도를 더욱 증가시킬 수 있다.
또한, 본 발명의 반도체발광소자에서, 화합물 반도체 인터페이스층의 두께가 3.0μm이하이다. 상기 구조에서는, 상기 화합물 반도체 인터페이스층에서 소자 중앙 부분으로부터 주변부로 확산하는 전류성분이 감소될 수 있어서, 소자 중앙 부분의 발광휘도가 더욱 증가될 수 있다.
또한, 본 발명의 반도체발광소자에서, 화합물 반도체 인터페이스층이 약 2x1016cm-3-2x1018cm-3범위의 캐리어 농도를 가지며, 상기 전류 확산층이 약 2x1018cm-3이상의 캐리어 농도를 갖는다. 상기 구조에서는, 제 2 도전형을 제공하는 불순물이 발광층으로 확산됨을 확실하게 방지할 수 있다. 그 결과, 전류가 더 만족스럽게 확산될 수 있어서, 소자의 발광휘도를 증가시키게 된다.
본 발명의 반도체발광소자 제조 방법에 따르면, 재성장 인터페이스가 화합물 반도체 인터페이스층의 표면상에 배치된다. 따라서, 상기 방법은 재성장 인터페이스로 흡수되는 산소량을 감소시킬 수 있다.
본 발명의 정신과 범위를 벗어나지 않고 당업자들에 의해 여러 가지 다른 개조가 용이하게 실시될 수 있다. 따라서, 첨부된 특허청구의 범위는 상기한 내용으로 제한되지 않고, 더 넓게 해석되어야 한다.
Claims (13)
- 제 1 도전형을 가진 화합물 반도체기판;발광층;Al을 포함하지 않는 제 2 도전형의 화합물 반도체 인터페이스층; 및Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층을 포함하는 반도체발광소자.
- 제 1 항에 있어서, Al을 포함하지 않는 화합물반도체로 된 제 1 도전형의 전류제한층이 화합물 반도체 인터페이스층과 전류확산층 사이에 더 제공되는 반도체발광소자.
- 제 2 항에 있어서, 전류확산층의 캐리어농도는 화합물 반도체 인터페이스층상의 영역에서 상부전극하의 영역을 향해 증가하는 반도체발광소자.
- 제 2 항에 있어서, 상기 발광층은 제 1 도전형의 AlGaInP 또는 AlInP클래드층, AlGaInP 또는 GaInP활성층, 및 제 2 도전형의 AlGaInP 또는 AlInP클래드층이 이 순서대로 순차 형성된 더블헤테로구조를 갖는 반도체발광소자.
- 제 2 항에 있어서, 광반사기능을 제공하는 반도체층이 화합물 반도체기판과 발광층 사이에 더 제공되는 반도체발광소자.
- 제 2 항에 있어서, 중간 밴드갭을 가진 밴드갭 조정층이 발광층과 화합물 반도체 인터페이스층 사이에 더 제공되는 반도체발광소자.
- 제 2 항에 있어서, 상기 화합물 반도체 기판과 발광층 사이에 버퍼층이 더 제공되는 반도체발광소자.
- 제 2 항에 있어서, 상기 화합물 반도체 인터페이스층, 전류제한층, 및 전류확산층이 GaP화합물 재료로 제조되는 반도체발광소자.
- 제 8 항에 있어서, 상기 화합물 반도체 인터페이스층, 전류제한층, 및 전류확산층이 동일 조성비의 GaP화합물 재료로 제조되는 반도체발광소자.
- 제 2 항에 있어서, 상기 전류제한층이 반도체 발광소자의 중앙부분에 구멍을 갖는 반도체발광소자.
- 제 4 항에 있어서, 상기 화합물 반도체 인터페이스층의 두께가 3.0μm이하인 반도체발광소자.
- 제 3 항에 있어서, 상기 화합물 반도체 인터페이스층이 약 2x1016cm-3-2x1018cm-3범위의 캐리어 농도를 가지며, 상기 전류 확산층이 약 2x1018cm-3이상의 캐리어 농도를 갖는 반도체발광소자.
- 제 1 도전형의 화합물 반도체기판;발광층;Al을 포함하지 않는 제 2 도전형의 화합물 반도체 인터페이스층; 및Al을 포함하지 않는 화합물 반도체로 된 제 2 도전형의 전류확산층을 포함하는 반도체발광소자의 제조 방법으로서 :상기 화합물 반도체 기판상의 화합물 반도체 인터페이스층 및 발광층을 형성하는 단계; 및상기 화합물 반도체 인터페이스층상에 전류확산층을 형성하는 단계를 포함하며,소정 기간동안 성장과정이 중단되어 상기 화합물 반도체 인터페이스층의 표면상에 재성장 인터페이스가 배치되는 반도체발광소자 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1490697A JP3807638B2 (ja) | 1997-01-29 | 1997-01-29 | 半導体発光素子及びその製造方法 |
| JP97-14906 | 1997-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980070847A KR19980070847A (ko) | 1998-10-26 |
| KR100295241B1 true KR100295241B1 (ko) | 2001-07-12 |
Family
ID=11874039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002296A KR100295241B1 (ko) | 1997-01-29 | 1998-01-26 | 반도체발광소자및그의제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6246078B1 (ko) |
| JP (1) | JP3807638B2 (ko) |
| KR (1) | KR100295241B1 (ko) |
| CN (1) | CN1127153C (ko) |
| DE (1) | DE19803006B4 (ko) |
| TW (1) | TW360985B (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3253267B2 (ja) | 1997-12-05 | 2002-02-04 | ローム株式会社 | 半導体発光素子 |
| JP3472714B2 (ja) | 1999-01-25 | 2003-12-02 | シャープ株式会社 | 半導体発光素子の製造方法 |
| US20020145146A1 (en) * | 1999-04-27 | 2002-10-10 | Kenji Shibata | LED of AlGaInP system and epitaxial wafer used for same |
| US6225648B1 (en) * | 1999-07-09 | 2001-05-01 | Epistar Corporation | High-brightness light emitting diode |
| KR20010079490A (ko) * | 1999-12-09 | 2001-08-22 | 구자홍 | Ⅲ-ⅴ족 질화물계 반도체 소자 |
| JP2001274456A (ja) * | 2000-01-18 | 2001-10-05 | Sharp Corp | 発光ダイオード |
| JP2001291895A (ja) * | 2000-04-06 | 2001-10-19 | Sharp Corp | 半導体発光素子 |
| JP3685977B2 (ja) | 2000-04-21 | 2005-08-24 | シャープ株式会社 | 半導体発光素子およびその製造方法 |
| US6429460B1 (en) * | 2000-09-28 | 2002-08-06 | United Epitaxy Company, Ltd. | Highly luminous light emitting device |
| JP4091261B2 (ja) * | 2000-10-31 | 2008-05-28 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| DE10147880B4 (de) * | 2001-09-28 | 2004-05-06 | Infineon Technologies Ag | Verfahren zur Messung einer charakteristischen Dimension wenigstens einer Struktur auf einem scheibenförmigen Objekt in einem Meßgerät |
| JP4278437B2 (ja) * | 2003-05-27 | 2009-06-17 | シャープ株式会社 | 発光ダイオード及びその製造方法 |
| JP2005159299A (ja) * | 2003-10-30 | 2005-06-16 | Sharp Corp | 半導体発光素子 |
| US7687886B2 (en) * | 2004-08-19 | 2010-03-30 | Microlink Devices, Inc. | High on-state breakdown heterojunction bipolar transistor |
| US20090038678A1 (en) | 2007-07-03 | 2009-02-12 | Microlink Devices, Inc. | Thin film iii-v compound solar cell |
| JP5493624B2 (ja) | 2009-09-15 | 2014-05-14 | ソニー株式会社 | 画像表示装置及び電子機器 |
| TWI436499B (zh) | 2009-11-20 | 2014-05-01 | Epistar Corp | 發光元件及其製造方法 |
| JP2016152244A (ja) * | 2015-02-16 | 2016-08-22 | 富士ゼロックス株式会社 | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| US10340307B1 (en) * | 2017-12-20 | 2019-07-02 | Mikro Mesa Technology Co., Ltd. | Light emitting diode having current confinement structure |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685209B2 (ja) * | 1988-03-25 | 1997-12-03 | 株式会社東芝 | 半導体装置及び半導体発光装置 |
| JP2831667B2 (ja) * | 1988-12-14 | 1998-12-02 | 株式会社東芝 | 半導体レーザ装置及びその製造方法 |
| US5008718A (en) * | 1989-12-18 | 1991-04-16 | Fletcher Robert M | Light-emitting diode with an electrically conductive window |
| JPH0541537A (ja) | 1991-08-02 | 1993-02-19 | Omron Corp | 発光領域制限型発光ダイオード及びその製造方法 |
| JPH05343736A (ja) | 1992-06-08 | 1993-12-24 | Toshiba Corp | 発光ダイオード及びその発光ダイオードを備えた光プリンタ装置 |
| US5537433A (en) * | 1993-07-22 | 1996-07-16 | Sharp Kabushiki Kaisha | Semiconductor light emitter |
| US5656829A (en) * | 1994-08-30 | 1997-08-12 | Showa Denko K.K. | Semiconductor light emitting diode |
| US5814839A (en) * | 1995-02-16 | 1998-09-29 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same |
| JP3122324B2 (ja) * | 1995-02-20 | 2001-01-09 | 三菱電線工業株式会社 | 半導体発光素子 |
| US5861636A (en) * | 1995-04-11 | 1999-01-19 | Nec Corporation | Surface emitting visible light emiting diode having ring-shaped electrode |
| DE19517697A1 (de) * | 1995-05-13 | 1996-11-14 | Telefunken Microelectron | Strahlungsemittierende Diode |
| JPH08316574A (ja) * | 1995-05-15 | 1996-11-29 | Sanyo Electric Co Ltd | 半導体装置および半導体発光素子 |
| DE19524655A1 (de) * | 1995-07-06 | 1997-01-09 | Huang Kuo Hsin | LED-Struktur |
| JP3625088B2 (ja) | 1995-09-05 | 2005-03-02 | シャープ株式会社 | 半導体発光素子 |
| JP3635757B2 (ja) * | 1995-12-28 | 2005-04-06 | 昭和電工株式会社 | ＡｌＧａＩｎＰ発光ダイオード |
| JP3233569B2 (ja) * | 1996-03-22 | 2001-11-26 | シャープ株式会社 | 半導体発光素子 |
-
1997
- 1997-01-29 JP JP1490697A patent/JP3807638B2/ja not_active Expired - Lifetime
-
1998
- 1998-01-21 TW TW087100812A patent/TW360985B/zh not_active IP Right Cessation
- 1998-01-24 CN CN98104039A patent/CN1127153C/zh not_active Expired - Lifetime
- 1998-01-26 KR KR1019980002296A patent/KR100295241B1/ko not_active IP Right Cessation
- 1998-01-27 DE DE19803006A patent/DE19803006B4/de not_active Expired - Lifetime
- 1998-01-28 US US09/015,052 patent/US6246078B1/en not_active Expired - Lifetime
-
2001
- 2001-04-23 US US09/839,114 patent/US6399409B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980070847A (ko) | 1998-10-26 |
| US20010016366A1 (en) | 2001-08-23 |
| US6246078B1 (en) | 2001-06-12 |
| CN1190267A (zh) | 1998-08-12 |
| JPH10214996A (ja) | 1998-08-11 |
| DE19803006B4 (de) | 2007-03-15 |
| US6399409B2 (en) | 2002-06-04 |
| TW360985B (en) | 1999-06-11 |
| DE19803006A1 (de) | 1998-07-30 |
| CN1127153C (zh) | 2003-11-05 |
| JP3807638B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295241B1 (ko) | 반도체발광소자및그의제조방법 | |
| KR100208108B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| JP3698402B2 (ja) | 発光ダイオード | |
| US5153889A (en) | Semiconductor light emitting device | |
| US6903374B2 (en) | Structure of p-electrode at the light-emerging side of light-emitting diode | |
| KR100252000B1 (ko) | 반도체 발광 소자 | |
| US7528417B2 (en) | Light-emitting diode device and production method thereof | |
| JPH08321633A (ja) | 半導体発光素子およびその製造方法 | |
| JPH08222763A (ja) | 半導体発光素子 | |
| JPH0738150A (ja) | 半導体発光装置 | |
| JPH1187773A (ja) | 発光素子 | |
| JP3685977B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3625088B2 (ja) | 半導体発光素子 | |
| JPH08222760A (ja) | 半導体発光素子 | |
| JP2655943B2 (ja) | 半導体発光素子及びその製造方法 | |
| JPH09307140A (ja) | 半導体発光装置 | |
| KR100329054B1 (ko) | 반도체발광소자및그의제조방법 | |
| KR100644151B1 (ko) | 발광 다이오드 소자 및 그 제조 방법 | |
| JPH0786637A (ja) | 半導体発光装置 | |
| JP3240099B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3606545B2 (ja) | 半導体発光素子 | |
| JPH10173231A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JPH07169992A (ja) | 半導体発光装置 | |
| JP3852852B2 (ja) | 発光ダイオード | |
| JP3349406B2 (ja) | 半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130404 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 14 |
|
| EXPY | Expiration of term |