JP2875124B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法

Info

Publication number
JP2875124B2
JP2875124B2 JP31741692A JP31741692A JP2875124B2 JP 2875124 B2 JP2875124 B2 JP 2875124B2 JP 31741692 A JP31741692 A JP 31741692A JP 31741692 A JP31741692 A JP 31741692A JP 2875124 B2 JP2875124 B2 JP 2875124B2
Authority
JP
Japan
Prior art keywords
semiconductor
light emitting
substrate
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31741692A
Other languages
English (en)
Other versions
JPH06163988A (ja
Inventor
和明 佐々木
昌規 渡辺
弘志 中津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP31741692A priority Critical patent/JP2875124B2/ja
Publication of JPH06163988A publication Critical patent/JPH06163988A/ja
Application granted granted Critical
Publication of JP2875124B2 publication Critical patent/JP2875124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、屋内外表示灯等に用い
られる赤色から緑色の光を出すことが可能な半導体発光
素子、フルカラーディスプレー等に用いられる赤色から
青色の光を出すことが可能な半導体発光素子およびその
他の赤外領域または可視領域で広い発光波長領域を有す
る半導体発光素子に関する。
【０００２】
【従来の技術】従来、電流注入型の半導体発光素子は発
光効率が高いため、小型、高輝度の表示素子や半導体レ
ーザ素子等として広く用いられている。また、近年にお
いては、赤色、黄色、緑色、青色などといった個々の単
色波長領域の発光ダイオード（ＬＥＤ）のみならず、そ
れらを組み合わせてユニット化した製品として、赤色か
ら緑色間で変調可能にした屋外表示ディスプレイ用の集
積型ＬＥＤランプや、赤色、緑色、青色の三原色を組み
合わせたフルカラーディスプレイ用のＬＥＤランプが実
現されている。
【０００３】図１１に、上記のような赤色から緑色まで
変調可能にした集積型ＬＥＤランプの構成を示す。この
ＬＥＤランプは、ＧａＡｓ半導体基板上にＡｌＧａＡｓ
系の半導体層を積層して作製した波長６８０ｎｍの赤色
ＬＥＤ４つと、ＧａＰ半導体基板上にＮドープＧａＰ半
導体層を積層して作製した緑色ＬＥＤ８つとで構成され
ている。各々のＬＥＤにおいては、図１２に示すよう
に、半導体チップ３１がヒートシンクを兼ねたステム３
２上にマウントされ、ワイヤ３４によってステム３３に
接続されており、全体がポリカーボネートやポリメタク
リレート（ＰＭＭＡ）などの透明な樹脂３５によってモ
ールドされている。上記のような集積型ＬＥＤでは、赤
色ＬＥＤと緑色ＬＥＤとに対する電流注入量を変化さ
せ、それぞれの輝度を変化させることによって、その遠
視野像を赤色→橙色→黄色→緑色と変色させることがで
きる。
【０００４】他方、赤色、緑色、青色の三原色を組み合
わせたフルカラーディスプレイは、赤色ＬＥＤ１つ、緑
色ＬＥＤ１つ、青色ＬＥＤ２つというような比率でＬＥ
Ｄランプをディスプレイ一面に配置することにより行わ
れている。
【０００５】上記において、青色ＬＥＤにはＳｉＣ系の
材料が主に用いられる。
【０００６】
【発明が解決しようとする課題】しかし、上記のような
屋外表示ディスプレイやフルカラーディスプレイの場合
には、赤色から緑色、または赤色から青色といった広い
領域の発光を作り出すために、複数個のＬＥＤを配置し
た集積型ランプをもちいているため、遠視野像としては
広い波長領域の発光が実現できるが、近視野像としては
個々のＬＥＤの赤色、緑色、青色の発光が観測される。
【０００７】本発明は、上記問題点を解決しようとする
ものであり、その目的は赤色、緑色、青色の波長領域に
おいて、遠視野像、近視野像共に広い波長領域の発光を
実現できる半導体発光素子およびその製造方法を提供す
ることである。本発明の他の目的は、１μｍ以上の長波
長帯においても広い波長領域の発光を実現できる半導体
発光素子およびその製造方法を提供することである。本
発明のさらに他の目的は、可視領域における広い波長領
域の発光を実現できる半導体発光素子およびその製造方
法を提供することである。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【課題を解決するための手段】本発明の半導体発光素子
の製造方法は、半導体基板上に、発光領域を各々有する
複数の半導体層が、各発光領域の発光波長領域を異なら
せて積層形成され、相上下する２つの半導体層の上側半
導体層が、下側半導体層の上表面を一部露出させて形成
されている半導体発光素子の製造方法において、該半導
体基板上に発光領域を含む半導体層を形成する工程と、
該基板直上の半導体層を含む相上下する２つの半導体層
の下側半導体層の上表面における上側半導体層形成部分
に光を照射して励起させ、該基板直上の半導体層の上に
１または２以上の半導体層を形成する工程と、を含み、
該励起光としてＫｒＦエキシマレーザまたはＡｒＦエキ
シマレーザを使用し、該半導体基板としてＧａＡｓ基板
を使用し、各半導体層をＡｌ、Ｇａ、Ｉｎ、Ｚｎおよび
Ｃｄのうち少なくとも一種と、Ｐ、Ａｓ、ＳおよびＳｅ
のうち少なくとも一種とを用いて形成し、各発光領域を
その構成元素を異ならせ、または同一の構成元素の組成
比を異ならせて形成する、そのことにより上記目的が達
成される。本発明の半導体発光素子の製造方法は、半導
体基板上に、発光領域を各々有する複数の半導体層が、
各発光領域の発光波長領域を異ならせて積層形成され、
相上下する２つの半導体層の上側半導体層が、下側半導
体層の上表面を一部露出させて形成されている半導体発
光素子の製造方法において、該半導体基板上に発光領域
を含む半導体層を形成する工程と、該基板直上の半導体
層を含む相上下する２つの半導体層の下側半導体層の上
表面における上側半導体層形成部分に励起光を照射して
励起させ、該基板直上の半導体層の上に１または２以上
の半導体層を形成する工程と、を含み、該励起光として
ＫｒＦエキシマレーザまたはＡｒＦエキシマレーザを使
用し、該半導体基板としてＩｎＰ基板を使用し、各半導
体層をＧａおよびＩｎのうち少なくとも一種と、Ｐおよ
びＡｓのうち少なくとも一種とを用いて形成し、各発光
領域をその構成元素を異ならせ、または同一の構成元素
の組成比を異ならせて形成する、そのことにより上記目
的が達成される。本発明の半導体発光素子の製造方法
は、半導体基板上に、発光領域を各々有する複数の半導
体層が、各発光領域の発光波長領域を異ならせて積層形
成され、相 上下する２つの半導体層の上側半導体層が、
下側半導体層の上表面を一部露出させて形成されている
半導体発光素子の製造方法において、該半導体基板上に
発光領域を含む半導体層を形成する工程と、該基板直上
の半導体層を含む相上下する２つの半導体層の下側半導
体層の上表面における上側半導体層形成部分に励起光を
照射して励起させ、該基板直上の半導体層の上に１また
は２以上の半導体層を形成する工程と、を含み、該励起
光としてＫｒＦエキシマレーザまたはＡｒＦエキシマレ
ーザを使用し、該半導体基板としてＧａＰ基板を使用
し、各半導体層をＡｌ、ＧａおよびＩｎのうち少なくと
も一種と、ＰおよびＡｓのうち少なくとも一種とを用い
て形成し、各発光領域をその構成元素を異ならせ、また
は同一の構成元素の組成比を異ならせて形成する、その
ことにより上記目的が達成される。
【００１３】本発明の半導体発光素子の製造方法は、半
導体基板の上に、発光領域を各々有する複数の半導体層
が、各発光領域の発光波長領域を異ならせ、かつ、該基
板の表面に沿って並設されている半導体発光素子の製造
方法において、該半導体基板の上表面における各半導体
層形成部分に光を照射して励起させ、励起した部分に各
半導体層を形成する工程を含み、該励起光としてＫｒＦ
エキシマレーザまたはＡｒＦエキシマレーザを使用し、
該半導体基板としてＧａＡｓ基板を使用し、各半導体層
をＡｌ、Ｇａ、Ｉｎ、ＺｎおよびＣｄのうち少なくとも
一種と、Ｐ、Ａｓ、ＳおよびＳｅのうち少なくとも一種
とを用いて形成し、各発光領域をその構成元素を異なら
せ、または同一の構成元素の組成比を異ならせて形成す
る、そのことにより上記目的が達成される。
【００１４】本発明の半導体発光素子の製造方法は、半
導体基板の上に、発光領域を各々有する複数の半導体層
が、各発光領域の発光波長領域を異ならせ、かつ、該基
板の表面に沿って並設されている半導体発光素子の製造
方法において、該半導体基板の上表面における各半導体
層形成部分に光を照射して励起させ、励起した部分に各
半導体層を形成する工程を含み、該励起光としてＫｒＦ
エキシマレーザまたはＡｒＦエキシマレーザを使用し、
該半導体基板としてＩｎＰ基板を使用し、各半導体層を
ＧａおよびＩｎのうち少なくとも一種と、ＰおよびＡｓ
のうち少なくとも一種とを用いて形成し、各発光領域を
その構成元素を異ならせ、または同一の構成元素の組成
比を異ならせて形成する、そのことにより上記目的が達
成される。
【００１５】
【００１６】本発明の半導体発光素子の製造方法は、半
導体基板の上に、発光領域を各々有する複数の半導体層
が、各発光領域の発光波長領域を異ならせ、かつ、該基
板の表面に沿って並設されている半導体発光素子の製造
方法において、該半導体基板の上表面における各半導体
層形成部分に光を照射して励起させ、励起した部分に各
半導体層を形成する工程を含み、該励起光としてＫｒＦ
エキシマレーザまたはＡｒＦエキシマレーザを使用し、
該半導体基板としてＧａＰ基板を使用し、各半導体層を
Ａｌ、ＧａおよびＩｎのうち少なくとも一種と、Ｐおよ
びＡｓのうち少なくとも一種とを用いて形成し、各発光
領域をその構成元素を異ならせ、または同一の構成元素
の組成比を異ならせて形成する、そのことにより上記目
的が達成される。
【００１７】
【作用】本発明の半導体発光素子においては、半導体基
板上に、発光領域を有する半導体層が複数積層形成さ
れ、または基板に沿って並設されている。各発光領域の
発光波長領域は異なっており、１チップ内に形成されて
いるので、遠視野像、近視野像共に広い波長領域の発光
を実現できる。上記半導体基板としてＧａＡｓ基板を用
い、上記半導体層をＡｌ、Ｇａ、Ｉｎ、ＺｎおよびＣｄ
のうち少なくとも一種と、Ｐ、Ａｓ、ＳおよびＳｅのう
ち少なくとも一種とを用いて形成し、各発光領域の構成
元素を異ならせ、または同一の構成元素の組成比を異な
らせて形成することにより、赤色、緑色、青色の領域に
おいて広い波長領域の発光を実現できる。また、上記半
導体基板としてＩｎＰ基板を用い、上記半導体層をＧａ
およびＩｎのうち少なくとも一種と、ＰおよびＡｓのう
ち少なくとも一種とを用いて形成し、各発光領域の構成
元素を異ならせ、または同一の構成元素の組成比を異な
らせて形成することにより、１μｍ以上の長波長帯にお
いて広い波長領域の発光を実現できる。さらに、上記半
導体基板としてＧａＰ基板を用い、上記発光領域をＡ
ｌ、ＧａおよびＩｎのうち少なくとも一種と、Ｐおよび
Ａｓのうち少なくとも一種とを用いて形成し、各発光領
域の構成元素を異ならせ、または同一の構成元素の組成
比を異ならせて形成することにより、可視領域において
広い波長領域の発光を実現できる。
【００１８】また、本発明の半導体発光素子の製造方法
においては、光照射によって照射部分を励起させて、励
起した部分に発光領域を有する半導体層を形成してい
る。よって、発光波長領域の各々異なる複数の発光領域
を１チップ内に形成することができる。
【００１９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【００２０】（実施例１）図１は本発明の実施例１の半
導体発光素子を示す断面図である。
【００２１】この半導体発光素子には、ｎ−ＧａＡｓ基
板１００上に、ｎ−ＧａＡｓバッファ層１０１が形成さ
れている。その上に、発光領域を有する半導体層１１、
１２が形成されている。半導体層１１はｎ−（Ａｌ0.5
Ｇａ0.5）0.5Ｉｎ0.5Ｐ層１０２、ノンドープＧａ0.5Ｉ
ｎ0.5Ｐ活性層１０３、ｐ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ
0.5Ｐ層１０４、ｐ−Ａｌ0.7Ｇａ0.3Ａｓ層１０５から
なっており、半導体層１２はｎ−（Ａｌ0.7Ｇａ0.3）
0.5Ｉｎ0.5Ｐ層１０６、ノンドープ（Ａｌ0.45Ｇ
ａ0. 55）0.5Ｉｎ0.5Ｐ活性層１０７、ｐ−（Ａｌ0.7Ｇ
ａ0.3）0.5Ｉｎ0.5Ｐ層１０８、ｐ−Ａｌ0.7Ｇａ0.3Ａ
ｓ層１０９からなっている。また、半導体層１１、１２
には各々、電極１１０、１１１が形成され、基板１００
側には共通の電極１１２が形成されている。
【００２２】この半導体発光素子の製造方法を図２を参
照しながら説明する。
【００２３】各半導体層の成長は、通常の気相成長方
法、例えば、ＭＯＣＶＤ法（有機金属気相成長法）など
により行うことができる。また、各半導体層を形成する
原子ソースおよびドーパント材料としては、以下の化合
物を用いることができる。
【００２４】原子ソース：トリメチルガリウム（ＴＭ
Ｇ）、トリメチルアルミニウム（ＴＭＡ）、トリメチル
インジウム（ＴＭＩ）、アルシン（ＡｓＨ3）、フォス
フィン（ＰＨ3） ドーパント材料：シラン（ＳｉＨ4）（ｎ型ドーパン
ト）、ジメチルジンク（ＤＭＺｎ）（ｐ型ドーパント） まず、図２（ａ）に示すように、ｎ−ＧａＡｓ基板１０
０上に、基板温度７００℃でｎ−ＧａＡｓバッファ層１
０１を成長する。
【００２５】その後、基板温度を４００℃に下げ、図２
（ｂ）に示すように、基板上の幅１５０μｍ程度の領域
１１ａにＫｒＦエキシマレーザを用いてλ＝２４８ｎｍ
の励起光を照射する。そして、領域１１ａの上にｎ−
（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層１０２、ノンドープ
Ｇａ0.5Ｉｎ0.5Ｐ活性層１０３、ｐ−（Ａｌ0.5Ｇ
ａ0.5）0.5Ｉｎ0.5Ｐ層１０４、ｐ−Ａｌ0.7Ｇａ0.3Ａ
ｓ層１０５を成長して半導体層１１とする。
【００２６】４００℃という低い基板温度でも、光が照
射された領域１１ａでは基板温度が上昇し、または表面
が電子的に励起されるので、上記のような選択的成長が
起こる。
【００２７】その後、図２（ｃ）に示すように、基板上
の幅１５０μｍ程度の他の領域１２ａに上記と同様の励
起光を照射する。そして、領域１２ａの上にｎ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層１０６、ノンドープ（Ａｌ
0.45Ｇａ0.55）0.5Ｉｎ0.5Ｐ活性層１０７、ｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層１０８、ｐ−Ａｌ0.7Ｇａ0
.3Ａｓ層１０９を成長して半導体層１２とする。
【００２８】そして、ｐ−Ａｌ0.7Ｇａ0.3Ａｓ層１０
５、ｐ−Ａｌ0.7Ｇａ0.3Ａｓ層１０９の上に各々、電極
１１０、１１１を形成し、基板１００側に共通の電極１
１２を形成する。この状態のウェハを切断し、半導体チ
ップとする。そして、その半導体チップを、ヒートシン
クまたはヒートシンクを兼ねたステム上にマウントす
る。さらに、半導体チップをワイアによって他のステム
に接続し、これらをモールドして半導体発光素子とす
る。
【００２９】本実施例の半導体発光素子は、半導体層１
１の活性層１０３が発光領域となってλ＝６８０ｎｍの
赤色の発光を生じ、半導体層１２の活性層１０７が発光
領域となってλ＝５６５ｎｍの緑色の発光を生じた。
【００３０】２つの半導体層１１、１２への電流注入量
を調整して、その輝度を変化させることにより、橙色、
黄色などの赤色と緑色との間の波長領域の発光を生じさ
せることができる。そして、１チップ内に、波長領域の
異なる２つの発光領域が形成されているため、樹脂によ
るモールド後も近視野像が個々の構成色に分離すること
はなく、遠視野像、近視野像共に広い波長領域の発光が
得られる。
【００３１】尚、上記において、半導体層１１、１２の
幅を共に１５０μｍ程度としたが、例えば１００μｍと
２００μｍというように、各々異ならせることもでき
る。
【００３２】（実施例２）図３は本発明の実施例２の半
導体発光素子を示す断面図である。
【００３３】この半導体発光素子には、ｎ−ＧａＡｓ基
板２００上に、ｎ−ＧａＡｓバッファ層２０１が形成さ
れている。その上に、発光領域を有する半導体層２１、
２２、２３が形成されている。半導体層２１は実施例１
の半導体層１１と同様の構成とされ、半導体層２２は半
導体層１２と同様の構成とされ、さらにオーミックコン
タクト層としてｐ−ＧａＡｓ層２０６、２１１が各々形
成されている。半導体層２３は、ｎ（Ｃｌドープ）−Ｚ
ｎＳＳｅ（ＳとＳｅとの組成比はＧａＡｓと格子整合す
るように選択される）層２１２、ｐ（Ｎドープ）−Ｚｎ
ＳＳｅ（ＳとＳｅとの組成比はＧａＡｓと格子整合する
ように選択される）層２１３からなっており、さらにｐ
（Ｎドープ）−ＺｎＳｅ層２１４が形成されている。ま
た、３つの半導体層２１、２２、２３には各々、電極２
１５、２１６、２１７が形成され、基板２００側には共
通の電極２１８が形成されている。
【００３４】この半導体発光素子の製造方法を図４を参
照しながら説明する。
【００３５】各半導体層の成長は、通常のＭＢＥ法（分
子線気層成長方法）により行うことができる。
【００３６】まず、図４（ａ）に示すように、Ｇａ、Ａ
ｓ、Ｓｉの分子線を用いて、ｎ−ＧａＡｓ基板２００上
に、基板温度６００℃でｎ−ＧａＡｓバッファ層２０１
を成長する。
【００３７】その後、基板温度を３５０℃に下げ、図４
（ｂ）に示すように、基板上の幅１５０μｍ程度の領域
２１ａに励起光を照射する。そして、Ｇａ、Ａｌ、Ｉ
ｎ、Ｂｅ、Ｓｉ、Ｐ、Ａｓの分子線を用いて、領域２１
ａの上にｎ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層２０
２、ノンドープＧａ0.5Ｉｎ0.5Ｐ活性層２０３、ｐ−
（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層２０４、ｐ−Ａｌ
0.7Ｇａ0.3Ａｓ層２０５を成長して半導体層２１とす
る。
【００３８】この実施例においても、実施例１と同様
に、光が照射された領域では基板温度が上昇し、または
表面が電子的に励起されるので、選択的成長が起こる。
【００３９】さらに、図４（ｃ）に示すように、励起光
の幅を６０μｍ程度に縮小して照射し、照射した部分に
ｐ−ＧａＡｓ層２０６を成長する。
【００４０】その後、図４（ｄ）に示すように、励起光
を領域２２ａに照射し、上記と同様にしてｎ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層２０７、ノンドープ（Ａｌ
0.45Ｇａ0.55）0.5Ｉｎ0.5Ｐ活性層２０８、ｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層２０９、ｐ−Ａｌ0.7Ｇａ
0.3Ａｓ層２１０を成長して半導体層２２とし、さら
に、図４（ｅ）に示すように、ｐ−ＧａＡｓ層２１１を
成長する。
【００４１】さらに、基板温度を２００℃に下げ、図４
（ｆ）に示すように、基板上の幅２００μｍ程度の領域
２３ａに励起光を照射する。そして、Ｚｎ、Ｓ、Ｓｅ、
Ｎ2、ＺｎＣｌ2の分子線を用い、ｐ型ドーパントである
Ｎ2を高周波加熱コイルで励起してＮ2ラジカルとしてＭ
ＢＥチャンバーに導入して、領域２３ａの上にｎ−Ｚｎ
ＳＳｅ層２１２、ｐ−ＺｎＳＳｅ層２１３を成長する。
さらに、図４（ｇ）に示すように、励起光の幅を７０μ
ｍに縮小して照射し、照射した部分上にｐ−ＺｎＳｅ層
２１４を成長する。その後は、実施例１と同様にして半
導体発光素子とする。
【００４２】本実施例の半導体発光素子は、実施例１と
同様に、半導体層２１において赤色の発光を生じ、半導
体層２２において緑色の発光を生じた。また、半導体層
２３のｎ−ＺｎＳＳｅ層２１２とｐ−ＺｎＳＳｅ層２１
３とのｐｎ接合部が発光領域となってλ＝４６０ｎｍの
青色の発光を生じた。この半導体発光素子は、１チップ
内に赤色、緑色、青色の三原色の発光を生じる発光領域
を有しているため、フルカラー表示が可能となる。ま
た、１チップ内に、波長領域が異なる発光を生じる３つ
の発光領域が形成されているため、樹脂によるモールド
後も近視野像が個々の構成色に分離することはなく、遠
視野像、近視野像共に広い波長領域の発光が得られる。
【００４３】（実施例３）図５は本発明の実施例３の半
導体発光素子を示す断面図である。
【００４４】この半導体発光素子には、ｐｎ接合を有す
る半導体層３１、３２、３３が形成されている。まず、
ｎ−ＧａＡｓ基板３００上にｎ−ＧａＡｓバッファ層３
０１が形成されている。その上に、ｎ−（Ａｌ0.5Ｇａ
0.5）0.5Ｉｎ0.5Ｐ層３０２、ノンドープＧａ0.5Ｉｎ
0.5Ｐ活性層３０３、ｎ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ
０．５Ｐ層３０４、ｎ−Ａｌ０．７Ｇａ0.3Ａｓ層３０
５が形成されている。その上に、半導体層３１の発光領
域となる部分の上を除いて、ｎ−（Ａｌ0.7Ｇａ0.3）
0.5Ｉｎ0.5Ｐ層３０６、ノンドープ（Ａｌ0.45Ｇ
ａ0.55）0.5Ｉｎ0.5Ｐ活性層３０７、ｎ−（Ａｌ0.7Ｇ
ａ0.3）0.5Ｉｎ0.5Ｐ層３０８、ｎ−Ａｌ0.7Ｇａ0.3Ａ
ｓ層３０９が形成されている。その上に、半導体層３２
の発光領域となる部分の上を除いて、ｎ−ＣｄＺｎＳＳ
ｅ層３１０、ｐ−ＣｄＺｎＳＳｅ層３１１が形成され、
さらに、ｐ−ＺｎＳｅ層３１２が形成されている。ここ
で、ＣｄＺｎＳＳｅ層３１０、３１１はＧａＡｓと格子
定数が等しくなるような組成比とされている。そして、
半導体層３１の発光領域となる部分ではｎ−Ａｌ0.7Ｇ
ａ0.3Ａｓ層３０５からノンドープＧａ0.5Ｉｎ0.5Ｐ活
性層３０３に及ぶように、また、半導体層３２の発光領
域となる部分ではｎ−Ａｌ0.7Ｇａ0.3Ａｓ層３０９から
ノンドープ（Ａｌ0.45Ｇａ0.55）0.5Ｉｎ0.5Ｐ活性層３
０７に及ぶようにＺｎ拡散が行われて各々ｐ型領域３１
３、３１４となっている。また、各々の半導体層３１、
３２、３３には電極３１５、３１６、３１７が形成さ
れ、基板３００側には共通の電極３１８が形成されてい
る。
【００４５】この半導体発光素子の製造方法を図６を参
照しながら説明する。
【００４６】各半導体層の成長は通常のＭＢＥ法により
行うことができる。Ｃｄの分子線源としては金属Ｃｄを
用い、その他は実施例２と同様にすることができる。
【００４７】まず、図６（ａ）に示すように、ｎ−Ｇａ
Ａｓ基板３００上に、基板温度６００℃でｎ−ＧａＡｓ
バッファ層３０１、ｎ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5
Ｐ層３０２、ノンドープＧａ0.5Ｉｎ0.5Ｐ活性層３０
３、ｎ−（Ａｌ0.5Ｇａ0.5）0. 5Ｉｎ0.5Ｐ層３０４、ｎ
−Ａｌ0.7Ｇａ0.3Ａｓ層３０５を成長する。
【００４８】その後、基板温度を３００℃に下げ、図６
（ｂ）に示すように、半導体層３１の発光領域となる部
分の上を除いて、ＡｒＦエキシマレーザを用いてλ＝１
９３ｎｍの励起光を照射する。そして、照射した部分上
にｎ−（Ａｌ0.7Ｇａ0.3）0. 5Ｉｎ0.5Ｐ層３０６、ノン
ドープ（Ａｌ0.45Ｇａ0.55）0.5Ｉｎ0.5Ｐ活性層３０
７、ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層３０８、ｎ
−Ａｌ0.7Ｇａ0.3Ａｓ層３０９を成長する。
【００４９】さらに、図６（ｃ）に示すように、半導体
層３３の発光領域となる部分の上を除いて励起光を照射
して、照射した部分上にｎ−ＣｄＺｎＳＳｅ層３１０、
ｐ−ＣｄＺｎＳＳｅ層３１１を成長する。
【００５０】さらに、図６（ｄ）に示すように、励起光
の幅を縮小して照射し、照射した部分上にｐ−ＺｎＳｅ
層３１２を成長する。
【００５１】その後、図６（ｅ）に示すように、Ｚｎ拡
散を行ってｐ型領域３１３、３１４を形成する。その後
は、実施例１と同様にして半導体発光素子とする。
【００５２】本実施例の半導体発光素子は、実施例２と
同様に、半導体層３１、３２、３３において、それぞれ
赤色、緑色、青色の発光を生じる。また、半導体層３
１、３２、３３の注入電流量を変化させることにより、
赤色から青色までのフルカラー表示が可能となる。
【００５３】（実施例４）図７は本発明の実施例４の半
導体発光素子を示す断面図である。
【００５４】この半導体発光素子には、ｎ−ＧａＡｓ基
板４００上に、ｎ−ＧａＡｓバッファ層４０１およびｎ
−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層４０２が形成され
ている。その上に２つの活性層４０３、４０４が形成さ
れている。活性層４０３はノンドープＧａ0.5Ｉｎ0.5Ｐ
層、活性層４０４はノンドープ（Ａｌ0.45Ｇａ0.55）
0.5Ｉｎ0.5Ｐ層であり、それぞれ赤色および緑色の発光
を生じる。その上の基板全面に、ｐ−（Ａｌ0.7Ｇ
ａ0.3）0.5Ｉｎ0.5Ｐ層４０５、ｐ−Ａｌ0.7Ｇａ0.3Ａ
ｓ層４０６が形成されている。また、各々活性層に電流
を注入するため、２つの電極４０７、４０８が形成さ
れ、基板４００側には共通の電極４０９が形成されてい
る。
【００５５】この半導体発光素子の製造方法を図８を参
照しながら説明する。
【００５６】各半導体層の成長は、通常のＭＯＣＶＤ法
により行うことができる。各半導体層を形成する原子ソ
ースおよびドーパント材料は、実施例１と同様なものと
することができる。
【００５７】まず、図８（ａ）に示すように、ｎ−Ｇａ
Ａｓ基板４００上にｎ−ＧａＡｓバッファ層４０１、ｎ
−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層４０２を基板温度
７００℃で成長する。
【００５８】次に、基板温度を４００℃まで下げて、図
８（ｂ）に示すように、活性層４０３となる領域４０３
ａに励起光を照射して、領域４０３ａの上にノンドープ
Ｇａ0.5Ｉｎ0.5Ｐ活性層４０３を成長する。
【００５９】その後、図８（ｃ）に示すように、活性層
４０４となる領域４０４ａに励起光を照射して、領域４
０４ａの上にノンドープ（Ａｌ0.45Ｇａ0.55）0.5Ｉｎ
0.5Ｐ活性層４０４を成長する。
【００６０】そして、基板温度を７００℃に上昇して、
図８（ｄ）に示すように、基板全面にｐ−（Ａｌ0.7Ｇ
ａ0.3）0.5Ｉｎ0.5Ｐ層４０５、ｐ−Ａｌ0.7Ｇａ0.3Ａ
ｓ層４０６を成長する。その後は実施例１と同様にして
半導体発光素子とする。
【００６１】本実施例の半導体発光素子は、実施例１と
同様に、活性層４１、４２が発光領域となり、それぞれ
赤色および緑色の発光を生じる。また、電極４０７、４
０８への注入電流量を調整することにより、赤色から緑
色までの波長領域の発光を生じさせることができる。
【００６２】（実施例５）図９は本発明の実施例５の半
導体発光素子を示す断面図である。
【００６３】この半導体発光素子には、ｎ−ＩｎＰ基板
５００上に、発光領域を有する半導体層５１、５２が形
成されている。半導体層５１はｎ−ＩｎＰ層５０１、ノ
ンドープＧａ0.23Ｉｎ0.77Ｐ0.5Ａｓ0.5活性層５０２、
ｐ−ＩｎＰ層５０３からなっており、半導体層５２はｎ
ＩｎＰ層５０４、ノンドープＧａ0.34Ｉｎ0.66Ｐ0.25Ａ
ｓ0.75活性層５０５、ｐ−ＩｎＰ層５０６からなってい
る。また、２つの半導体層５１、５２には各々、電極５
０７、５０８が形成され、基板５００側には共通の電極
５０９が形成されている。
【００６４】この半導体発光素子は、ＴＭＧ、ＴＭＩ、
ＡｓＨ3よびＰＨ3を原子ソースとして、実施例１と同様
にして作製することができる。
【００６５】本実施例の半導体発光素子は、半導体層５
１において中心波長１１４０ｎｍ程度の発光を生じ、半
導体層５２において中心波長１３００ｎｍ程度の発光を
生じる。また、半導体層５１、５２への注入電流量を変
化させることにより、その間で連続的な波長の発光を生
じることができる。
【００６６】（実施例６）図１０は本発明の実施例６の
半導体発光素子を示す断面図である。
【００６７】この半導体発光素子には、ｎ−ＧａＰ基板
６００上に、ｎ−Ａｌ0.75Ｉｎ0.25Ｐバッファ層６０１
が形成されている。その上に、発光領域を有する半導体
層６１、６２が形成されている。半導体層６１はｎ−
（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層６０２、ノンドープ
Ｇａ0.5Ｉｎ0.5Ｐ活性層６０３、ｐ−（Ａｌ0.5Ｇ
ａ0.5）0.5Ｉｎ0.5Ｐ層６０４、ｐ−Ａｌ0.7Ｇａ0.3Ａ
ｓ層６０５からなっており、半導体層６２はｎ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層６０６、ノンドープ（Ａｌ
0. 45Ｇａ0.55）0.5Ｉｎ0.5Ｐ活性層６０７、ｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層６０８、ｐ−Ａｌ0.7Ｇａ
0.3Ａｓ層６０９からなっている。また、２つの半導体
層６１、６２には各々、電極６１０、６１１が形成さ
れ、基板６００側には共通の電極６１２が半導体層の下
に当たる部分を除いて形成されている。
【００６８】この半導体発光素子は、実施例１と同様に
して作製することができる。
【００６９】本実施例においては、ＧａＰ基板とＡｌＧ
ａＩｎＰ半導体層との中間の格子定数を有し、バンドギ
ャップが大きいＡｌＩｎＰバッファ層６０１が設けられ
ているので、ＧａＰ基板を用いて基板と格子不整合の半
導体層を低転位密度成長させることができる。
【００７０】本実施例の半導体発光素子は、実施例１と
同様に、半導体層６１、６２において赤色および緑色の
発光を生じた。また、ｎ−ＧａＰ基板を用い、バッファ
層としてｎ−Ａｌ0.75Ｉｎ0.25Ｐ層を用いているので、
発光は基板側にも透過し、電極６１２が形成されていな
い部分を通って外部に出射される。よって、外部への発
光効率が上昇する。
【００７１】上記実施例においては、いずれも、赤色発
光、緑色発光または青色発光を生じさせる発光領域とし
たが、本発明はこれに限られず、ＡｌＧａＩｎＰおよび
ＣｄＺｎＳＳｅの組成比を変化させて半導体層を成長す
ることにより、橙色や青緑色などの種々の発光を生じさ
せることができる。ＩｎＰ基板を用いた場合には、Ｇａ
ＩｎＰＡｓの組成比を変化させることにより、波長１５
５０ｎｍ程度の長波長まで発光を生じることができ、広
い波長領域の半導体発光素子が可能である。ＧａＰ基板
を用いた場合には、バッファ層の構成をＡｌXＩｎ1-XＰ
（Ｘ＝１→０．５）とすることにより、ＧａＰ基板に格
子整合する半導体層からＧａＡｓ基板に格子整合する半
導体層までをグレーディッドに変化させて成長させるこ
とができる。また、発光領域はダブルヘテロ構造やシン
グルヘテロ構造など種々の組み合わせの構造とすること
ができる。さらに、半導体層の成長方法は、光励起を伴
うものであればいずれも用いることができ、例えば、Ａ
ＬＥ（原子層エピタキシー）法やＭＯＭＢＥ（有機金属
分子線エピタキシー）法なども可能である。
【００７２】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、１チップ内に複数の発光領域を形成することが
できるので、近視野像が個々の構成色に分離することは
なく、遠視野像、近視野像共に広い波長領域の発光が得
られる。よって、この半導体発光素子を用いて、フルカ
ラーディスプレーを実現することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体発光素子を示す断面
図である。
【図２】本発明の実施例１の半導体発光素子の製造工程
を示す図である。
【図３】本発明の実施例２の半導体発光素子を示す断面
図である。
【図４】本発明の実施例２の半導体発光素子の製造工程
を示す図である。
【図５】本発明の実施例３の半導体発光素子を示す断面
図である。
【図６】本発明の実施例３の半導体発光素子の製造工程
を示す図である。
【図７】本発明の実施例４の半導体発光素子を示す断面
図である。
【図８】本発明の実施例４の半導体発光素子の製造工程
を示す図である。
【図９】本発明の実施例５の半導体発光素子を示す断面
図である。
【図１０】本発明の実施例６の半導体発光素子を示す断
面図である。
【図１１】従来の集積型ランプを示す構成概略図であ
る。
【図１２】半導体発光素子の構成を示す図である。
【符号の説明】
１００、２００、３００、４００、５００、６００、
基板 １０１、２０１、３０１、４０１、６０１ バッファ層 １０３、１０７、２０３、２０８、３０３、３０７、４
０３、４０４、５０２、５０５、６０３、６０７ 活性
層 １１、１２、２１、２２、２３、３１、３２、３３、５
１、５２、６１、６２発光領域を有する半導体層
フロントページの続き (56)参考文献 特開 平３−38073（ＪＰ，Ａ) 特開 平55−148477（ＪＰ，Ａ) 特開 平２−13988（ＪＰ，Ａ) 特開 昭59−92523（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 33/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に、発光領域を各々有する
    複数の半導体層が、各発光領域の発光波長領域を異なら
    せて積層形成され、相上下する２つの半導体層の上側半
    導体層が、下側半導体層の上表面を一部露出させて形成
    されている半導体発光素子の製造方法において、 該半導体基板上に発光領域を含む半導体層を形成する工
    程と、 該基板直上の半導体層を含む相上下する２つの半導体層
    の下側半導体層の上表面における上側半導体層形成部分
    に励起光を照射して励起させ、該基板直上の半導体層の
    上に１または２以上の半導体層を形成する工程と、 を含み、 該励起光としてＫｒＦエキシマレーザまたはＡｒＦエキ
    シマレーザを使用し、該半導体基板としてＧａＡｓ基板
    を使用し、各半導体層をＡｌ、Ｇａ、Ｉｎ、Ｚｎおよび
    Ｃｄのうち少なくとも一種と、Ｐ、Ａｓ、ＳおよびＳｅ
    のうち少なくとも一種とを用いて形成し、各発光領域を
    その構成元素を異ならせ、または同一の構成元素の組成
    比を異ならせて形成する、半導体発光素子の製造方法。
  2. 【請求項２】 半導体基板上に、発光領域を各々有する
    複数の半導体層が、各発光領域の発光波長領域を異なら
    せて積層形成され、相上下する２つの半導体層の上側半
    導体層が、下側半導体層の上表面を一部露出させて形成
    されている半導体発光素子の製造方法において、 該半導体基板上に発光領域を含む半導体層を形成する工
    程と、 該基板直上の半導体層を含む相上下する２つの半導体層
    の下側半導体層の上表面における上側半導体層形成部分
    に励起光を照射して励起させ、該基板直上の半導体層の
    上に１または２以上の半導体層を形成する工程と、 を含み、 該励起光としてＫｒＦエキシマレーザまたはＡｒＦエキ
    シマレーザを使用し、該半導体基板としてＩｎＰ基板を
    使用し、各半導体層をＧａおよびＩｎのうち少なくとも
    一種と、ＰおよびＡｓのうち少なくとも一種とを用いて
    形成し、各発光領域をその構成元素を異ならせ、または
    同一の構成元素の組成比を異ならせて形成する、半導体
    発光素子の製造方法。
  3. 【請求項３】 半導体基板上に、発光領域を各々有する
    複数の半導体層が、各発光領域の発光波長領域を異なら
    せて積層形成され、相上下する２つの半導体層の上側半
    導体層が、下側半導体層の上表面を一部露出させて形成
    されている半導体発光素子の製造方法において、 該半導体基板上に発光領域を含む半導体層を形成する工
    程と、 該基板直上の半導体層を含む相上下する２つの半導体層
    の下側半導体層の上表面における上側半導体層形成部分
    に励起光を照射して励起させ、該基板直上の半導体層の
    上に１または２以上の半導体層を形成する工程と、 を含み、 該励起光としてＫｒＦエキシマレーザまたはＡｒＦエキ
    シマレーザを使用し、該半導体基板としてＧａＰ基板を
    使用し、各半導体層をＡｌ、ＧａおよびＩｎのうち少な
    くとも一種と、ＰおよびＡｓのうち少なくとも一種とを
    用いて形成し、各発光領域をその構成元素を異ならせ、
    または同一の構成元素の組成比を異ならせて形成する、
    半導体発光素子の製造方法。
  4. 【請求項４】 半導体基板の上に、発光領域を各々有す
    る複数の半導体層が、各発光領域の発光波長領域を異な
    らせ、かつ、該基板の表面に沿って並設されている半導
    体発光素子の製造方法において、 該半導体基板の上表面における各半導体層形成部分に光
    を照射して励起させ、励起した部分に各半導体層を形成
    する工程を含み、 該励起光としてＫｒＦエキシマレーザまたはＡｒＦエキ
    シマレーザを使用し、該半導体基板としてＧａＡｓ基板
    を使用し、各半導体層をＡｌ、Ｇａ、Ｉｎ、Ｚｎおよび
    Ｃｄのうち少なくとも一種と、Ｐ、Ａｓ、ＳおよびＳｅ
    のうち少なくとも一種とを用いて形成し、各発光領域を
    その構成元素を異ならせ、または同一の構成元素の組成
    比を異ならせて形成する、半導体発光素子の製造方法。
  5. 【請求項５】 半導体基板の上に、発光領域を各々有す
    る複数の半導体層が、各発光領域の発光波長領域を異な
    らせ、かつ、該基板の表面に沿って並設されている半導
    体発光素子の製造方法において、 該半導体基板の上表面における各半導体層形成部分に光
    を照射して励起させ、励起した部分に各半導体層を形成
    する工程を含み、 該励起光としてＫｒＦエキシマレーザまたはＡｒＦエキ
    シマレーザを使用し、該半導体基板としてＩｎＰ基板を
    使用し、各半導体層をＧａおよびＩｎのうち少なくとも
    一種と、ＰおよびＡｓのうち少なくとも一種とを用いて
    形成し、各発光領域をその構成元素を異ならせ、または
    同一の構成元素の組成比を異ならせて形成する、半導体
    発光素子の製造方法。
  6. 【請求項６】 半導体基板の上に、発光領域を各々有す
    る複数の半導体層が、各発光領域の発光波長領域を異な
    らせ、かつ、該基板の表面に沿って並設されている半導
    体発光素子の製造方法において、 該半導体基板の上表面における各半導体層形成部分に光
    を照射して励起させ、励起した部分に各半導体層を形成
    する工程を含み、 該励起光としてＫｒＦエキシマレーザまたはＡｒＦエキ
    シマレーザを使用し、該半導体基板としてＧａＰ基板を
    使用し、各半導体層をＡｌ、ＧａおよびＩｎのうち少な
    くとも一種と、ＰおよびＡｓのうち少なくとも一種とを
    用いて形成し、各発光領域をその構成元素を異ならせ、
    または同一の構成元素の組成比を異ならせて形成する、
    半導体発光素子の製造方法。
JP31741692A 1992-11-26 1992-11-26 半導体発光素子およびその製造方法 Expired - Fee Related JP2875124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31741692A JP2875124B2 (ja) 1992-11-26 1992-11-26 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31741692A JP2875124B2 (ja) 1992-11-26 1992-11-26 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH06163988A JPH06163988A (ja) 1994-06-10
JP2875124B2 true JP2875124B2 (ja) 1999-03-24

Family

ID=18087994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31741692A Expired - Fee Related JP2875124B2 (ja) 1992-11-26 1992-11-26 半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2875124B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856018A (ja) * 1994-08-11 1996-02-27 Rohm Co Ltd 半導体発光素子、および半導体発光素子の製造方法
US7385574B1 (en) 1995-12-29 2008-06-10 Cree, Inc. True color flat panel display module
DE29724582U1 (de) 1996-06-26 2002-07-04 Osram Opto Semiconductors Gmbh Lichtabstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP3347002B2 (ja) * 1996-11-08 2002-11-20 株式会社東芝 半導体発光素子の製造方法
JP2004328011A (ja) * 1998-12-22 2004-11-18 Sony Corp 半導体発光装置の製造方法
JP4821829B2 (ja) * 1998-12-22 2011-11-24 ソニー株式会社 半導体発光装置の製造方法
US7323723B2 (en) 2001-12-28 2008-01-29 Sanken Electric Co., Ltd. Semiconductor light-emitting device using phosphors for performing wavelength conversion
JP4016089B2 (ja) 2002-08-07 2007-12-05 ナルックス株式会社 光ピックアップ装置用対物レンズおよびその設計方法
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
DE102015111379A1 (de) * 2015-07-14 2017-01-19 Sick Ag Optoelektronischer Sensor

Also Published As

Publication number Publication date
JPH06163988A (ja) 1994-06-10

Similar Documents

Publication Publication Date Title
US6548834B2 (en) Semiconductor light emitting element
JP4116260B2 (ja) 半導体発光装置
KR100382481B1 (ko) 백색 발광 다이오드 소자 및 그 제조 방법
Koike et al. Development of high efficiency GaN-based multiquantum-well light-emitting diodes and their applications
US6163038A (en) White light-emitting diode and method of manufacturing the same
JP3316062B2 (ja) 半導体発光素子
JPH0936431A (ja) 半導体発光素子
JP3643665B2 (ja) 半導体発光素子
US7528417B2 (en) Light-emitting diode device and production method thereof
JPH0897468A (ja) 半導体発光素子
JP3152708B2 (ja) 半導体発光素子
JP2000068555A (ja) 照明システム
JP2875124B2 (ja) 半導体発光素子およびその製造方法
JPH0653549A (ja) 半導体発光素子およびその製造方法
JPH1187773A (ja) 発光素子
JP2000286506A (ja) ＧａＮ系発光素子
JP2856374B2 (ja) 半導体発光素子及びその製造方法
JP2006041077A (ja) 蛍光体
JPH04361572A (ja) 半導体発光素子
JPH0715035A (ja) 半導体発光装置
JP2002305327A (ja) 窒化物系半導体発光素子
JP4851648B2 (ja) 混色の電磁放射を発生させる半導体コンポーネント
JP3344189B2 (ja) 分布ブラッグ反射ミラー多層膜を有する半導体装置
KR19980071848A (ko) 반도체 발광 소자 및 그의 제조 방법
JPH10144961A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981228

LAPS Cancellation because of no payment of annual fees