JP6321013B2 - 成形された基板を含む発光デバイス - Google Patents

成形された基板を含む発光デバイス Download PDF

Info

Publication number
JP6321013B2
JP6321013B2 JP2015531665A JP2015531665A JP6321013B2 JP 6321013 B2 JP6321013 B2 JP 6321013B2 JP 2015531665 A JP2015531665 A JP 2015531665A JP 2015531665 A JP2015531665 A JP 2015531665A JP 6321013 B2 JP6321013 B2 JP 6321013B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor structure
gan
based semiconductor
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015531665A
Other languages
English (en)
Other versions
JP2015532012A (ja
Inventor
チャンドラ バート，ジェローム
チャンドラ バート，ジェローム
メルヴィン バターワース，マーク
メルヴィン バターワース，マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2015532012A publication Critical patent/JP2015532012A/ja
Application granted granted Critical
Publication of JP6321013B2 publication Critical patent/JP6321013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、成形された基板を含む半導体発光デバイスに関する。
現在利用可能な最も効率的な光源の中に、発光ダイオード（ＬＥＤ）、共振器型（resonant cavity）発光ダイオード（ＲＣＬＥＤ）、垂直共振器面発光レーザ（ＶＣＳＥＬ）及び端面発光レーザを含む半導体発光デバイスがある。可視スペクトルで動作可能な高輝度発光デバイスの製造において現在関心ある材料系は、ＩＩＩ−Ｖ族半導体、特に、ＩＩＩ族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元及び四元合金を含む。典型的に、ＩＩＩ族窒化物発光デバイスは、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）又はその他のエピタキシャル技術により、サファイア、炭化シリコン（シリコンカーバイド）、ＩＩＩ族窒化物若しくは複合材の基板、又はその他の好適な基板の上に、異なる組成及びドーパント濃度の複数の半導体層のスタック（積層体）をエピタキシャル成長することによって製造される。スタックは、しばしば、基板上に形成された、例えばＳｉでドープされた１つ以上のｎ型層と、該１つ以上のｎ型層上に形成された活性領域内の１つ以上の発光層と、活性領域上に形成された、例えばＭｇでドープされた１つ以上のｐ型層とを含んでいる。これらｎ型領域及びｐ型領域の上に、電気コンタクトが形成される。
従来、ＩＩＩ族窒化物デバイスは、ＭＯＣＶＤによってサファイア基板上に成長される。しかしながら、サファイア基板とＩＩＩ族窒化物半導体材料との間での格子定数及び熱膨張係数の差異に起因して、成長中に半導体内に欠陥が形成され、それがＩＩＩ族窒化物デバイスの効率を制限してしまい得る。サファイア上での成長に伴う問題を緩和する試みで、その他の基板が研究されてきた。例えば、特許文献１は、“ニオブ酸リチウム基板及び／又はタンタル酸リチウム基板の上にＩＩＩ窒化物化合物を堆積する”ことを記載している。
米国特許第７１７３２８６号明細書
本発明の１つの目的は、向上された光取り出しを有する発光デバイスを提供することである。
本発明の実施形態は、発光層を含んだ半導体構造を含む。リチウムを含有する基板が、上記半導体構造に取り付けられる。上記基板の表面が、上記半導体構造の主面と、６０°と７５°との間である角度を形成する。
本発明の実施形態による方法は、発光層を含む半導体構造に取り付けられた、リチウムを含有する基板を設けることを含む。当該方法は更に、上記基板を成形して、上記半導体構造の主面に対して鋭角に配置された表面を形成することを含む。
高屈折率基板上に成長された半導体構造を例示する図である。 従来の成長基板上に成長されて転写基板に接合された半導体構造を例示する図である。 成長基板を除去して半導体構造を高屈折率基板に接合した後の図２の構造を例示する図である。 転写基板を除去した後の図３の構造を例示する図である。 フリップチップデバイスへと処理されるウェハの一部を例示する図である。 ピラミッド構造へと成形された基板を有するデバイスを例示する図である。 切頂逆ピラミッド構造へと成形された基板を有するデバイスを例示する図である。 成形された基板と波長変換層とを含んだフリップチップデバイスのウェハの一部を例示する図である。 光取り出しを向上するように成形された基板を有するデバイスを例示する図である。 図９の基板の上面図である。 図９の基板の側面図である。
本発明の実施形態においては、ＩＩＩ族窒化物半導体構造が高屈折率基板と組み合わされる。半導体構造は、該基板上に成長され、あるいは該基板に接合され得る。この基板は、例えば、リチウム、０≦ａ≦１であるタンタル酸ニオブ酸リチウム（ＬｉＮｂａＴａ１−ａＯ３）、ＬｉＮｂＯ３、ＬｉＴａＯ３、若しくはＬｉＶＯ３、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、及びＳｉＣを有する基板とし得る。この基板は、デバイス内のＩＩＩ族窒化物材料の屈折率と近く一致する屈折率を有するように、且つ／或いはＩＩＩ族窒化物材料の格子定数と近く一致する格子定数を有するように選定され得る。ＬｉＮｂＯ３は、２．２より高い屈折率を有する。例えば、４５０ｎｍにおいて、ＬｉＮｂＯ３は２．３８の屈折率を有することができ、これは、４５０ｎｍの光波長において２．４であり得るＧａＮの屈折率によく一致するものである。ＧａＮとＬｉＮｂＯ３との間の格子不整合は約６．９％となることができ、これは、１５％を超える格子不整合を有するＧａＮとサファイアより遥かに近く一致するものである。
図１は、基板１０上に成長された半導体構造１７を例示している。半導体構造１７は、基板１０と直に接触して成長されたバッファ層１２と、それに続くＩＩＩ族窒化物デバイス構造１５とを含んでいる。基板１０は、上述の材料のうちの何れかとし得る。バッファ層は、基板１０をＩＩＩ族窒化物デバイス構造１５から離隔させることができ、ＩＩＩ族窒化物デバイス構造１５の成長を可能にし得る。一部の実施形態において、バッファ層１２が含められずに、ＩＩＩ族窒化物デバイス構造１５が基板１０の上に直に成長される。一部の実施形態において、図１に例示されるように、単一のバッファ層１２の上に直にｎ型層が成長される。一部の実施形態において、同じ又は異なる組成の複数のバッファ層がデバイスに含められる。例えば、基板１０の上に、後述のバッファ層のようなアルミニウム含有バッファ層１２が形成され、次いで、バッファ層１２とデバイス構造１５との間に、デバイス構造１５の成長開始層として作用する例えばＧａＮバッファ層などの更なるバッファ層が成長されてもよい。
バッファ層１２は、例えば、高温（すなわち、９００℃と１１００℃との間）又は低温（すなわち、＜５００℃）で堆積される０．５−７０ｎｍの厚さのＡｌＧａＮ層又はＡｌＮ層とし得る。堆積後、バッファ層はアニールされてもよく、その間、サンプルが、ゼロの成長速度の条件下で或る時間にわたって昇温下に保たれる。低温で堆積されたバッファが、成長温度より高い温度でアニールされることもある。他の例では、基板１０の表面にアルミニウムの薄層（すなわち、＜０．５ｎｍ）を堆積し、次いで、アルミニウム層を窒素源に晒してそれをＡｌＮに変換することによって、ＡｌＮバッファ層１２が形成され得る。アルミニウムの堆積は、低温（すなわち、１００℃と５００℃との間）で行われ得る。ＡｌＮバッファ層は、窒素源に晒した後にアニールされ得る。
バッファ層１２を覆ってデバイス構造１５が成長される。半導体デバイス構造は、ｎ型領域１４とｐ型領域１８との間に挟まれた発光領域すなわち活性領域１６を含む。先ずｎ型領域１４が成長され得る。ｎ型領域１４は、異なる組成及びドーパント濃度の複数の層を含み得る。該複数の層は、例えば、ｎ型あるいは意図的にはドープされないものとし得る更なるバッファ層若しくは核生成層などのプリパレーション層と、発光領域が効率的に発光するのに望ましい特定の光学特性、材料特性若しくは電気特性に合わせて設計されるｎ型若しくはｐ型のデバイス層とを含み得る。ｎ型領域１４を覆って、発光領域又は活性領域１６が成長される。好適な発光領域１６の例には、単一の厚い若しくは薄い発光層や、バリア層によって分離された複数の薄い若しくは厚い発光層を含んだマルチ量子井戸発光領域が含まれる。活性領域１６内の発光層は、可視光を発するデバイスにおいては、典型的にＩｎＧａＮである。発光領域１６上に、ｐ型領域１８が成長され得る。ｎ型領域と同様に、ｐ型領域１８は、異なる組成、厚さ及びドーパント濃度の複数の層を含むことができ、意図的にはドープされていない層又はｎ型層を含んでいてもよい。デバイス内の全ての半導体材料の総厚は、一部の実施形態において１０μｍより小さく、一部の実施形態において６μｍより小さい。一部の実施形態においては、先ずｐ型領域が成長され、それに活性領域及びｎ型領域が続く。一例において、ｎ型領域１４は少なくとも１つのｎ型ＧａＮを含み、活性領域１６は、ＧａＮ又はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎのバリア層によって隔てられた複数のＩｎＧａＮ量子井戸層を含み、ｐ型領域１８は少なくとも１つのｐ型ＧａＮ層を含む。
デバイス構造１５を高屈折率基板１０の上に成長することの一代替例として、ｎ型領域１４、活性領域１６、及びｐ型領域１８は、図２、３及び４に例示されるように、従来基板の上に成長された後に基板１０に接合されてもよい。図２にて、例えばサファイア又はＳｉなどの従来基板３２の上に、ｎ型領域１４、活性領域１６、及びｐ型領域１８が成長される。そして、基板３２とデバイス構造１５とを含むウェハが、例えば、陽極接合によって、あるいは、１つ以上の誘電体接合層（図示せず）を介したボンディングによって、転写ウェハ３０に接合される。転写基板３０は、成長基板３２が除去される間、デバイス構造１５を支持する。転写基板３０は、例えばＳｉ、ガラス、又はサファイアを含め、如何なる好適材料ともし得る。
図３にて、何らかの好適技術によって成長基板３２が除去される。例えば、サファイア成長基板は、レーザリフトオフによって除去され得る。Ｓｉ成長基板は、ウェットエッチング又はドライエッチングによって除去され得る。成長基板を除去することは、ｎ型領域１４の底面を露出させる。そして、成長基板を除去することによって露出されたｎ型領域１４の表面に、例えば上述のリチウム含有基板などの高屈折率基板１０が接合される。基板１０は、例えば、陽極接合によって、あるいは、１つ以上の誘電体接合層（図示せず）を介したボンディングによって、デバイス構造１５に接合され得る。
図４にて、転写基板３０が除去されて、ｐ型領域１８の頂面が露出される。転写基板３０は、如何なる好適技術によって除去されてもよい。例えば、サファイア転写基板は、レーザリフトオフによって除去されることができ、Ｓｉ又はガラスの成長基板は、ウェットエッチング又はドライエッチングによって除去され得る。転写基板３０の除去後に残存する構造は、デバイス構造１５に取り付けられた基板１０を含んでいる。
そして、図１に示した構造又は図４に示した構造の何れかが、個々のデバイスへと処理され得る。例えば、縦型デバイス構造、コンタクトが形成された表面を介して光が取り出されるデバイス構造、又はフリップチップデバイス構造など、如何なる好適なデバイス構造が使用されてもよい。基板上にもコンタクトが配設される縦型デバイスを形成するために、ここに記載のリチウム含有基板の一部が、Ｈ２含有雰囲気中で還元することによって導電性にされ得る。基板は、Ｍｇ、Ｃｕ、Ｍｏ、Ｍｎ、Ｗ、Ｃｒ、Ｃｏ、Ｆｅ、及びＬｉを含む如何なる好適なドーパントでドープされてもよい。
図５は、フリップチップＬＥＤデバイスへと処理されるウェハの一部を例示している。フリップチップデバイスを形成するため、半導体構造２３（これは、図４に示されるようにデバイス構造１５のみであってもよいし、図１に示されるようにデバイス構造１５及びバッファ層１２であってもよい）のｐ型領域の上に、金属ｐコンタクト２２が形成される。ｐコンタクトは反射性とすることができ、例えば、ｐコンタクトは少なくとも１つの銀層を含み得る。半導体構造２３は、金属ｎコンタクト２４が上に形成されるｎ型領域の表面を露呈するメサ（図５には示さず）を形成するために、ｐ型領域の一部の厚さ全体及び発光領域の一部の厚さ全体を除去するよう、標準的なフォトリソグラフィ処理によってパターニング及びエッチングされる。メサ並びにｐコンタクト及びｎコンタクトは、如何なる好適手法で形成されてもよい。メサ並びにｐコンタクト及びｎコンタクトを形成することは、当業者に周知である。ｐコンタクト２２及びｎコンタクト２４は、誘電体層２５によって互いに電気的に分離されて再配線され得る。各デバイスに対し、少なくとも１つのｐ接合パッド２６が、ｐコンタクト２２に電気的に接続される。少なくとも１つのｎ接合パッド２６が、ｎコンタクト２４に電気的に接続される。
他の例では、半導体構造は、従来からの成長基板上に成長されて、後の成長基板の除去中に当該半導体構造を支持するための例えば厚い金属層などの構造を含んだ個々のデバイスへと処理されてもよい。その後、成長基板が除去され、例えば高屈折率の接合層を介して、高屈折率基板が半導体構造に接合される。一部の実施形態において、好適な接合層は、少なくとも２．３の屈折率を有する。好適な接合層の一例は、シリコーン／粒子接合層が約２．４の実効屈折率を有するように、約１．５の屈折率を有し得るものであるシリコーン層に、例えば約２．５の屈折率を有し得るものである酸化チタンなどの高屈折率材料のコロイド状懸濁粒子を注入したものである。
個々のデバイスを形成するように処理された後、上述のウェハのうちの何れかが、図５中の破線により指し示されるように、個々のデバイス又はデバイス群へとダイシングされ得る。ウェハは、例えばソーイング、ベベルソーイング、ウォータジェットソーイング、レーザソーイング、レーザスクライビング、物理的破断、又はこれらの方法の組み合わせを含む如何なる好適な技術によってダイシングされてもよい。ダイシングの前又は後に、図６、７、８、９、１０及び１１に例示されるように、光取り出しを向上させるように基板１０が成形され得る。図６、７、９及び１１では、図５に示した半導体及び金属層が構造２９として示されている。図６、７、９及び１１では、デバイスは、図５に示した向きに対してひっくり返されており、故に、接合パッド２６及び２８は、図６、７、９及び１１に示す構造の底面にある。
図６において、基板１０はピラミッド構造へと成形されている。半導体構造の主面とピラミッド構造の側面との間の角度３６は、最適な光取り出しのため、一部の実施形態において６０°以上、一部の実施形態において７５°以下とし得る。ピラミッド構造の高さは、一部の実施形態において０．１５ｍｍ以上、一部の実施形態において３ｍｍ以下とし得る。一部の実施形態において、ピラミッド構造は、基板１０が実質的に平らな頂面を有するように、頂部を切断（切頂）されてもよい。活性領域の中心と反射性のｐコンタクトとの間の距離は、活性領域から放出される光がピラミッド構造を出て行くことができるように、半導体構造内の発光層によって放出される光の波長をλとして、０．３５λと０．５λとの間とし得る。
基板１０は、フォトリソグラフィと全体若しくは部分エッチングを含め、如何なる好適技術によってピラミッド構造へと成形されてもよい。例えば、ＬｉＮｂＯ３は、ＨＦ／ＨＮＯ３混合液内でウェットエッチングされ、あるいはＣＦ４又は他の好適なフッ化物含有ケミストリ内でドライエッチングされ得る。フォトリソグラフィとドライエッチングの場合、ピラミッドの形状は、ＬｉＮｂＯ３と典型的にはポリマーであるフォトマスクとの間のエッチング速度の差を管理することによって形成され得る。
図７において、基板１０は、頂部を切断された、反転されたピラミッド構造（切頂逆ピラミッド構造）へと成形されている。半導体構造の主面とピラミッド構造の側面との間の角度３８は、最適な光取り出しのため、一部の実施形態において６０°以上、一部の実施形態において７５°以下とし得る（ここで使用されるとき、半導体構造の主面は、例えば、成長方向に垂直な表面を意味する）。切頂逆ピラミッド構造の高さは、一部の実施形態において０．５ｍｍ以上、一部の実施形態において３ｍｍ以下とし得る。切頂逆ピラミッド構造は、全体若しくは部分ベベルソーイングによって形成され得る。
図６及び７に示した形状以外の形状が、エッチング又はソーイングによって形成されてもよい。
図６及び７は各デバイス２９に対応して単一の造形物（フィーチャ）、すなわち、ピラミッド構造又は切頂逆ピラミッド構造を示しているが、図８に例示されるように、単一のデバイスの上に複数の造形物が形成されてもよい。図８に示される構造においては、各デバイスの上に複数の切頂ピラミッド構造４０が形成されている。破線によって個々のデバイスが示されている。図８の断面図では、デバイス当たり２つの切頂ピラミッド構造が示されている。切頂ピラミッド構造は、例えば、一部の実施形態において０．２ｍｍ×０．２ｍｍ以上、一部の実施形態において１ｍｍ×１ｍｍ以上、一部の実施形態において２ｍｍ×２ｍｍ以下、一部の実施形態において３ｍｍ×３ｍｍ以下とし得る。側壁は、デバイスの底面に対して６０°と７５°との間の角度で配置され得る。より大きいデバイスは、より小さいデバイスにおいてと同じ取り出し効率を得るのに、より高い切頂ピラミッド構造を必要とし得る。ピラミッド構造４０同士の間の領域は、光取り出しを最大化するために可能な限り深くエッチングあるいはソーイングされる。しかしながら、ピラミッド構造４０間の構造が過度に薄くなると、ハンドリング中にこの応力集中点で構造が破損することがある。一部の実施形態において、ピラミッド構造４０間の基板厚さは少なくとも１００μｍである。
一部の実施形態において、光の波長より小さい造形物（すなわち、例えば底面で４５０ｎｍ幅より小さい、ピラミッド構造、切頂ピラミッド構造、ロッド構造、ドーム構造、又はその他の好適形状）が、エッチングによって形成される。
一部の実施形態において、図８に示されるように、成形された基板１０を覆って、波長変換層４２が形成され得る。波長変換層４２は、しばしば、透明材料内に配置された１つ以上の波長変換材料を含む。波長変換材料は、ＬＥＤの発光層によって発せられた光を吸収して、異なる波長の光を発する。必ずしもそうである必要はないが、ＬＥＤによって発生された、変換されていない光が、しばしば、基板から取り出される光の最終スペクトルの一部となる。一般的な組み合わせの例は、黄色発光の波長変換材料と組み合わされた青色発光のＬＥＤ、緑色発光及び赤色発光の波長変換材料と組み合わされた青色発光のＬＥＤ、青色発光及び黄色発光の波長変換材料と組み合わされたＵＶ発光のＬＥＤ、並びに青色発光、緑色発光及び赤色発光の波長変換材料と組み合わされたＵＶ発光のＬＥＤを含む。構造から発せられる光のスペクトルを調整するために、他の色の光を発する波長変換材料が追加されてもよい。
波長変換材料は、従来からの蛍光体、有機蛍光体、量子ドット、有機半導体、ＩＩ−ＶＩ若しくはＩＩＩ−Ｖ族半導体、ＩＩ−ＶＩ若しくはＩＩＩ−Ｖ族半導体量子ドット若しくはナノ結晶、染料、ポリマー、又は発光する材料とし得る。以下に限定されないが、例えばＹ３Ａｌ５Ｏ１２：Ｃｅ（ＹＡＧ）、Ｌｕ３Ａｌ５Ｏ１２：Ｃｅ（ＬｕＡＧ）、Ｙ３Ａｌ５−ｘＧａｘＯ１２：Ｃｅ（ＹＡｌＧａＧ）、（Ｂａ１−ｘＳｒｘ）ＳｉＯ３：Ｅｕ（ＢＯＳＥ）などのガーネットベースの蛍光体、及び例えば（Ｃａ，Ｓｒ）ＡｌＳｉＮ３：Ｅｕ及び（Ｃａ，Ｓｒ，Ｂａ）２Ｓｉ５Ｎ８：Ｅｕなどの窒化物ベースの蛍光体を含め、如何なる好適な粉末蛍光体が使用されてもよい。
透明材料は、例えば、シリコーン、エポキシ、ガラス、又はその他の好適材料とし得る。波長変換層４２は、スクリーン印刷、スプレイコーティング、ステンシル印刷、モールディング、ラミネーティング、電気泳動、又はその他の好適技術によって形成され得る。波長変換層４２は、単一の波長変換材料を含んでいてもよいし、複数の波長変換材料を混合したものを含んでいてもよいし、混ぜ合わされるのではなく別々の層として形成された複数の波長変換材料を含んでいてもよい。異なる色の光を発する複数の波長変換材料が、別々の領域に配設され、あるいは混ぜ合わされて配設され得る。
波長変換層４２の厚さは、その波長変換材料及び堆積技術に依存する。波長変換領域の厚さは、一部の実施形態において０．５μｍ以上、一部の実施形態において２μｍ以上、一部の実施形態において４０μｍ以上、一部の実施形態において６０μｍ以下、一部の実施形態において１００μｍ以下とし得る。
一例において、赤色発光及び緑色発光の粉末蛍光体がシリコーンと混合される。この混合物がフィルムへと成型される。蛍光体材料、及びシリコーンに混入される蛍光体の量は、ＬＥＤによって発せられる青色光を補完して、青色、緑色及び赤色の混ぜ合わされた光が所与の用途の仕様を満足するように選定される。蛍光体を込められたシリコーンフィルムが、基板１０の上にラミネートされる。
図９は、光の取り出しのために成形された基板を有するデバイスを例示している。図１０は、図９に示した構造の上面図であり、図１１は、図９に示した構造の側面図である。図９、１０及び１１のデバイスは、チップの中心に向けて角度を付けられた外壁９０を含んでいる。壁９０の角度は、デバイスの底面に対して、一部の実施形態において６０°以上、一部の実施形態において７５°以下とし得る。外壁９０によって形成されるピラミッド構造が切頂され、実質的に平らな領域９２が基板の頂面に残される。このデバイスは更に、切頂ピラミッド構造を対角線上で両断する２つの交差するノッチ（切り込み）を形成する角度を付けられた内壁９４を含んでいる。壁９４の角度は、デバイスの底面に対して、一部の実施形態において６０°以上、一部の実施形態において７５°以下とし得る。図９には、ノッチ当たり２つの平らな壁を備えた２つの交差するノッチが示されているが、例えば、丸みを付けられた壁や凹凸（テクスチャード）加工された壁、異なるファセット（小平面）配置、又は追加のファセットなどの、他の形状も企図されて本発明の範囲に含められる。
上述のデバイスは、従来デバイスに対して利点を有し得る。基板が高屈折率材料であるので、半導体構造からの光の取り出しが促進される。基板を除去する必要がないとともに、光の取り出しのために半導体材料を粗面化する必要がなく、それにより処理が単純化され得る。さらに、基板によって波長変換層４２を半導体構造から離間することができ、それにより波長変換材料の効率が向上され得る。
以下の例では、半導体発光デバイスは、青色光又はＵＶ光を発するＩＩＩ族窒化物ＬＥＤであるが、例えばレーザダイオードなどの、ＬＥＤ以外の半導体発光デバイス、及び例えばＩＩＩ族リン化物若しくはＩＩＩ族ヒ化物のデバイスなど他の材料系からなる半導体も、本発明の範囲内とし得る。
本発明を詳細に説明したが、当業者が認識するように、本開示を所与として、ここに記載の発明概念の精神を逸脱することなく、本発明に変更が為され得る。故に、本発明の範囲は、図示して説明した特定の実施形態に限定されるものではない。

Claims (13)

  1. 第１の表面と該第１の表面の反対側の第２の表面とを有する基板であり、０≦ａ≦１であるＬｉＮｂ ａ Ｔａ １−ａ Ｏ ３ 、ＬｉＮｂＯ ３ 、ＬｉＴａＯ ３ 、及びＬｉＶＯ ３ のうちの１つを有する基板と、
    発光層を含むＧａＮ系半導体構造であり、当該ＧａＮ系半導体構造は、第１の表面と該第１の表面の反対側の第２の表面とを有し、当該ＧａＮ系半導体構造の前記第１の表面が、前記基板の前記第１の表面に接合されている、ＧａＮ系半導体構造と
    を有し、
    前記基板の前記第２の表面の少なくとも一部が、前記ＧａＮ系半導体構造の前記第１の表面を包含する面と、６０°と７５°との間である角度を形成している、
    デバイス。
  2. 前記基板の前記第２の表面の少なくとも一部が、少なくとも１つのピラミッド構造へと成形されている、請求項１に記載のデバイス。
  3. 前記基板の前記第２の表面の少なくとも一部が、少なくとも１つの切頂ピラミッド構造へと成形されている、請求項１に記載のデバイス。
  4. 当該デバイスは更に、前記切頂ピラミッド構造内に形成された、交差し合うノッチを有し、前記交差し合うノッチは、前記ＧａＮ系半導体構造の前記第１の表面を包含する前記面と、６０°と７５°との間である角度を形成する側壁を有する、請求項３に記載のデバイス。
  5. 前記基板の前記第２の表面は、前記基板内に形成された造形部の部分であり、単一の発光デバイスに対応する発光層の部分の上に複数の造形部が形成されている、請求項１に記載のデバイス。
  6. 前記基板の前記第２の表面の上に配置された波長変換層を更に有する請求項１に記載のデバイス。
  7. 前記ＧａＮ系半導体構造は、前記基板の前記第１の表面に、１つ以上の誘電体接合層を介して接合されている、請求項１乃至６の何れか一項に記載のデバイス。
  8. 第１の基板上にＧａＮ系半導体構造を成長させることと、
    第１の表面と該第１の表面の反対側の第２の表面とを有する第２の基板を用意することであり、該第２の基板は、０≦ａ≦１であるＬｉＮｂ ａ Ｔａ １−ａ Ｏ ３ 、ＬｉＮｂＯ ３ 、ＬｉＴａＯ ３ 、及びＬｉＶＯ ３ のうちの１つを有する、用意することと、
    前記第２の基板の前記第２の表面を、前記ＧａＮ系半導体構造の前記第１の表面を包含する面と鋭角を形成するように、成形することと、
    前記ＧａＮ系半導体構造を前記第２の基板に接合することと、
    を有する方法。
  9. 前記鋭角は、６０°と７５°との間である、請求項８に記載の方法。
  10. 前記成形はソーイングを有する、請求項８に記載の方法。
  11. 前記成形はエッチングを有する、請求項８に記載の方法。
  12. 前記成形は、少なくとも１つのピラミッド構造を形成することを有する、請求項８に記載の方法。
  13. 前記第２の基板の上に波長変換層を配置すること、を更に有する請求項８に記載の方法。
JP2015531665A 2012-09-17 2013-09-05 成形された基板を含む発光デバイス Active JP6321013B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261701742P 2012-09-17 2012-09-17
US61/701,742 2012-09-17
PCT/IB2013/058295 WO2014041463A2 (en) 2012-09-17 2013-09-05 Light emitting device including shaped substrate

Publications (2)

Publication Number Publication Date
JP2015532012A JP2015532012A (ja) 2015-11-05
JP6321013B2 true JP6321013B2 (ja) 2018-05-09

Family

ID=49887000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015531665A Active JP6321013B2 (ja) 2012-09-17 2013-09-05 成形された基板を含む発光デバイス

Country Status (7)

Country Link
US (1) US10326051B2 (ja)
EP (1) EP2896077B1 (ja)
JP (1) JP6321013B2 (ja)
KR (1) KR101972200B1 (ja)
CN (1) CN104620397B (ja)
TW (1) TWI624960B (ja)
WO (1) WO2014041463A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6273124B2 (ja) * 2013-11-08 2018-01-31 シチズン電子株式会社 Ｌｅｄ照明装置
JP6832282B2 (ja) * 2015-02-18 2021-02-24 ルミレッズ ホールディング ベーフェー 複数の積み重ねられた発光デバイスを有するデバイス
WO2017069964A1 (en) * 2015-10-19 2017-04-27 Koninklijke Philips N.V. Wavelength converted light emitting device with textured substrate
US11296262B2 (en) * 2017-12-21 2022-04-05 Lumileds Llc Monolithic segmented LED array architecture with reduced area phosphor emission surface

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466314B2 (ja) 1994-02-28 2003-11-10 京セラ株式会社 単結晶育成用基体
JPH07283437A (ja) 1994-04-08 1995-10-27 Japan Energy Corp 窒化ガリウム系化合物半導体結晶の成長方法
US5991489A (en) 1996-12-27 1999-11-23 Ngk Insulators, Ltd. Optical Ti-diffused LiNbO3 waveguide device and method of manufacturing same
JPH10242579A (ja) 1997-02-27 1998-09-11 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6784463B2 (en) 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
TW512415B (en) 2000-11-17 2002-12-01 Emcore Corp Laser separated die with tapered sidewalls for improved light extraction
US7173286B2 (en) 2002-02-15 2007-02-06 Georgia Tech Research Corporation Semiconductor devices formed of III-nitride compounds, lithium-niobate-tantalate, and silicon carbide
JP4329374B2 (ja) * 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
US6878969B2 (en) 2002-07-29 2005-04-12 Matsushita Electric Works, Ltd. Light emitting device
DE10234977A1 (de) 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis
US6784460B2 (en) * 2002-10-10 2004-08-31 Agilent Technologies, Inc. Chip shaping for flip-chip light emitting diode
TW565957B (en) * 2002-12-13 2003-12-11 Ind Tech Res Inst Light-emitting diode and the manufacturing method thereof
EP1667241B1 (en) 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
CN100459189C (zh) 2003-11-19 2009-02-04 日亚化学工业株式会社 半导体元件
US20070267646A1 (en) * 2004-06-03 2007-11-22 Philips Lumileds Lighting Company, Llc Light Emitting Device Including a Photonic Crystal and a Luminescent Ceramic
US20060000104A1 (en) * 2004-07-02 2006-01-05 Patton Ryan A Tubular measuring device
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP4614773B2 (ja) 2005-01-11 2011-01-19 パナソニック株式会社 半導体発光装置
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
JP2008153634A (ja) * 2006-11-24 2008-07-03 Sony Corp 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
US9754926B2 (en) 2011-01-31 2017-09-05 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
JP2009218569A (ja) * 2008-02-13 2009-09-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法
JP2010118647A (ja) * 2008-10-17 2010-05-27 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、窒化物系半導体発光素子を作製する方法、及び発光装置
WO2010150809A1 (ja) * 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
US8570152B2 (en) * 2009-07-23 2013-10-29 The Boeing Company Method and apparatus for wireless sensing with power harvesting of a wireless signal
US8722441B2 (en) * 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
WO2012017685A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 半導体発光素子
CN102376834A (zh) 2010-08-10 2012-03-14 亚威朗光电(中国)有限公司 非矩形发光器件
WO2012059844A1 (en) * 2010-11-02 2012-05-10 Koninklijke Philips Electronics N.V. Method of forming a composite substrate.
JP5724819B2 (ja) * 2011-10-17 2015-05-27 日立金属株式会社 窒化物半導体成長用基板及びその製造方法、窒化物半導体エピタキシャル基板、並びに窒化物半導体素子
JPWO2013132762A1 (ja) * 2012-03-09 2015-07-30 パナソニックＩｐマネジメント株式会社 発光素子およびその製造方法
US9437581B2 (en) * 2012-05-31 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. LED module
JP6221926B2 (ja) * 2013-05-17 2017-11-01 日亜化学工業株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
WO2014041463A3 (en) 2014-06-05
EP2896077B1 (en) 2019-01-16
KR101972200B1 (ko) 2019-04-24
TWI624960B (zh) 2018-05-21
WO2014041463A2 (en) 2014-03-20
CN104620397B (zh) 2019-04-30
US20150243842A1 (en) 2015-08-27
KR20150058424A (ko) 2015-05-28
US10326051B2 (en) 2019-06-18
JP2015532012A (ja) 2015-11-05
EP2896077A2 (en) 2015-07-22
CN104620397A (zh) 2015-05-13
TW201417333A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
JP7136834B2 (ja) 小型光源を有する波長変換発光デバイス
US10586891B2 (en) Light emitting device with improved extraction efficiency
JP6419077B2 (ja) 波長変換発光デバイス
US9935244B2 (en) Light emitting device including a filter and a protective layer
TW201501366A (zh) 頂部發射半導體發光裝置
KR102116152B1 (ko) 실리콘 기판 상에서 성장하는 발광 장치
CN106030837A (zh) 形成波长转换发光器件的方法
JP6321013B2 (ja) 成形された基板を含む発光デバイス
KR20060097512A (ko) 질화물 반도체 수직 전극형 발광 다이오드 및 그 제조방법
JP2011096881A (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180404

R150 Certificate of patent or registration of utility model

Ref document number: 6321013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250