JP6832282B2 - 複数の積み重ねられた発光デバイスを有するデバイス - Google Patents

複数の積み重ねられた発光デバイスを有するデバイス Download PDF

Info

Publication number
JP6832282B2
JP6832282B2 JP2017542914A JP2017542914A JP6832282B2 JP 6832282 B2 JP6832282 B2 JP 6832282B2 JP 2017542914 A JP2017542914 A JP 2017542914A JP 2017542914 A JP2017542914 A JP 2017542914A JP 6832282 B2 JP6832282 B2 JP 6832282B2
Authority
JP
Japan
Prior art keywords
light emitting
type region
led
light
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017542914A
Other languages
English (en)
Other versions
JP2018506187A (ja
Inventor
べクテル,ハンス−ヘルムート
ネルソン,エーリク
ダウン シュリッカー,エイプリル
ダウン シュリッカー,エイプリル
Original Assignee
ルミレッズ ホールディング ベーフェー
ルミレッズ ホールディング ベーフェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ ホールディング ベーフェー, ルミレッズ ホールディング ベーフェー filed Critical ルミレッズ ホールディング ベーフェー
Publication of JP2018506187A publication Critical patent/JP2018506187A/ja
Application granted granted Critical
Publication of JP6832282B2 publication Critical patent/JP6832282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、複数の積み重ねられた例えば発光ダイオードなどの発光デバイスを有するデバイスに関する。
現在利用可能な最も効率的な光源の中に、発光ダイオード(LED)、共振器型(resonant cavity)発光ダイオード(RCLED)、垂直共振器面発光レーザ(VCSEL)及び端面発光レーザを含む半導体発光デバイスがある。可視スペクトルで動作可能な高輝度発光デバイスの製造において現在関心ある材料系は、III−V族半導体、特に、III族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金を含む。典型的に、III族窒化物発光デバイスは、有機金属化学気相成長法(MOCVD)、分子線エピタキシー(MBE)又はその他のエピタキシャル技術により、サファイア、炭化シリコン、III族窒化物若しくは複合材の基板、又はその他の好適な基板の上に、異なる組成及びドーパント濃度の複数の半導体層のスタック(積層体)をエピタキシャル成長することによって製造される。スタックは、しばしば、基板上に形成された、例えばSiでドープされた1つ以上のn型層と、該1つ以上のn型層上に形成された活性領域内の1つ以上の発光層と、活性領域上に形成された、例えばMgでドープされた1つ以上のp型層とを含んでいる。これらn型領域及びp型領域の上に、電気コンタクトが形成される。
LEDによって生成される光の量は、概して、LEDに印加される電流に比例する。より多くの電流が印加されるとき、より多くの光が生成される。しかしながら、LEDに印加される電流密度が高まるにつれて、LEDの外部量子効率は、当初、かなり低い電流密度でピークまで上昇し、その後、高い電流密度では低下する。従って、多くのLEDは、かなり低い電流密度で最も効率的に動作する。
例えば自動車用途などの一部の用途は、比較的小さい光源サイズで高い光出力を要求する。要求される光出力を生成するには、単一のLEDが、十分な光を生成するために、LEDが最も効率的である電流密度よりも一般的に高い電流密度で動作されなければならない。光源サイズは小さくなければならないため、一部の用途では、複数のLEDを隣り合わせて配置して低めの電流密度で動作させることでは、必要とされる光出力を生成することができない。
本発明の1つの目的は、高い光出力及び小さい光源サイズを有するデバイスを提供することである。
本発明の実施形態に従ったデバイスは、第1のn型領域と第1のp型領域との間に配置された第1の半導体発光層を含む。第2のn型領域と第2のp型領域との間に配置された第2の半導体発光層が、第1の半導体発光層の上に配置される。非III族窒化物材料が、第1の発光層と第2の発光層とを隔てる。
本発明の実施形態とともに使用され得るLEDの断面図である。 本発明の実施形態とともに使用され得るLEDの断面図である。 図1に例示されたLEDの上に図2に例示されたLEDが積み重ねられたデバイスを例示している。 図2に例示されたLEDが2つ積み重ねられたデバイスを例示している。 単一の成長基板の反対側に成長されたLEDが2つ積み重ねられたデバイスを例示している。 2つの積み重ねられたLEDと波長変換素子とを有するデバイスを例示している。 波長変換素子を備えた図5のデバイスを例示している。
本発明の実施形態においては、複数の例えばLEDなどの発光デバイスが積み重ねられる。単一のデバイス内で複数のLEDを積み重ねることは、例えば単一のLEDのフットプリントに相当する光源サイズなどの小さい光源サイズを保ちながら、デバイスによって生成される光の量を増大させ得る。以下の例は2つ積み重ねられたLEDを例示するものであるが、ここに記載される技術及び構造は、任意の数だけ積み重ねられたLEDに拡張され得る。
以下の例では、半導体発光デバイスは、青色光又はUV光を発するIII族窒化物LEDであるが、例えばレーザダイオードなどの、LED以外の半導体発光デバイスや、例えばその他のIII−V族材料、III族リン化物、III族ヒ化物、II−VI族材料、ZnO、又はSi系材料などの、その他の材料系からなる半導体発光デバイスが使用されてもよい。単一のデバイス内で積み重ねられるLEDは、しばしば、同じ材料から作製されて実質的に同じ色の光を発するが、これは必要とされることではない。使用される材料は、後述するように、透明なLEDが要求される場合には好適に透明でなければならない。
図1及び2は、本発明の実施形態で使用され得るIII族窒化物LED1及び2を例示している。如何なる好適な半導体発光デバイスが使用されてもよく、本発明の実施形態は、図1及び2に例示されるLEDに限定されない。図1では、光の大部分が、成長基板を通じてLEDから取り出される。このようなデバイスは、フリップチップデバイスとして参照され得る。図2では、光の大部分が、成長基板とは反対側であり且つ電気コンタクトが上に形成される表面である頂面を通じてLEDから取り出される。このようなデバイスは、横型デバイスとして参照され得る。
図1及び2に例示されたデバイスは各々、技術的に知られているように、成長基板10上にIII族窒化物半導体構造を成長させることによって形成される。成長基板はしばしばサファイアであるが、例えば非III族窒化物材料、SiC、Si、GaN又は複合基板など、如何なる好適基板であってもよい。III族窒化物半導体構造が上に成長される成長基板の表面は、成長前にパターン加工、粗面加工、又はテクスチャ加工されてもよく、そうすることはデバイスからの光取り出しを向上させ得る。成長表面とは反対側の成長基板の表面(すなわち、フリップチップ構成において光の大部分がそれを通して取り出される表面)は、成長の前又は後にパターン加工、粗面加工、又はテクスチャ加工されてもよく、そうすることはデバイスからの光取り出しを向上させ得る。
半導体構造は、n型領域とp型領域との間に挟まれた発光領域又は活性領域を含む。先ずn型領域16が成長され得る。n型領域16は、異なる組成及びドーパント濃度の複数の層を含み得る。該複数の層は、例えば、n型あるいは意図的にはドープされないものとし得るバッファ層若しくは核生成層などのプリパレーション層と、発光領域が効率的に発光するのに望ましい特定の光学特性、材料特性若しくは電気特性に合わせて設計されるn型、若しくはp型であってもよい、デバイス層とを含み得る。n型領域の上に、発光領域又は活性領域18が成長される。好適な発光領域の例は、単一の厚い若しくは薄い発光層、又はバリア層によって分離された複数の薄い若しくは厚い発光層を含んだマルチ量子井戸発光領域を含む。次いで、発光領域の上に、p型領域20が成長され得る。n型領域と同様に、p型領域は、異なる組成、厚さ及びドーパント濃度の複数の層を含むことができ、該複数の層は、意図的にはドープされていない層又はn型層を含んでいてもよい。
図1のデバイスにおいては、半導体構造の成長後に、p型領域の表面上に反射性のpコンタクトが形成される。pコンタクト21は、しばしば、例えば反射メタル及びガードメタルなどの複数の導電層を含む。ガードメタルは、反射メタルのエレクトロマイグレーションを防止あるいは抑制し得る。反射メタルは銀であることが多いが、如何なる好適な1つ以上の材料が使用されてもよい。pコンタクト21を形成した後、nコンタクト22が上に形成されるn型領域16の部分を露出させるよう、pコンタクト21、p型領域20及び活性領域18の一部が除去される。nコンタクト22とpコンタクト21は、例えばシリコンの酸化物又はその他の好適材料などの誘電体24で充填され得る間隙25によって、互いに電気的に分離(アイソレート)される。複数のnコンタクトビアが形成されてもよく、nコンタクト22及びpコンタクト21は、図1に例示される構成に限定されない。n及びpコンタクトは、技術的に知られているように、誘電体/金属スタックを有するボンドパッドを形成するように再分配されてもよい。
LEDを別の構造体に電気的及び物理的に取り付けるため、1つ以上のインターコネクト26及び28が、nコンタクト22及びpコンタクト21の上に形成され、あるいはそれらに電気的に接続される。図1では、インターコネクト26がnコンタクト22に電気的に接続されている。インターコネクト28がpコンタクト21に電気的に接続されている。インターコネクト26及び28は、誘電体層24及び間隙27によって、n及びpコンタクト22及び21から電気的に分離されるとともに互いから電気的に分離される。インターコネクト26及び28は、例えば、はんだ、スタッドバンプ、金層、又はその他の好適構造とし得る。多数の個々のLEDが、単一のウエハ上に形成され、その後、デバイスのウエハからダイシングされる。基板10は、半導体構造の成長後、又は図1を参照して上述した個々のデバイスを形成した後に、薄化され得る。一部の実施形態では、図1のデバイスから基板が除去される。
以降の図においては、図1に例示したデバイスがブロック1によって表される。以降の図においては、半導体構造、nコンタクト22及びpコンタクト21、並びにインターコネクト26及び28(基板を除く全ての要素)が、ブロック12によって表される。
図1のデバイスから取り出される光の大部分は、矢印36によって指し示されるように、基板10(又は、基板10を除去することによって露出された半導体構造の表面)を通じて取り出される。
図2のデバイスにおいては、nコンタクト22Aが上に形成されるn型領域16の部分を露出させるよう、p型領域20及び活性領域18の一部が除去される。
残存するp型領域20上で、後にボンディングパッドが形成されるところに絶縁層30が形成される。絶縁層30は、例えば、1つ以上の、シリコンの酸化物、シリコンの窒化物、又はその他の好適構造とし得る。
絶縁層と、絶縁層によって覆われていないp型領域20の部分との上に、透明な導電層34が形成される。透明導電層34は、例えば、インジウム錫酸化物などの透明酸化物、又は、1層以上の金、銀及び/又はアルミニウムの薄い層などの透明金属層とし得る。金属である透明導電層34は、一部の実施形態において、例えば酸化物又はその他の好適材料の薄い誘電体層で被覆され、それにより、可視光の透過率が向上され得る。
透明導電層の上に、絶縁層30にアライメントして、ボンディングパッド32が形成される。ボンディングパッド32は、例えば、金属、金、又はその他の好適構造とし得る。絶縁層30が、ボンディングパッド32の真下に電流が注入されることを阻止することによって、ボンディングパッド32の下方で生成される光の量を低減させる。ボンディングパッド32は一般に光を吸収するものである。図2のデバイスへの電気接続は、ワイヤボンド又はその他の好適構造によって為される。ワイヤボンドは、以降の図に示されるように、ボンディングパッド32及びnコンタクト22Aの頂面に接続し得る。
以降の図においては、図2に例示したデバイスがブロック2によって表される。以降の図においては、半導体構造、nコンタクト22A、絶縁層30、導電層34及びボンディングパッド32(基板を除く全ての要素)が、ブロック14によって表される。
図2のデバイスから取り出される光の大部分は、矢印38によって指し示されるように、透明導電層34を通じて取り出される。
図1に例示したデバイスはフリップチップデバイスであり、これは、横型デバイスである図2に例示したデバイスよりも高い電流で動作されることが多い。例えば、図1のフリップチップデバイスは0.75Aよりも大きい電流(例えば、1Aが典型的であるとし得る)で動作され得るのに対し、図2の横型デバイスは0.75Aよりも小さい電流(例えば、0.35Aが典型的であるとし得る)で動作され得る。ここに記載されるデバイスは如何なる好適条件の下で動作されてもよいが、例えば図1のデバイスなどのフリップチップデバイスを、ここでは“高出力”デバイスとして参照し、例えば図2のデバイスなどの横型デバイスを、ここでは“中出力”デバイスとして参照することがある。
図2の横型デバイスが実質的に透明であるのに対し、図1のフリップチップデバイスでは、不透明なコンタクト及びインターコネクトとは反対側の表面を通じてのみ光が取り出され得る。従って、例えば以下にて図3、4及び5に例示される構造などの、(マウントとは反対側の)頂面を通じて光が構造体から取り出されるものである不透明なマウントを用いる構造においては、図1のフリップチップデバイスは、マウントに最も近いデバイスである底部デバイスとしてのみ好適である(対照的に、実質的に透明である図2の横型デバイスは、頂部、底部又は中間部のデバイスとして使用され得る)。透明なマウントを通じて光が取り出される構造では、図1のフリップチップデバイスは、マウントから最も離れたデバイスである頂部デバイスとしてのみ好適であり得る。
図3は、積層マルチジャンクションデバイスの第1の例を示している。図3のデバイスでは、例えば図1に例示したLEDなどのフリップチップデバイスが、マウント46に取り付けられる。このLED1に、例えば図2に例示したLEDなどの横型デバイスが取り付けられる。
マウント46は、例えば、導電性の金属パッドを備えたセラミック基板、電気アイソレーションのための少なくとも1つの絶縁層を備えた金属基板、又はPCボードなどの、好適な如何なる構造体であってもよい。マウント46の頂面48は、マウント46上に直接搭載されるLED1と、LED1上に搭載されるLED2との双方への電気接続のための複数のボンディングパッドを含んでいる。マウント46は、例えば直列、並列又はその他の好適構成にて、LED1及び2を互いに電気接続するために、表面電気配線及び/又は埋め込み電気配線を含み得る。一部の実施形態において、LED1及び2を個別にアドレス指定するために、マウント46の上又は中に配線が形成される。各LEDをその最適駆動電流又はその付近で動作させるため、LED1及び2は、LED1及び2が相異なる駆動電流で動作され得るように同じ又は異なるドライバ回路に接続され得る。
LED1は、マウント46上にピックアンドプレースされ、そして、はんだ、金属インターコネクト、金インターコネクト、導電性接着剤、又はその他の好適な材料若しくは接合によって付着される。LED1は、そのコンタクトをマウント46に近い側にし、基板10をマウントから遠い側にして実装される。
透明な接着材40が、LED1の基板10の上に配置される。透明接着材は、LED1とLED2との間に強い接合を形成し(例えば、一部の実施形態において、接着材は少なくともショアA60の機械的強度を有し得る)、且つLED1及び2からの光に曝されるときに黄変に抗うように選択される。例えば、1つ以上の非III族窒化物材料、シリコーン、エポキシ、付着接着剤、ポリジメチルシロキサン(PDMS)、ベンゾシクロブテン(BCB)、又は2,9−ジメチル−4,7−ジフェニル−1,10−フェナントロリン(BCP)を含め、如何なる好適な接着材が使用されてもよい。
一部の実施形態において、ここに記載される透明接着層の何れかの中に、波長変換材料、光取り出しを改善する且つ/或いは散乱を生み出す材料、接着材の屈折率を変化させる材料、又は何らかのその他の好適材料が配置され得る。
LED2が、透明接着材40を介してLED1に取り付けられる。LED2は、LED2の成長基板10をLED1の成長基板10に取り付けて、LED1の上に配置される。従って、透明接着材40は、LED1又はLED2のどちらのコンタクトとも干渉しない。LED2をLED1に取り付けた後、ワイヤボンド42及び44が、LED2のpボンディングパッド32及びnコンタクト22Aをそれぞれ、マウント46の頂面48に置かれた電気接続に接続し得る。
図4は、積層マルチジャンクションデバイスの第2の例を示している。図4のデバイスでは、例えば図2に例示したLEDなどの横型デバイスが、マウント46の頂面48に取り付けられる。この第1の横型デバイスの上に、例えば図2に例示したLEDなどの第2の横型デバイスが積み重ねられる。
図3を参照して上述したように、マウント46は、如何なる好適構造ともし得る。第1のLED2aは、例えば、Au/Snはんだ又はその他の好適な材料及び/又はプロセスによって、成長基板10を通じてマウント46に取り付けられる。ワイヤボンド50及び52が、マウント46上のボンディングパッドを、LED2aのpボンディングパッド32及びnコンタクト22Aに電気的に接続する。
LED2aの上に、例えば図3を参照して上述した接着材のうちの1つ以上などの、透明な接着材54が配置される。
接着材54を介してLED2aに、透明なセパレータ56が取り付けられる。透明セパレータ56は、LED2aをマウント46に電気的に接続するワイヤボンド50、52を保護するために、第2のLED2bをLED2aから離間させる。従って、図4に例示するように、透明セパレータ56は、LED2bがワイヤボンドを押しつぶさないように、LED2a上のワイヤボンド接続の間隔よりも狭く、且つワイヤボンド50、52の頂部よりも高い。透明なセパレータ56は、高度に透明で、機械的に堅牢で、且つLED2a及び2bが動作される温度及び光束に耐えられるように選択される。一部の実施形態において、透明セパレータ56及び接着材54の屈折率が、LED2aから効率的に光を取り出すように選択され得る。透明セパレータ56は、例えば、サファイア、ガラス、透明セラミック、シリコーン(例えば、前もって硬化されて個片化された高屈折率シリコーンなど)、又はその他の好適材料とし得る。一部の実施形態において、透明セパレータ56は、例えば一部の実施形態で100℃を超える温度といった、高い動作温度で高度に透明であり且つ機械的に堅牢であるように選択される。透明セパレータ56の屈折率は、一部の実施形態において、青色光の取り出しを最大化するように選択され得る。透明セパレータの屈折率は、一部の実施形態で少なくとも1.6、一部の実施形態で少なくとも1.7、そして、一部の実施形態で2.2以下であるとし得る。
一部の実施形態において、透明セパレータ56は、例えばセラミック蛍光体などの波長変換構造である。一部の実施形態では、LED2aからの光が、波長変換透明セパレータによって完全に変換され、そして、この構造体から取り出される合成光の色が、LED2bによって調節される。このようなデバイスは、例えば図6を参照して後述するように、デバイスの頂部に配置される更なる波長変換材料とともに使用されてもよいし、それなしで使用されてもよい。
透明セパレータ56をLED2aに取り付けた後、典型的に、接着材54が完全に硬化される。
透明セパレータ56の上に、例えば図3を参照して上述した接着材のうちの1つ以上などの、第2の透明接着材料58が配置される。第2の接着材料58は、透明接着材54と同じであってもよいが、これは必要とされることではない。第2のLED2bが、第2の接着材料58によって透明セパレータ56に取り付けられ、次いで、第2の接着材料58が完全に硬化される。第2のLED2bは、接着材料58により、成長基板10を通じて透明セパレータ56に取り付けられる。LED2bをセパレータ56に取り付けた後、ワイヤボンド60、62が、マウント46上のボンディングパッドを、LED2bのpボンディングパッド32及びnコンタクト22Aに電気的に接続する。
図5は、積層マルチジャンクションデバイスの第3の例を示している。図5のデバイスでは、単一の成長基板10の両面に2つのLED3a及び3bが成長される。例えば、先ず、LED3aへと形成される第1の半導体構造が成長基板10上に成長され、その後、成長基板10がひっくり返され、LED3bへと形成される第2の半導体構造が、成長基板10の裏面上に成長される。一部の実施形態では、これら2つの半導体構造が同時に成長され得る。
その後、これらの半導体構造がLEDへと形成される。LED3aは、成長基板10を通じて光が取り出されるように、コンタクト側を下にしてマウントされるデバイスとし得る。そのような構造の一例は、図1に例示したデバイスである。LED3bは、半導体構造上に形成されたコンタクトを通じて光が取り出されるように、コンタクト側を上にしてマウントされるデバイスとし得る。そのような構造の一例は、図2に例示したデバイスである。この構造体が、LED3aのコンタクトを介してマウント46に取り付けられる。ワイヤボンド72及び74、又はその他の好適な電気接続構造が、LED3bのpボンディングパッド及びnコンタクトを、マウント46上の電気パッドに接続する。
図6は、複数の積み重ねられたLEDを有する波長変換式のデバイスを例示している。第1及び第2のLED4及び5が、マウント46上に積み重ねられている。第1及び第2のLED4及び5は、上述の構造のうちの何れかとし得る。マウント46から最も離れたLEDである頂部LED5の頂面の上に、波長変換素子70が形成されている。
波長変換素子70は、例えばコンベンショナルな蛍光体、有機蛍光体、量子ドット、有機半導体、II−VI族若しくはIII−V族半導体、II−VI族若しくはIII−V族半導体量子ドット若しくはナノ結晶、染料、ポリマー、又は発光するその他の材料とし得る1つ以上の波長変換材料を含んでいる。波長変換材料は、LEDによって発せられた光を吸収して、1つ以上の異なる波長の光を発する。LEDによって発せられた未変換の光が、この構造から取り出される光の最終的なスペクトルの一部をなすことが多いが、必ずしもそうである必要はない。構造から取り出される光の最終的なスペクトルは、白色又は単色であり得る。一般的な組み合わせの例は、黄色発光の波長変換材料と組み合わされた青色発光のLED、緑色発光及び赤色発光の波長変換材料と組み合わされた青色発光のLED、青色発光及び黄色発光の波長変換材料と組み合わされたUV発光のLED、並びに青色発光、緑色発光及び赤色発光の波長変換材料と組み合わされたUV発光のLEDを含む。構造から発せられる光のスペクトルを調整するために、他の色の光を発する波長変換材料が追加されてもよい。
一部の実施形態において、波長変換素子70は、LEDとは別個に製造されて頂部LEDに取り付けられる(例えば、ウエハボンディング、又はシリコーン若しくはエポキシなどの好適な接着材によって)構造体である。そのような予め製造される波長変換素子の一例は、セラミック蛍光体であり、それは、例えば、粉末蛍光体又は蛍光体の前駆物質を、個々の波長変換素子へと後にダイシングされ得るものであるセラミックスラブへと焼結することによって形成される。セラミック蛍光体はまた、例えば、テープキャスティングによって形成されてもよく、その場合、ダイシング又は切断を必要とせずに、セラミックが正確な形状に製造される。好適な非セラミックのプリフォーム波長変換素子の例は、ロール、キャスト、又はその他の方法でシートへと形成される例えばシリコーン又はガラスなどの透明材料内に配置され、次いで個々の波長変換素子へと個片化される粉末蛍光体、及びシリコーンと混合されて透明基板上に置かれた蛍光体を含む。
図7は、波長変換素子70が接着材料の層80によってLED3bに取り付けられた、図5のデバイスを示している。波長変換素子70は、図3及び4のデバイスの上にも同様にして配置され得る。
光が頂面を通じてデバイスを出て行くことを強いるために、LED及び波長変換素子の側面に反射材料が配置されてもよい。
本発明を詳細に説明したが、当業者が認識するように、本開示を所与として、ここに記載の発明概念の精神を逸脱することなく、本発明に変更が為され得る。故に、本発明の範囲は、図示して説明した特定の実施形態に限定されるものではない。

Claims (8)

  1. 第1のn型領域と第1のp型領域との間に配置された第1の半導体発光層を含む第1の発光構造を有する第1の横型発光素子と、
    第2のn型領域と第2のp型領域との間に配置された第2の半導体発光層を含む第2の発光構造を有する第2の横型発光素子と、
    前記第1の発光構造と前記第2の発光構造とを隔てる、非III族窒化物材料を有するセパレータと、
    前記セパレータを前記第1及び第2の発光構造間に取り付ける接着材と
    を有し、
    前記第2の半導体発光層は前記第1の半導体発光層の上に配置され、
    前記セパレータは、前記第1の半導体発光層からの光の大部分が前記セパレータを透過するように配置され、
    前記セパレータは、前記第2の発光構造を前記第1の発光構造から離間させて、前記第1のn型領域に電気的に接続される第1のワイヤボンド及び前記第1のp型領域に電気的に接続される第2のワイヤボンドを保護
    前記セパレータは波長変換構造である、
    デバイス。
  2. 前記接着材の中に配置された波長変換材料、を更に有する請求項1に記載のデバイス。
  3. 前記第1のn型領域、前記第1の発光層、及び前記第1のp型領域は、第1の成長基板上に成長されており、且つ
    前記第2のn型領域、前記第2の発光層、及び前記第2のp型領域は、第2の成長基板上に成長されている、
    請求項1に記載のデバイス。
  4. 前記第1のn型領域に電気的に接続された第1のコンタクトと、
    前記第1のp型領域に電気的に接続された第2のコンタクトと、
    を更に有する請求項3に記載のデバイス。
  5. 前記第1のコンタクトをマウントに接続する前記第1のワイヤボンドと、
    前記第2のコンタクトを前記マウントに接続する前記第2のワイヤボンドと、
    を更に有する請求項4に記載のデバイス。
  6. 前記第2のn型領域に電気的に接続された第3のコンタクトと、
    前記第2のp型領域に電気的に接続された第4のコンタクトと、
    前記第3のコンタクトを前記マウントに接続する第3のワイヤボンドと、
    前記第4のコンタクトを前記マウントに接続する第4のワイヤボンドと、
    を更に有する請求項5に記載のデバイス。
  7. 前記接着材は、
    前記第1のp型領域を前記セパレータに取り付ける第1の接着層と、
    前記第2の成長基板を前記セパレータに取り付ける第2の接着層と
    を有する、請求項3に記載のデバイス。
  8. 前記第1の成長基板はマウントに取り付けられている、請求項7に記載のデバイス。
JP2017542914A 2015-02-18 2016-02-10 複数の積み重ねられた発光デバイスを有するデバイス Active JP6832282B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562117497P 2015-02-18 2015-02-18
US62/117,497 2015-02-18
PCT/EP2016/052779 WO2016131686A1 (en) 2015-02-18 2016-02-10 Device with multiple, stacked light emitting devices

Publications (2)

Publication Number Publication Date
JP2018506187A JP2018506187A (ja) 2018-03-01
JP6832282B2 true JP6832282B2 (ja) 2021-02-24

Family

ID=55345823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017542914A Active JP6832282B2 (ja) 2015-02-18 2016-02-10 複数の積み重ねられた発光デバイスを有するデバイス

Country Status (7)

Country Link
US (1) US10121770B2 (ja)
EP (1) EP3259779B1 (ja)
JP (1) JP6832282B2 (ja)
KR (1) KR102504008B1 (ja)
CN (1) CN107258014B (ja)
TW (1) TWI696260B (ja)
WO (1) WO2016131686A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785930B (zh) * 2019-01-25 2022-12-01 晶元光電股份有限公司 光電半導體裝置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213657A (ja) * 1994-10-24 1996-08-20 Mitsubishi Electric Corp 可視光led装置,及びその製造方法
JP4496596B2 (ja) * 2000-03-27 2010-07-07 ソニー株式会社 発光装置
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
CN2461239Y (zh) * 2000-12-13 2001-11-21 胜开科技股份有限公司 积体电路堆叠装置
JP2002335015A (ja) * 2001-05-09 2002-11-22 Rohm Co Ltd 半導体発光素子
JP4206779B2 (ja) * 2002-02-25 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
JP4175138B2 (ja) * 2003-02-21 2008-11-05 日本電気株式会社 半導体装置
JP4203031B2 (ja) * 2004-03-18 2008-12-24 株式会社東芝 積層型電子部品の製造方法
KR100691177B1 (ko) * 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
JP2008130777A (ja) * 2006-11-20 2008-06-05 Olympus Corp 半導体発光装置
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
TWI370563B (en) * 2008-10-27 2012-08-11 Epistar Corp Vertical ac led
CN101877378B (zh) * 2009-04-28 2013-05-15 晶元光电股份有限公司 具有透明粘结结构的光电元件及其制造方法
US20100252103A1 (en) * 2009-04-03 2010-10-07 Chiu-Lin Yao Photoelectronic element having a transparent adhesion structure and the manufacturing method thereof
CN102117771B (zh) * 2009-12-31 2013-05-08 比亚迪股份有限公司 一种发光二极管外延片和管芯及其制作方法
JP2011192672A (ja) * 2010-03-11 2011-09-29 Olympus Corp 発光装置
CN103180972A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 具有提高的提取效率的发光装置
US8735913B2 (en) * 2011-04-01 2014-05-27 Visera Technologies Company Limited Light emitting semiconductor structure
KR20130009373A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자
US20130285010A1 (en) * 2012-04-27 2013-10-31 Phostek, Inc. Stacked led device with posts in adhesive layer
KR101455083B1 (ko) * 2012-08-10 2014-10-28 삼성전자주식회사 조명 장치
KR101972200B1 (ko) * 2012-09-17 2019-04-24 루미리즈 홀딩 비.브이. 성형된 기판을 포함하는 발광 디바이스
EP2917937B1 (en) * 2012-11-07 2016-11-16 Koninklijke Philips N.V. Method for manufacturing a light emitting device including a filter and a protective layer
JP6116228B2 (ja) * 2012-12-14 2017-04-19 スタンレー電気株式会社 半導体発光装置及びその製造方法
JP6097084B2 (ja) * 2013-01-24 2017-03-15 スタンレー電気株式会社 半導体発光装置
JP6048880B2 (ja) * 2013-01-25 2016-12-21 パナソニックIpマネジメント株式会社 発光素子用パッケージ及びそれを用いた発光装置
TWI568019B (zh) * 2013-02-04 2017-01-21 晶元光電股份有限公司 發光裝置
TWI506813B (zh) * 2013-04-09 2015-11-01 Unity Opto Technology Co Ltd Single crystal dual light source light emitting element
KR102245056B1 (ko) * 2013-04-11 2021-04-27 루미리즈 홀딩 비.브이. 전면 발광형 반도체 발광 장치

Also Published As

Publication number Publication date
KR20170118178A (ko) 2017-10-24
JP2018506187A (ja) 2018-03-01
CN107258014B (zh) 2021-04-13
US10121770B2 (en) 2018-11-06
US20180068988A1 (en) 2018-03-08
TW201705443A (zh) 2017-02-01
KR102504008B1 (ko) 2023-02-28
WO2016131686A1 (en) 2016-08-25
EP3259779B1 (en) 2019-09-18
EP3259779A1 (en) 2017-12-27
CN107258014A (zh) 2017-10-17
TWI696260B (zh) 2020-06-11

Similar Documents

Publication Publication Date Title
JP6933691B2 (ja) トップエミッション型半導体発光デバイス
JP5918221B2 (ja) Ledチップの製造方法
JP7089499B2 (ja) 波長変換式半導体発光デバイス
KR102137682B1 (ko) 파장 변환 발광 다이오드
KR102467614B1 (ko) 패키지화된 파장 변환형 발광 디바이스
JP7361810B2 (ja) 反射層を伴うマウント上の発光デバイス
KR102204220B1 (ko) 필터 및 보호층을 포함하는 발광 디바이스
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層
JP6832282B2 (ja) 複数の積み重ねられた発光デバイスを有するデバイス
US20240047606A1 (en) Wafer level fabrication for multiple chip light-emitting devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210201

R150 Certificate of patent or registration of utility model

Ref document number: 6832282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250