KR102504008B1 - 다수의 적층된 발광 디바이스를 갖는 디바이스 - Google Patents

다수의 적층된 발광 디바이스를 갖는 디바이스 Download PDF

Info

Publication number
KR102504008B1
KR102504008B1 KR1020177026086A KR20177026086A KR102504008B1 KR 102504008 B1 KR102504008 B1 KR 102504008B1 KR 1020177026086 A KR1020177026086 A KR 1020177026086A KR 20177026086 A KR20177026086 A KR 20177026086A KR 102504008 B1 KR102504008 B1 KR 102504008B1
Authority
KR
South Korea
Prior art keywords
light emitting
type region
led
mount
separator
Prior art date
Application number
KR1020177026086A
Other languages
English (en)
Other versions
KR20170118178A (ko
Inventor
한스-헬무트 베흐텔
에릭 넬슨
에이프릴 던 슈릭커
Original Assignee
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이. filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20170118178A publication Critical patent/KR20170118178A/ko
Application granted granted Critical
Publication of KR102504008B1 publication Critical patent/KR102504008B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명의 실시예들에 따른 디바이스는 제1 n형 영역과 제1 p형 영역 사이에 배치된 제1 반도체 발광층을 포함한다. 제2 n형 영역과 제2 p형 영역 사이에 배치된 제2 반도체 발광층이 상기 제1 반도체 발광층 위에 배치된다. 비-Ⅲ-질화물 재료가 상기 제1 발광층과 상기 제2 발광층을 분리한다.

Description

다수의 적층된 발광 디바이스를 갖는 디바이스
본 발명은 발광 다이오드와 같은 다수의 적층된 발광 디바이스를 갖는 디바이스에 관한 것이다.
발광 다이오드(LED), 공진 공동 발광 다이오드(RCLED), 수직 공동 레이저 다이오드(VCSEL), 및 에지 방출 레이저를 포함하는 반도체 발광 디바이스는 현재 이용 가능한 가장 효율적인 광원들 중 하나이다. 가시광 스펙트럼을 가로질러 작동할 수 있는 고휘도 발광 디바이스들의 제조에서 현재 관심이 있는 재료 시스템은 III-V 족 반도체, 특히 Ⅲ-질화물 재료라고도 언급되는, 갈륨, 알루미늄, 인듐, 및 질소의 2원계, 3원계 및 4원계 합금을 포함한다. 전형적으로, Ⅲ-질화물 발광 디바이스는 사파이어, 탄화 규소, Ⅲ-질화물 또는 다른 적절한 기판 상에 상이한 조성 및 도펀트 농도의 반도체 층의 스택을 금속-유기 화학 기상 증착(MOCVD), 분자 빔 에피택시(MBE) 또는 다른 에피택셜 기술에 의해 에피택셜 방식으로 성장시키는 것에 의해 제조된다. 스택은 종종 기판 상에 형성된, 예를 들어 Si로 도핑된 하나 이상의 n형 층, n형 층 또는 층들 상에 형성된 활성 영역 내의 하나 이상의 발광층, 및 활성 영역 위에 형성된, 예를 들어 Mg로 도핑된 하나 이상의 p형 층을 포함한다. n형 및 p형 영역들 상에 전기 콘택들이 형성된다.
LED에 의해 생성되는 광의 양은 일반적으로 LED에 인가되는 전류에 비례한다. 더 많은 전류가 인가될수록, 더 많은 광이 생성된다. 그러나, LED에 인가되는 전류 밀도가 증가함에 따라, LED의 외부 양자 효율은 초기에 상당히 낮은 전류 밀도에서 피크까지 증가하고, 그 후 높은 전류 밀도에서 감소한다. 따라서, 많은 LED가 상당한 낮은 전류 밀도에서 가장 효율적으로 작동한다.
예를 들어 자동차 응용과 같은 일부 응용은 상대적으로 작은 소스 크기에서 높은 광 출력을 필요로 한다. 요구되는 광 출력을 생성하기 위해서는, 단일 LED는 충분한 광을 생성하기 위해, LED가 가장 효율적인 전류 밀도보다 일반적으로 높은 전류 밀도에서 작동되어야 한다. 소스 크기가 작아야 하기 때문에, 일부 응용에서는 더 낮은 전류 밀도에서 작동되는 다수의 LED를 나란히 배치하여 필요한 광 출력을 생성할 수 없다.
본 발명의 목적은 높은 광 출력 및 작은 소스 크기를 갖는 디바이스를 제공하는 것이다.
본 발명의 실시예들에 따른 디바이스는 제1 n형 영역과 제1 p형 영역 사이에 배치된 제1 반도체 발광층을 포함한다. 제2 n형 영역과 제2 p형 영역 사이에 배치된 제2 반도체 발광층이 제1 반도체 발광층 위에 배치된다. 비-Ⅲ-질화물 재료가 제1 및 제2 발광층들을 분리한다.
도 1 및 도 2는 본 발명의 실시예들과 함께 사용될 수 있는 LED들의 단면도이다.
도 3은 도 1에 예시된 바와 같은 LED 위에 적층된 도 2에 도시된 LED를 갖는 디바이스를 도시한다.
도 4는 도 2에 도시된 바와 같은 2개의 적층된 LED를 갖는 디바이스를 도시한다.
도 5는 단일 성장 기판의 대향 측면들 상에 성장된 2개의 적층된 LED를 갖는 디바이스를 도시한다.
도 6은 2개의 적층된 LED 및 파장 변환 요소를 갖는 디바이스를 도시한다.
도 7은 파장 변환 요소를 갖는 도 5의 디바이스를 도시한다.
본 발명의 실시예들에서, LED와 같은 다수의 발광 디바이스들이 적층된다. 단일 디바이스에 다수의 LED를 적층하면, 예를 들어 단일 LED의 풋프린트에 대응하는 소스 크기와 같은 작은 소스 크기를 유지하면서, 디바이스에 의해 생성되는 광량을 증가시킬 수 있다. 아래의 예들은 2개의 적층된 LED를 도시하지만, 본 명세서에서 설명된 기술 및 구조는 임의의 수의 적층된 LED로 확장될 수 있다.
이하의 실시예들에서 반도체 발광 디바이스들은 청색 또는 자외선 광을 방출하는 Ⅲ-질화물 LED이지만, 레이저 다이오드와 같은 LED 이외의 반도체 발광 디바이스들 및 다른 III-V 재료, III-인화물, III-비화물, II-VI 재료, ZnO, 또는 Si 기반 재료와 다른 재료 시스템으로 제조된 반도체 발광 디바이스들이 사용될 수도 있다. 단일 디바이스의 적층된 LED들은 동일한 재료로 만들어지며 동일한 색의 광을 방출하지만, 이는 필수는 아니다. 아래에 설명된 바와 같이, 사용되는 재료들은 투명 LED들이 필요한 곳에서 적절하게 투명해야 한다.
도 1 및 도 2는 본 발명의 실시예들에서 사용될 수 있는 Ⅲ-질화물 LED들(1 및 2)을 도시한다. 임의의 적절한 반도체 발광 디바이스가 사용될 수 있고 본 발명의 실시예들은 도 1 및 도 2에 도시된 LED들로 제한되지 않는다. 도 1에서, 대부분의 광은 성장 기판을 통해 LED로부터 추출된다. 이러한 디바이스는 플립 칩 디바이스로 지칭될 수 있다. 도 2에서, 대부분의 광은 성장 기판에 대향하고 전기 전기 콘택들이 형성되는 표면인 상부 표면을 통해 LED로부터 추출된다. 이러한 디바이스는 측방 디바이스로 지칭될 수 있다.
도 1 및 도 2에 도시된 디바이스들 각각은 이 기술분야에 공지된 바와 같이 성장 기판(10) 상에 III-질화물 반도체 구조를 성장시킴으로써 형성된다. 성장 기판은 종종 사파이어이지만, 예를 들어 비-Ⅲ-질화물 재료, SiC, Si, GaN 또는 합성 기판과 같은 임의의 적절한 기판일 수 있다. III-질화물 반도체 구조가 성장되는 성장 기판의 표면은 성장 전에 패터닝되거나, 러프닝되거나, 텍스처링될 수 있으며, 이는 디바이스로부터의 광 추출을 향상시킬 수 있다. 성장 표면에 대향하는 성장 기판의 표면(즉, 플립 칩 구성에서 광의 대부분이 추출되는 표면)은 성장 전 또는 후에 패터닝되거나, 러프닝되거나, 텍스처링될 수 있으며, 이는 디바이스로부터의 광 추출을 향상시킬 수 있다.
반도체 구조는 n형 영역과 및 p형 영역 사이에 샌드위치된 발광 또는 활성 영역을 포함한다. n형 영역(16)이 먼저 성장될 수 있고, 예를 들어 n형이거나 또는 의도적으로 도핑되지 않을 수 있는 버퍼 층 또는 핵형성층과 같은 준비 층, 및 또는 효율적으로 광을 방출하기 위해 발광 영역에 대해 바람직한 특정 광학, 재료 또는 전기적 특성을 위해 설계된 n형 또는 심지어 p형 디바이스 층을 포함하는 상이한 조성 및 도펀트 농도의 다수의 층을 포함할 수 있다. 발광 또는 활성 영역(18)이 n형 영역 위에 성장된다. 적절한 발광 영역들의 예로는 단일의 두꺼운 또는 얇은 발광층, 또는 장벽 층들에 의해 분리된 다수의 얇은 또는 두꺼운 발광층을 포함하는 다중 양자 우물 발광 영역을 포함한다. 그 후, p형 영역(20)이 발광 영역 위에 성장될 수 있다. n형 영역과 마찬가지로, p형 영역은 의도적으로 도핑되지 않은 층, 또는 n형 층을 포함하여, 상이한 조성, 두께, 및 도펀트 농도의 다수의 층을 포함할 수 있다.
도 1의 디바이스에서, 반도체 구조의 성장 후, p형 영역의 표면상에 반사성 p-콘택이 형성된다. p-콘택(21)은 종종 반사성 금속 및 반사성 금속의 전자 이동을 방지 또는 감소시킬 수 있는 보호 금속과 같은 다수의 도전층을 포함한다. 반사 금속은 종종 은이지만 임의의 적절한 재료 또는 재료들이 사용될 수 있다. p-콘택(21)을 형성한 후, p-콘택(21), p형 영역(20) 및 활성 영역(18)의 일부를 제거하여, n-콘택(22)이 형성되는 n형 영역(16)의 일부를 노출시킨다. n-콘택 및 p-콘택(22 및 21)은 실리콘 산화물 또는 임의의 다른 적절한 재료와 같은 유전체로 채워질 수 있는 갭(25)에 의해 서로 전기적으로 절연된다. 다수의 n-콘택 비아가 형성될 수 있다; n-콘택 및 p-콘택(22, 21)은 도 1에 도시된 구성으로 제한되지 않는다. n-콘택 및 p-콘택은 재분배되어 이 기술분야에 공지된 바와 같이 유전체/금속 스택을 갖는 본드 패드들을 형성할 수 있다.
LED를 또 다른 구조에 전기적 및 물리적으로 부착하기 위해, 하나 이상의 인터커넥트(26 및 28)가 n-콘택 및 p-콘택(22 및 21) 상에 형성되거나 그것에 전기적으로 접속된다. 인터커넥트(26)는 도 1의 n-콘택(22)에 전기적으로 접속된다. 인터커넥트(28)는 p-콘택(21)에 전기적으로 접속된다. 인터커넥트들(26 및 28)은 유전층(24) 및 갭(27)에 의해 n-콘택 및 p-콘택(22 및 21)으로부터 그리고 서로 전기적으로 절연된다. 인터커넥트들(26 및 28)은 예를 들어 땜납, 스터드 범프, 금층 또는 임의의 다른 적절한 구조일 수 있다. 다수의 개개의 LED가 단일 웨이퍼 상에 형성되고 그 후 디바이스들의 웨이퍼로부터 다이싱된다. 기판(10)은 도 1을 참조하여 전술한 바와 같이 반도체 구조의 성장 후에 또는 개개의 디바이스를 형성한 후에 시닝될(thinned) 수 있다. 일부 실시예에서, 기판은 도 1의 디바이스로부터 제거된다.
도 1에 도시된 디바이스는 다음의 도면들에서 블록 1로 표현된다. 반도체 구조, n-콘택 및 p-콘택(22 및 21), 및 인터커넥트들(26 및 28)(기판을 제외한 모든 요소들)는 다음의 도면들에서 블록 12로 표현된다.
도 1의 디바이스로부터 추출된 광의 대부분은 화살표(36)로 표시된 바와 같이 기판(10)(또는 기판(10)을 제거함으로써 노출된 반도체 구조의 표면)을 통해 추출된다.
도 2의 디바이스에서, p형 영역(20) 및 활성 영역(18)의 일부를 제거하여 n-콘택(22A)이 형성되는 n형 영역(16)의 일부를 노출시킨다.
나머지 p형 영역(20)상에는, 본딩 패드(32)가 나중에 형성될 절연층(30)이 형성된다. 절연층(30)은 예를 들어, 하나 이상의 실리콘 산화물, 실리콘 질화물 또는 임의의 다른 적절한 구조일 수 있다.
투명 도전층(34)이 절연층 및 절연층에 의해 덮이지 않은 p형 영역(20)의 부분 위에 형성된다. 투명 도전층(34)은 예를 들어 인듐 주석 산화물과 같은 도전성 산화물, 또는 금, 은 및/또는 알루미늄의 하나 이상의 얇은 층과 같은 투명 금속층일 수 있다. 금속인 투명 도전층(34)은 일부 실시예에서 예를 들어 산화물 또는 임의의 다른 적절한 재료의 얇은 유전체 층으로 코팅될 수 있고, 이는 가시광의 투과를 향상시킬 수 있다.
본딩 패드(32)는 절연층(30)과 정렬된 투명 도전층 위에 형성된다. 본딩 패드(32)는 예를 들어 금속, 금 또는 임의의 다른 적절한 구조일 수 있다. 절연층(30)은 본딩 패드(32) 바로 아래에 전류가 주입되는 것을 방지함으로써 본딩 패드(32) 아래에 생성되는 광량을 감소시킨다. 본딩 패드(32)는 일반적으로 광을 흡수한다. 도 2의 디바이스에 대한 전기 접속은 와이어 본드 또는 임의의 다른 적절한 구조에 의해 이루어진다. 와이어 본드는 다음 도면들에 도시된 바와 같이 본딩 패드(32) 및 n-콘택(22A)의 상부 표면들에 접속될 수 있다.
도 2에 도시된 디바이스는 다음 도면들에서 블록 2로 표현된다. 반도체 구조, n-콘택(22A), 절연층(30), 도전층(34) 및 본딩 패드(32)(기판을 제외한 모든 요소들)는 다음의 도면들에서 블록 14로 표현된다.
도 2의 디바이스로부터 추출된 광의 대부분은 화살표(38)로 표시된 바와 같이 투명 도전층(34)을 통해 추출된다.
도 1에 도시된 디바이스는 플립 칩 디바이스이며, 이는 종종 측방 디바이스인 도 2에 도시된 디바이스보다 높은 전류에서 작동된다. 예를 들어, 도 1의 플립 칩 디바이스는 0.75A보다 큰 전류(예를 들어, 1A가 전형적일 수 있음)에서 작동될 수 있는 반면, 도 2의 측방 디바이스는 0.75A보다 작은 전류(예를 들어, 0.35A가 전형적일 수 있음)에서 작동될 수 있다. 본 명세서에서 설명된 디바이스는 임의의 적절한 조건 하에서 작동될 수 있지만, 도 1의 디바이스와 같은 플립 칩 디바이스는 본 명세서에서 "고전력" 디바이스로 지칭될 수 있는 반면, 도 2의 디바이스와 같은 측방 디바이스는 본 명세서에서 "중간 전력" 디바이스로 지칭될 수 있다.
도 2의 측방 디바이스는 실질적으로 투명한 반면, 도 1의 플립 칩 디바이스에서는, 불투명 콘택들 및 인터커넥트들에 대향하는 표면을 통해서만 광을 추출할 수 있다. 따라서, 아래 도 3, 도 4 및 도 5에 도시된 구조들과 같은 상부 표면(마운트의 반대편)으로부터 구조로부터 광이 추출되는 불투명 마운트를 갖는 구조에서, 도 1의 플립 칩 디바이스는 마운트에 가장 가까운 디바이스인 하부 디바이스로서만 적절하다. (대조적으로, 도 2의 실질적으로 투명한 측방 디바이스는 상부, 하부 또는 중간 디바이스로서 사용될 수 있다.) 투명 마운트를 통해 광이 추출되는 구조에서, 도 1의 플립 칩 디바이스는 마운트에서 가장 멀리 있는 디바이스인 상부 디바이스로서만 적절할 수 있다.
도 3은 적층된 다중 접합 디바이스의 제1 예를 도시한다. 도 3의 디바이스에서, 도 1에 도시된 LED와 같은 플립 칩 디바이스가 마운트(46)에 부착된다. 도 2에 도시된 LED와 같은 측방 디바이스가 LED(1)에 부착된다.
마운트(46)는 예를 들어 도전성 본딩 패드를 갖는 세라믹 기판, 전기적 절연을 위한 적어도 하나의 절연층을 갖는 금속 기판, 또는 PC 보드와 같은 임의의 적절한 구조일 수 있다. 마운트(46)의 상부 표면(48)은 마운트(46) 상에 직접 장착된 LED(1) 및 LED(1) 상에 장착된 LED(2) 양쪽 모두에 전기 접속하기 위한 본딩 패드들을 포함한다. 마운트(46)는 LED들(1 및 2)을 예를 들어 직렬, 병렬 또는 임의의 다른 적절한 구성으로 서로 전기적으로 접속하기 위해 표면 및/또는 임베드된 전기 트레이스들을 포함할 수 있다. 일부 실시예에서, 트레이스들은 LED들(1 및 2)을 개별적으로 어드레싱하기 위해 마운트(46) 상에 또는 마운트(46) 내에 형성된다. LED들(1 및 2)은 동일하거나 상이한 구동기 회로들에 접속될 수 있으며, 따라서 최적의 구동 전류에서 또는 그 근처에서 각각의 LED를 작동시키기 위해 LED들(1 및 2)은 상이한 구동 전류들에서 작동될 수 있다.
LED(1)를 선택하여 마운트(46) 상에 배치한 다음, 납땜, 금속 인터커넥트들, 금 인터커넥트들, 도전성 접착제, 또는 임의의 다른 적절한 재료 또는 본드를 통해 부착할 수 있다. LED(1)는 콘택들이 마운트(46)에 가장 가까이 있고, 기판(10)이 마운트로부터 가장 멀리 있도록 장착된다.
투명 접착제(40)가 LED(1)의 기판(10) 위에 배치된다. 투명 접착제는 LED(1)와 LED(2) 사이의 강한 결합을 형성하도록(예를 들어, 접착제는 일부 실시예에서 적어도 shore A 60의 기계적 강도를 가질 수 있음) 그리고 LED들(1 및 2)로부터의 광에 노출될 때 황화(yellowing)에 저항하도록 선택된다. 예를 들어, 하나 이상의 비-III-질화물 재료, 실리콘, 에폭시, 부착 접착제, PDMS(polydimethylsiloxane), BCB(benzocyclobutene), 또는 2,9-디메틸-4, 7-디페닐-1,10-페난트롤린(BCP)을 포함하는 임의의 적절한 접착제가 사용될 수 있다.
일부 실시예에서, 파장 변환 재료, 광 추출을 향상시키고 및/또는 산란을 일으키는 재료, 접착제의 굴절률을 변경하는 재료, 또는 임의의 다른 적절한 재료가 본 명세서에 설명된 투명 접착층들 중 임의의 층에 배치될 수 있다.
LED(2)가 투명 접착제(40)를 통해 LED(1)에 부착된다. LED(2)는 LED(2)의 성장 기판(10)이 LED(1)의 성장 기판(10)에 부착되도록 LED(1) 위에 배치된다. 따라서, 투명 접착제(40)는 LED(1) 또는 LED(2)의 콘택들과 간섭하지 않는다. LED(2)를 LED(1)에 부착한 후에, 와이어 본드들(42, 44)이 LED(2)의 p-본딩 패드(32) 및 n-콘택(22A)을 각각 마운트(46)의 상부 표면(48)에 배치된 전기 접속들에 접속할 수 있다.
도 4는 적층된 다중 접합 디바이스의 제2 예를 도시한다. 도 4의 디바이스에서, 도 2에 도시된 LED와 같은 측방 디바이스가 마운트(46)의 상부 표면(48)에 부착된다. 도 2에 도시된 LED와 같은 제2 측방 디바이스가 제1 측방 디바이스 위에 적층된다.
도 3을 참조하여 전술한 바와 같이, 마운트(46)는 임의의 적절한 구조일 수 있다. 제1 LED(2a)는 예를 들어 Au/Sn 땜납 또는 임의의 다른 적절한 재료 및/또는 공정에 의해 성장 기판(10)을 통해 마운트(46)에 부착된다. 와이어본드들(50, 52)은 마운트(46)상의 본딩 패드들을 LED(2a)의 p-본딩 패드(32) 및 n-콘택(22A)에 전기적으로 접속한다.
도 3을 참조하여 상술한 접착제들 중 하나 이상의 접착제와 같은 투명한 접착제 재료(54)가 LED(2a) 위에 배치된다.
투명 분리기(56)가 접착제 재료(54)를 통해 LED(2a)에 부착된다. 투명 분리기(56)는 LED(2a)를 마운트(46)에 전기적으로 접속하는 와이어본드들(50, 52)을 보호하기 위해 제2 LED(2b)를 LED(2a)로부터 이격시킨다. 따라서, 도 4에 도시된 바와 같이, 투명 분리기(56)는 LED(2a)상의 와이어본드 접속들의 간격보다 좁고, 와이어본드들(50, 52)의 상부보다 높기 때문에, LED(2b)는 와이어본드를 파손하지 않는다. 투명 분리기(56)는 매우 투명하고, 기계적으로 견고하며, LED들(2a 및 2b)이 작동되는 온도 및 플럭스에 내성을 갖도록 선택된다. 일부 실시예에서, 투명 분리기(56) 및 접착제(54)의 굴절률은 LED(2a)로부터의 광을 효율적으로 추출하도록 선택될 수 있다. 투명 분리기(56)는 예를 들어 사파이어, 유리, 투명 세라믹, 실리콘(예를 들어, 이전에 경화되고 개별화된 고 굴절률 실리콘과 같은), 또는 임의의 다른 적절한 재료일 수 있다. 일부 실시예에서, 투명 분리기(56)는 높은 작동 온도, 예를 들어 일부 실시예에서 100℃를 초과하는 온도에서 매우 투명하고 기계적으로 견고하도록 선택된다. 투명 분리기(56)의 굴절률은 일부 실시예에서 청색 광 추출을 최대화하도록 선택될 수 있다. 투명 분리기의 굴절률은 일부 실시예에서는 적어도 1.6, 일부 실시예에서는 적어도 1.7, 일부 실시예에서는 2.2 이하일 수 있다.
일부 실시예에서, 투명 분리기(56)는 세라믹 인광체와 같은 파장 변환 구조이다. 일부 실시예에서, LED(2a)로부터의 광은 파장 변환 투명 분리기에 의해 완전히 변환되고, 그 후 구조로부터 추출된 결합된 광의 색은 LED(2b)에 의해 조정된다. 이러한 디바이스는 도 6을 참조하여 후술되는 바와 같이, 디바이스의 상부 위에 배치된 추가의 파장 변환 재료가 있거나 없이 사용될 수 있다.
투명 분리기(56)를 LED(2a)에 부착한 후에, 접착제 재료(54)는 전형적으로 완전히 경화된다.
도 3을 참조하여 상술한 접착제들 중 하나 이상의 접착제와 같은 제2 투명 접착제 재료(58)가 투명 분리기(56) 위에 배치된다. 제2 접착제 재료(58)는 투명 접착제(54)와 동일할 수 있지만, 이는 필수는 아니다. 제2 LED(2b)가 제2 접착제 재료(58)에 의해 투명 분리기(56)에 부착된 다음, 제2 접착제 재료(58)는 완전히 경화된다. 제2 LED(2b)는 성장 기판(10)을 통해 접착제 재료(58)를 통해 투명 분리기(56)에 부착된다. LED(2b)를 분리기(56)에 부착한 후에, 와이어 본드들(60, 62)은 마운트(46)상의 본딩 패드들을 LED(2b)의 p-본딩 패드(32) 및 n-콘택(22A)에 전기적으로 접속한다.
도 5는 적층된 다중 접합 디바이스의 제3 예를 도시한다. 도 5의 디바이스에서, 2개의 LED(3a 및 3b)가 단일 성장 기판(10)의 대향 측면들 상에 성장된다. 예를 들어, LED(3a)로 형성되는 제1 반도체 구조가 먼저 성장 기판(10) 상에 성장된 다음, 성장 기판(10)이 뒤집히고 LED(3b)로 형성되는 제2 반도체 구조가 성장 기판(10)의 배면측에 성장된다. 일부 실시예들에서, 2개의 반도체 구조는 동시에 성장될 수 있다.
그 후 반도체 구조들이 LED들로 형성된다. LED(3a)는 성장 기판(10)을 통해 광이 추출되도록 콘택 측이 아래로 장착되는 디바이스일 수 있다. 이러한 구조의 일례가 도 1에 도시된 디바이스이다. LED(3b)는 반도체 구조 상에 형성된 콘택들을 통해 광이 추출되도록 콘택 측이 위로 장착되는 디바이스일 수 있다. 그러한 구조의 일례가 도 2에 도시된 디바이스이다. 구조는 LED(3a)의 콘택들을 통해 마운트(46)에 부착된다. 와이어 본드들(72, 74), 또는 임의의 다른 적절한 전기 접속 구조가 LED(3b)의 p-본딩 패드 및 n-콘택을 마운트(46)상의 전기 패드들에 접속한다.
도 6은 다수의 적층된 LED를 갖는 파장 변환된 디바이스를 도시한다. 제1 및 제2 LED들(4, 5)이 마운트(46) 상에 적층된다. 제1 및 제2 LED들(4, 5)은 상술한 구조들 중 임의의 구조일 수 있다. 파장 변환 요소(70)는 마운트(46)로부터 가장 멀리 있는 LED인 상부 LED(5)의 상부 표면 위에 형성된다.
파장 변환 요소(70)는 예를 들어 종래의 인광체, 유기 인광체, 양자점, 유기 반도체, II-VI 또는 III-V 반도체, II-VI 또는 III-V 반도체 양자점 또는 나노 결정, 염료, 중합체, 또는 발광하는 다른 재료들일 수 있는 하나 이상의 파장 변환 재료를 포함한다. 파장 변환 재료는 LED에 의해 방출된 광을 흡수하고 하나 이상의 상이한 파장의 광을 방출한다. LED에 의해 방출된 변환되지 않은 광은 종종 구조로부터 추출된 광의 최종 스펙트럼의 일부이지만, 그럴 필요는 없다. 구조로부터 추출된 광의 최종 스펙트럼은 백색 또는 단색일 수 있다. 일반적인 조합들의 예로는 황색 방출 파장 변환 재료와 결합된 청색 방출 LED, 녹색 및 적색 방출 파장 변환 재료와 결합된 청색 방출 LED, 청색 및 황색 방출 변환 재료와 결합된 자외선 방출 LED, 및 청색, 녹색 및 적색 방출 파장 변환 재료와 결합된 자외선 방출 LED를 포함한다. 다른 색의 광을 방출하는 파장 변환 재료들을 추가하여 구조로부터 추출되는 광의 스펙트럼을 조정할 수 있다.
일부 실시예에서, 파장 변환 요소(70)는 LED들과 별도로 제조되고, 예를 들어 웨이퍼 본딩 또는 실리콘 또는 에폭시와 같은 적절한 접착제를 통해 상부 LED에 부착되는 구조이다. 이러한 미리 제조된 파장 변환 요소의 일례는 예를 들어 세라믹 인광체이고, 이는 예를 들어 분말 인광체 또는 인광체의 전구체 재료들을 세라믹 슬래브로 소결함으로써 형성되고, 세라믹 슬래브는 그 후 개개의 파장 변환 요소들로 다이싱될 수 있다. 세라믹 인광체는 또한 테이프 캐스팅(tape casting)에 의해 형성될 수도 있는데, 여기서 세라믹은 다이싱(dicing) 또는 커팅(cutting)이 필요 없이 정확한 형상으로 제조된다. 적절한 비-세라믹 미리 형성된 파장 변환 요소들의 예로는 롤링, 캐스팅 또는 다른 방식으로 시트로 형성된 다음, 개개의 파장 변환 요소들로 개별화되는 실리콘 또는 유리와 같은 투명 재료 내에 배치된 분말 인광체들을 포함하고, 인광체가 실리콘과 혼합되어 투명 기판 상에 배치된다.
도 7은 접착제 재료 층(80)에 의해 LED(3b)에 부착된 파장 변환 요소(70)를 갖는 도 5의 디바이스를 도시한다. 파장 변환 요소(70)는 유사한 방식으로 도 3 및 도 4의 디바이스들 위에 배치될 수 있다.
광이 상부 표면을 통해 디바이스를 빠져나가도록 하기 위해 LED들 및 파장 변환 요소의 측면들에 반사성 재료가 배치될 수 있다.
본 발명을 상세하게 설명하였지만, 이 기술분야의 숙련자들은 본 개시 내용이 주어지면, 본 명세서에서 설명된 발명 개념의 사상을 벗어나지 않고 본 발명에 수정들이 이루어질 수 있음을 알 것이다. 따라서, 본 발명의 범위는 도시되고 설명된 특정 실시예들로 제한되는 것으로 의도되지 않는다.

Claims (15)

  1. 디바이스로서,
    제1 n형 영역과 제1 p형 영역 사이에 배치된 제1 반도체 발광층을 포함하는 제1 발광 구조체를 포함하는 제1 측방 디바이스;
    제2 n형 영역과 제2 p형 영역 사이에 배치된 제2 반도체 발광층을 포함하는 제2 발광 구조체를 포함하는 제2 측방 디바이스;
    상기 제1 발광 구조체와 상기 제2 발광 구조체를 분리하는 비-Ⅲ-질화물 재료를 포함하는 분리기; 및
    상기 분리기를 상기 제1 발광 구조체와 상기 제2 발광 구조체 사이에 부착하는 접착제
    를 포함하고,
    상기 제2 반도체 발광층은 상기 제1 반도체 발광층 위에 배치되고,
    상기 분리기는 상기 제1 반도체 발광층으로부터의 광이 상기 분리기를 통해 추출되도록 배치되고,
    상기 분리기는, 상기 제1 n형 영역에 전기적으로 접속되는 제1 와이어 본드 및 상기 제1 p형 영역에 전기적으로 접속되는 제2 와이어 본드를 보호하기 위해, 상기 제2 발광 구조체를 상기 제1 발광 구조체로부터 이격시키고,
    상기 분리기는 파장 변환 구조체인, 디바이스.
  2. 제1항에 있어서, 상기 접착제 내에 배치된 파장 변환 재료를 추가로 포함하는, 디바이스.
  3. 제1항에 있어서,
    상기 제1 n형 영역, 상기 제1 발광층 및 상기 제1 p형 영역은 제1 성장 기판 상에 성장되고;
    상기 제2 n형 영역, 상기 제2 발광층 및 상기 제2 p형 영역은 제2 성장 기판 상에 성장되는, 디바이스.
  4. 제3항에 있어서,
    상기 제1 n형 영역에 전기적으로 접속된 제1 콘택; 및
    상기 제1 p형 영역에 전기적으로 접속된 제2 콘택을 추가로 포함하는, 디바이스.
  5. 제4항에 있어서,
    상기 제1 콘택을 마운트에 접속하는 상기 제1 와이어 본드; 및
    상기 제2 콘택을 상기 마운트에 접속하는 상기 제2 와이어 본드를 추가로 포함하는, 디바이스.
  6. 제5항에 있어서,
    상기 제2 n형 영역에 전기적으로 접속된 제3 콘택;
    상기 제2 p형 영역에 전기적으로 접속된 제4 콘택;
    상기 제3 콘택을 상기 마운트에 접속하는 제3 와이어 본드; 및
    상기 제4 콘택을 상기 마운트에 접속하는 제4 와이어 본드를 추가로 포함하는, 디바이스.
  7. 제3항에 있어서, 상기 접착제는,
    상기 제1 p형 영역을 상기 분리기에 부착하는 제1 접착층; 및
    상기 제2 성장 기판을 상기 분리기에 부착하는 제2 접착층
    을 포함하는, 디바이스.
  8. 제7항에 있어서,
    상기 제1 성장 기판은 마운트에 부착되는, 디바이스.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020177026086A 2015-02-18 2016-02-10 다수의 적층된 발광 디바이스를 갖는 디바이스 KR102504008B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562117497P 2015-02-18 2015-02-18
US62/117,497 2015-02-18
PCT/EP2016/052779 WO2016131686A1 (en) 2015-02-18 2016-02-10 Device with multiple, stacked light emitting devices

Publications (2)

Publication Number Publication Date
KR20170118178A KR20170118178A (ko) 2017-10-24
KR102504008B1 true KR102504008B1 (ko) 2023-02-28

Family

ID=55345823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177026086A KR102504008B1 (ko) 2015-02-18 2016-02-10 다수의 적층된 발광 디바이스를 갖는 디바이스

Country Status (7)

Country Link
US (1) US10121770B2 (ko)
EP (1) EP3259779B1 (ko)
JP (1) JP6832282B2 (ko)
KR (1) KR102504008B1 (ko)
CN (1) CN107258014B (ko)
TW (1) TWI696260B (ko)
WO (1) WO2016131686A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785930B (zh) * 2019-01-25 2022-12-01 晶元光電股份有限公司 光電半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192672A (ja) * 2010-03-11 2011-09-29 Olympus Corp 発光装置
US20120248473A1 (en) * 2011-04-01 2012-10-04 Wu-Cheng Kuo Light emitting semiconductor structure
JP2014120571A (ja) * 2012-12-14 2014-06-30 Stanley Electric Co Ltd 半導体発光装置及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213657A (ja) * 1994-10-24 1996-08-20 Mitsubishi Electric Corp 可視光ｌｅｄ装置，及びその製造方法
JP4496596B2 (ja) * 2000-03-27 2010-07-07 ソニー株式会社 発光装置
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
CN2461239Y (zh) * 2000-12-13 2001-11-21 胜开科技股份有限公司 积体电路堆叠装置
JP2002335015A (ja) * 2001-05-09 2002-11-22 Rohm Co Ltd 半導体発光素子
JP4206779B2 (ja) * 2002-02-25 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
JP4175138B2 (ja) * 2003-02-21 2008-11-05 日本電気株式会社 半導体装置
JP4203031B2 (ja) * 2004-03-18 2008-12-24 株式会社東芝 積層型電子部品の製造方法
KR100691177B1 (ko) 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
JP2008130777A (ja) * 2006-11-20 2008-06-05 Olympus Corp 半導体発光装置
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
TWI370563B (en) 2008-10-27 2012-08-11 Epistar Corp Vertical ac led
US20100252103A1 (en) * 2009-04-03 2010-10-07 Chiu-Lin Yao Photoelectronic element having a transparent adhesion structure and the manufacturing method thereof
CN101877378B (zh) * 2009-04-28 2013-05-15 晶元光电股份有限公司 具有透明粘结结构的光电元件及其制造方法
CN102117771B (zh) * 2009-12-31 2013-05-08 比亚迪股份有限公司 一种发光二极管外延片和管芯及其制作方法
EP2636077A2 (en) * 2010-11-02 2013-09-11 Koninklijke Philips Electronics N.V. Light emitting device with improved extraction efficiency
KR20130009373A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자
US20130285010A1 (en) * 2012-04-27 2013-10-31 Phostek, Inc. Stacked led device with posts in adhesive layer
KR101455083B1 (ko) * 2012-08-10 2014-10-28 삼성전자주식회사 조명 장치
EP2896077B1 (en) * 2012-09-17 2019-01-16 Lumileds Holding B.V. Light emitting device including shaped substrate
JP6535598B2 (ja) * 2012-11-07 2019-06-26 ルミレッズ ホールディング ベーフェー フィルタ及び保護層を含む発光デバイス
JP6097084B2 (ja) * 2013-01-24 2017-03-15 スタンレー電気株式会社 半導体発光装置
JP6048880B2 (ja) * 2013-01-25 2016-12-21 パナソニックＩｐマネジメント株式会社 発光素子用パッケージ及びそれを用いた発光装置
TWI568019B (zh) * 2013-02-04 2017-01-21 晶元光電股份有限公司 發光裝置
TWI506813B (zh) * 2013-04-09 2015-11-01 Unity Opto Technology Co Ltd Single crystal dual light source light emitting element
JP6680670B2 (ja) * 2013-04-11 2020-04-15 ルミレッズ ホールディング ベーフェー トップエミッション型半導体発光デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192672A (ja) * 2010-03-11 2011-09-29 Olympus Corp 発光装置
US20120248473A1 (en) * 2011-04-01 2012-10-04 Wu-Cheng Kuo Light emitting semiconductor structure
JP2014120571A (ja) * 2012-12-14 2014-06-30 Stanley Electric Co Ltd 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
TWI696260B (zh) 2020-06-11
JP6832282B2 (ja) 2021-02-24
US20180068988A1 (en) 2018-03-08
EP3259779B1 (en) 2019-09-18
EP3259779A1 (en) 2017-12-27
CN107258014A (zh) 2017-10-17
TW201705443A (zh) 2017-02-01
US10121770B2 (en) 2018-11-06
CN107258014B (zh) 2021-04-13
JP2018506187A (ja) 2018-03-01
KR20170118178A (ko) 2017-10-24
WO2016131686A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
KR102245056B1 (ko) 전면 발광형 반도체 발광 장치
JP5918221B2 (ja) Ｌｅｄチップの製造方法
KR102137682B1 (ko) 파장 변환 발광 다이오드
US10886440B2 (en) Wavelength converted semiconductor light emitting device
KR102467614B1 (ko) 패키지화된 파장 변환형 발광 디바이스
WO2016094422A1 (en) Wavelength converted semiconductor light emitting device
KR102204220B1 (ko) 필터 및 보호층을 포함하는 발광 디바이스
CN107078195B (zh) 具有反射层的底座上的发光设备
KR102504008B1 (ko) 다수의 적층된 발광 디바이스를 갖는 디바이스

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant