CN102640258B - 一种制作氮化物半导体器件的方法 - Google Patents
一种制作氮化物半导体器件的方法 Download PDFInfo
- Publication number
- CN102640258B CN102640258B CN201080054182.0A CN201080054182A CN102640258B CN 102640258 B CN102640258 B CN 102640258B CN 201080054182 A CN201080054182 A CN 201080054182A CN 102640258 B CN102640258 B CN 102640258B
- Authority
- CN
- China
- Prior art keywords
- layer
- support substrates
- passivation layer
- nitride
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 146
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 92
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000002161 passivation Methods 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 14
- -1 nitride compound Chemical class 0.000 claims description 11
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 239000004809 Teflon Substances 0.000 claims description 5
- 229920006362 Teflon® Polymers 0.000 claims description 5
- 210000003298 dental enamel Anatomy 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000001476 alcoholic effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000012188 paraffin wax Substances 0.000 claims description 4
- 229920000728 polyester Polymers 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 230000001680 brushing effect Effects 0.000 claims description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 3
- 229910052733 gallium Inorganic materials 0.000 claims 3
- 239000007788 liquid Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000013517 stratification Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02425—Conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明公开了一种制作氮化物半导体器件的方法。该方法包括：在第一支撑衬底上形成氮化镓（GaN）外延层，在GaN外延层上形成第二支撑衬底，在除第一支撑衬底之外的其他区域的表面上形成钝化层，通过使用钝化层作为掩膜蚀刻第一支撑衬底，以及去除钝化层从而露出第二支撑衬底和GaN外延层。
Description
技术领域
本发明涉及一种制作氮化物半导体器件的方法。
背景技术
氮化镓（GaN）为一种Ⅲ-Ⅴ族化合物半导体。GaN化合物半导体不仅被用作诸如以蓝光、绿光以及紫外区的光工作的半导体激光器和发光二极管（LED）等光学器件，而且被用作诸如以高温和高输出工作的高电子迁移率晶体管（HEMT，High Electron Mobility Transistor）和场效应晶体管（FET，Field EffectTransistor）等高温高输出电子器件。
通常情况下，当使GaN化合物半导体生长以形成器件时，使用由蓝宝石（Al2O3）或碳化硅（SiC）组成的混合衬底（substrate）。
这是因为很难将常用的批量制作方法用于制作GaN衬底，与通常用于其他半导体的熔融法相比，制作GaN衬底需要高温高压条件。
特别是，Al2O3衬底或SiC衬底的晶格常数和热膨胀系数与GaN衬底的晶格常数和热膨胀系数大不相同，这可能导致生长的GaN晶体具有高缺陷密度。
这些缺点可能会降低实施器件的效率并导致漏电流。相应地，器件的性能和产率也会降低。因此需要一种高质量单晶GaN衬底。
根据常用的单晶GaN衬底制作方法，在诸如通过氢化物气相外延（HVPE，Hydride Vapor Phase Epitaxy）方法制作的Al2O3衬底或SiC衬底的混合衬底上生长批量GaN层，之后去除Al2O3衬底或SiC衬底。
这里，可以应用激光剥离工艺（laser lift-off process）去除诸如Al2O3衬底或SiC衬底的下部衬底。
然而，由于激光剥离工艺中的激光光束产生高热量，GaN衬底可能会受到热的影响。
换句话说，激光剥离工艺可能导致氮化物半导体层和诸如Al2O3衬底或SiC衬底的下部衬底之间的应力，甚至破坏或损坏GaN衬底。
制作诸如LED或激光二极管（LD）的发光器件，通常用到由诸如硅、Al2O3、以及SiC的GaN的不同材料组成的混合衬底。
然而，当在混合衬底上生长GaN基材料时，由于热膨胀系数的差别和晶格常数的差别，导致在生长的薄膜中可能出现诸如晶格失配（lattice mismatch）或穿透位错（threading dislocation）的缺陷。
在氮化物半导体LED中，Al2O3通常用于衬底。由于Al2O3不传导电流，在侧面设置了供应电流的电极。
这里，部分有源层（active layer）产生的光漏出到外部，从而影响了外部量子效率。然而，实际上，大量的光以热的形式消失，被封闭在Al2O3衬底和氮化物半导体层中。另外，由于电流施加于侧面方向，在发光器件中产生了电流密度的不平衡，从而使器件的性能下降。
为此目的，正在进行研究以发展制作发光器件的技术，该技术中，Al2O3衬底被去除且电极具有垂直结构。通常，激光工艺可用于去除Al2O3衬底。
然而，激光工艺经常引起Al2O3衬底和氮化物半导体之间的应力。因此，可能会损坏氮化物半导体。
发明内容
技术问题
本发明的实施例提供一种制作氮化物半导体器件的方法，该方法能够生长高质量单晶GaN层。
技术方案
在一个实施例中，制作氮化物半导体器件的方法包括：在第一支撑衬底上形成氮化镓（GaN）外延层，在GaN外延层上形成第二支撑衬底，在除第一支撑衬底之外的其他区域的表面上形成钝化层，通过使用钝化层作为掩膜蚀刻第一支撑衬底，以及去除钝化层从而露出第二支撑衬底和GaN外延层。
在另一实施例中，制作氮化物半导体器件的方法包括：在支撑衬底上形成发光结构，在发光结构上形成第二导电层，在除支撑衬底区域以外的发光结构的表面和第二导电层的表面上形成钝化层，通过使用钝化层作为蚀刻掩膜蚀刻支撑衬底以露出发光结构的一个表面，以及去除钝化层。
在下面的附图和描述中将阐述本发明一个或更多个实施例的详细内容。本发明的其它特征将从下面的描述、附图以及权利要求中变得明显。
发明的有益效果
根据一个实施例，能够实现一种高质量GaN层。
特别地，外延层和支撑部分在混合衬底上形成然后由涂层保护。因此，混合衬底被选择性地去除。
由于混合衬底通过湿蚀刻被选择性地去除，可以防止破坏外延层和支撑部分。即，可以在去除混合衬底过程中将对器件的损坏降低至最小。
能够保护支撑部分免受湿蚀刻剂影响的涂层可以用作涂层以保护外延层和支撑部分。
此外，涂层可以在短时间内被大量使用。因此可以提高经济效率和生产率。
另外，通过使GaN层在混合衬底已经被去除的外延层上生长，提高了GaN层的结晶度，同时也提高了器件的电特性。
根据另一个实施例，可以实现氮化物发光器件的垂直结构。
即，由于发光结构和支撑部分在混合衬底上形成然后由涂层保护，混合衬底可以被选择性地去除。
由此，发光结构能够具有垂直结构。因此，提高了电气特性同时能够在器件中维持均匀的电流密度。
由于涂层阻止了发光结构的损坏，因此可以提高光学特性。
在发光结构的一侧设置的支撑部分可以在去除混合衬底过程中对发光结构进行处理。
另外，在去除混合衬底之后，支撑部分可以充当发光结构的电极。因此，可以实现一种高效发光器件。
附图说明
图1至图6是根据本发明一个实施例的制作氮化物半导体器件的方法的示意图；
图7至图11是根据本发明另一个实施例的制作氮化物半导体器件的方法的示意图。
具体实施方式
现在对本发明的实施例进行详细地说明，其示例在附图中说明。
在实施例的描述中，应理解，当层（或膜）区域、图案或结构被称为在另一层（或膜）、区域、垫（pad）、或图案“上”，术语“上”和“下”包括“直接”和“间接”的含义。另外，关于在每层的‘上’和‘下’的引用以附图为基础。
在附图中，为了便于描述和清楚，每一层的厚度或尺寸被放大、忽略或示意地说明。并且，每一个器件的尺寸并不完全反映实际尺寸。
（实施例1）
在下文中，将参照图1至图6描述根据本发明实施例的制作氮化物半导体器件的方法。
参照图1，在第一支撑衬底100上形成氮化镓（GaN）外延层110。
任意类型的衬底均可以被采用作为第一支撑衬底100，只要该衬底能够在其上形成GaN外延层110。
例如，第一支撑衬底100可以是氧化物衬底和碳化物衬底中的任意一种，例如，蓝宝石（Al2O3）衬底、硅（Si）衬底以及碳化硅（SiC）衬底。
GaN外延层110可以起到作为之后形成的GaN半导体层的缓冲层的作用。
即，GaN外延层110可以设置在第一支撑衬底100和GaN半导体层之间以降低诸如晶格失配和热膨胀系数差别等物理特性。
例如，GaN外延层110可由金属有机化学气相淀积（MOCVD，Metal OrganicChemical Vapor Deposition）工艺形成。GaN外延层110形成厚度大约2μm至8μm。
因此，当在GaN外延层110的任意一个表面上形成单晶GaN层时，两层的热膨胀系数和晶格常数几乎相等。因此可以获得高质量GaN层。
参照图2，在GaN外延层110上形成第二支撑衬底120。
因为第二支撑衬底120形成具有足够的厚度以处理GaN外延层110，因此第二支撑衬底120可以用作控制设置在其下部的层的处理晶片（wafer）。
第二支撑衬底120比GaN外延层110厚大约10至50倍。
例如，第二支撑衬底120可以具有50μm至100μm的厚度。
第二支撑衬底120可以由诸如金属的导电材料制成。
例如，第二支撑衬底120可能由Cu、Pt、Au、Ni和Al中的任意一种电镀形成或可能由这些金属的合金形成。
第二支撑衬底120的材料不限于导电材料。例如，第二支撑衬底120可能由与第一支撑衬底100相同的材料制成，即氧化物衬底或碳化物衬底。
因此，GaN外延层110设置在第一支撑衬底100和第二支撑衬底120之间。
例如，接触第一支撑衬底100的GaN外延层110的任意一个表面可以被称为第一表面111而接触第二支撑衬底120的另一表面被称为第二表面112。
参照图3，在GaN外延层110的表面上和第二支撑衬底120的表面上形成钝化层160。
钝化层160适合于保护GaN外延层110和第二支撑衬底120免受用于去除第一支撑衬底100的蚀刻工艺的影响。
钝化层160可以设置在除了第一支撑衬底100的区域的表面上，即，GaN外延层110的外露区域和第二支撑衬底120的外露区域。
即，钝化层160可以选择性地设置在GaN外延层110的侧面上，和第二支撑衬底120的侧面以及第二支撑衬底120的上表面上。
例如，钝化层160可以由搪瓷（enamel）、特氟龙（Teflon）、石蜡和聚酯中的至少一种形成。
可以通过旋涂（spin coating）或刷涂（brush coating）将钝化层160选择性地只设置在GaN外延层110的外露区域和第二支撑衬底120的外露区域上。
接下来，进行针对钝化层160的固化工艺。
参照图4，去除第一支撑衬底100并且露出GaN外延层110的第一表面111。
这里，可以通过进行蚀刻工艺去除第一支撑衬底100，该蚀刻工艺使用钝化层160作为蚀刻掩膜。
并且，第一支撑衬底100可以通过湿蚀刻工艺去除，该湿蚀刻工艺使用选择性蚀刻剂。
进行湿蚀刻直到使第一支撑衬底100上的GaN外延层110的第一表面111露出。
使用钝化层160能够选择性地去除第一支撑衬底100而不损坏第二支撑衬底120和GaN外延层110。
另外，第一支撑衬底100可以迅速地从GaN外延层110去除从而阻止对GaN外延层110的损坏。
在去除第一支撑衬底100之后，整个结构可以翻转约180度以使第二支撑衬底120设置在GaN外延层110的下部。或者，可以在去除第一支撑衬底100之前将第一支撑衬底100、GaN外延层110和第二支撑衬底120翻转大约180度，然后进行针对第一支撑衬底100的蚀刻工艺。
参照图5，钝化层160被去除，露出第二支撑衬底120的外表面和GaN外延层110的外表面。
钝化层160可以通过涂层去除工艺去除。
例如，可以使用诸如甲醇、丙酮和异丙醇（IPA）等醇溶剂去除钝化层160。
因此，GaN外延层110设置在第二支撑衬底120上。另外，GaN外延层110的第一表面111以露出状态设置在上部。
因此，GaN外延层110可以用作生长批量GaN的衬底。
参照图6，在GaN外延层110的第一表面111上形成单晶GaN半导体层130。
GaN半导体层130可以通过氢化物气相外延（HVPE）工艺形成。
由于GaN半导体层130在GaN外延层110上形成，该GaN外延层110具有与GaN半导体层130几乎相同的热膨胀系数和晶格常数，因此可以获得高质量GaN层。
另一方面，去除第一支撑衬底100的GaN外延层110具有相当小的厚度。因此，处理GaN外延层110是困难的。
为此目的，根据本实施例，在GaN外延层110的第二表面112上形成第二支撑衬底120，由此便于GaN外延层110的处理。
第二支撑衬底120由导电金属制成并且具有比GaN半导体层130更高的熔点。因此，在GaN半导体层130生长之后制作器件时，第二支撑衬底120可以用作电极层。
另外，设置在第二支撑衬底120上的GaN外延层110可以起到作为GaN半导体层130的生长缓冲层的作用，从而减少了器件缺陷。
根据本实施例，在选择性地去除设置在GaN外延层110的下部的第一支撑衬底100之后，可以在GaN外延层110上形成单晶GaN半导体层130。
因此，可以获取高质量GaN半导体层130。
参照图7至图11描述根据另一个实施例的制作氮化物半导体器件的方法。特别地，本实施例说明了使用氮化物半导体制作LED的方法。
参照图7，在支撑衬底200上形成发光结构210。
支撑衬底200可以是Al2O3衬底、Si衬底、SiC衬底、包括在其上部的GaN的Al2O3衬底、包括在其上部的GaN的Si衬底和包括在其上部的GaN的SiC衬底中的任意一种。
发光结构210可以通过在支撑衬底200上外延生长GaN缓冲层（未示出）至大约2μm至3μm的厚度然后淀积第一半导体层220、有源层230和第二半导体层240而形成。
或者，发光结构210可以以在支撑衬底200上淀积第二半导体层240、有源层230和第一半导体层220的方式形成。
第一半导体层220可以是设置在支撑衬底200上的n型GaN层。
有源层230可以设置在第一半导体层220上，具有氮化镓基单量子阱（SQW，Single Quantum Well）结构或多量子阱（MQW，Multi Quantum Well）结构。并且，有源层230可以具有以上述结构的超晶格形式的量子结构。有源层230的量子结构可以通过结合诸如AlInGaN和InGaN等各种氮化镓基材料形成。
第二半导体层240可以是设置在有源层230上的p型GaN层。
发光结构210通过电子和空穴的结合在有源层中产生光，从而起到作为发光器件的作用。
特别地，通过去除支撑衬底200实现具有垂直电极结构的发光器件，因此提高了电效率。
参照图8，在第二半导体层240上形成第二导电层250。
第二导电层250具有足够的厚度以支撑发光结构210。
例如，第二导电层250可能具有大约50μm至100μm的厚度。
第二导电层250可以由导电材料制成。
例如，第二导电层250可以由Cu、Au、Ni和Al中的任意一种电镀形成或可由这些金属的合金形成。
第二导电层250可以起到作为第二半导体层240的电极的作用。即，根据第一半导体层220和第二半导体层240的位置，第二导电层250可以是p型电极或n型电极。
参照图9，在第二导电层250的表面和发光结构210的表面上形成钝化层260。
在去除支撑衬底200过程中，钝化层260适合于保护第二导电层250和发光结构210。
钝化层260可以设置在除支撑衬底100之外的区域。
换句话说，钝化层260可以被选择性地设置在发光结构210的外露表面上，即，第二导电层250的侧面和上面。
例如，钝化层260可以由搪瓷、特氟龙、石蜡和聚酯中的至少一种形成。
钝化层260可以通过旋涂或刷涂选择性地只设置在第二导电层250的外露区域和发光结构210的外露区域上。
接下来，经过固化工艺增加钝化层260的密度，以能够保护第二导电层250和发光结构210。例如，固化工艺可以是低温热处理或干燥处理。
参照图10，去除支撑衬底200，使得发光结构210的一个表面露出。
可以通过使用钝化层260作为蚀刻掩膜的蚀刻工艺选择性地去除支撑衬底200。
蚀刻工艺可以是使用化学试剂的湿蚀刻，以选择性地去除支撑衬底200。
由于钝化层260用作蚀刻掩膜，因此能够选择性地去除支撑衬底200而不损坏发光结构210和第二导电层250。
由于去除了支撑衬底200，因此露出了与支撑衬底200接触的第一半导体层220的一个表面。
由于通过湿蚀刻快速去除了支撑衬底200，因此可以缩短处理时间。
因此，与常用的激光加工对比，能够提高经济效率同时降低对发光结构210的损坏。由此，提高了器件的可靠性。
在支撑衬底200被去除之后，整个结构可以翻转大约180度，使得第二导电层250设置在发光结构210的下部。或者，可以在去除支撑衬底200之前，将支撑衬底200、发光结构210和第二导电层250翻转大约180度，然后再进行蚀刻工艺。
参照图11，去除钝化层260，使得发光结构210具有垂直结构。
这里，可以通过涂层去除工艺去除钝化层260。
例如，钝化层260可以通过使用诸如甲醇、丙酮和异丙醇（IPA）等醇溶剂去除。
由于钝化层260被去除，第二导电层250和发光结构210露出。最终导致发光结构210具有垂直结构，在该垂直结构中淀积了第二半导体层240、有源层230和第一半导体层220。这里，第二导电层250可以起到充当第二半导体层240的电极的作用。
另外，可以选择性地在第一半导体层220的外露表面上形成第一导电层270。第一导电层270可以是n型电极。
如上所述，通过涂层使支撑衬底200和发光结构210分离。因此，可以将对发光结构210的损坏和光强度的损失降低到最小。
由于在制作发光结构210之后，通过湿蚀刻去除支撑衬底200，能够进行大批量生产。因此提高了经济效率。
此外，第二导电层250不仅充当发光结构210的支撑衬底200而且还可作为电极，因此提高了器件的效率。
上述实施例中描述的特征、结构和效果纳入本发明的至少一个实施例，但不仅限于一个实施例。并且，本领域技术人员可以容易地将一个实施例中示例性的特征、结构和效果进行组合和修改以用于另一个实施例。因此，这些组合和修改应理解为落入本发明的范围内。
尽管参照本发明的说明性实施例已描述了多个实施例，应该理解，由本领域技术人员得到的大量其它修改和实施例均落入本发明的原理的精神和范围内。具体来说，在本发明说明书、附图以及所附权利要求的范围内，可以对组成部件和/或对象组合配置的设置进行多种变化和修改。
工业适用性
根据本发明的实施例，可以获得高质量氮化镓（GaN）层。例如，GaN外延层和支撑部分可以形成在混合衬底上，然后由涂层保护，这样混合衬底能够被选择性地去除。然而，本发明并不限于上述实施例。
Claims (11)
1.一种制作氮化物半导体器件的方法，其特征在于，所述方法包括：
在第一支撑衬底上形成氮化镓外延层，所述氮化镓外延层被用作降低晶格失配和热膨胀系数差别的缓冲层；
在所述氮化镓外延层上形成第二支撑衬底；
在所述氮化镓外延层的整个侧面以及所述第二支撑衬底的侧面和上表面上形成钝化层；
通过使用所述钝化层作为掩膜蚀刻所述第一支撑衬底；
去除所述钝化层从而露出所述第二支撑衬底和所述氮化镓外延层；以及
去除所述钝化层后，在所述氮化镓外延层的外露表面上形成单晶氮化镓层。
2.根据权利要求1所述的方法，其特征在于，所述钝化层由液体搪瓷、特氟龙、石蜡和聚酯中的至少一种制成。
3.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：
形成所述钝化层后进行固化工艺。
4.根据权利要求1所述的方法，其特征在于，所述第一支撑衬底包括氧化物衬底、碳化物衬底和硅衬底中的任意一种。
5.根据权利要求1所述的方法，其特征在于，通过湿蚀刻工艺选择性地蚀刻所述第一支撑衬底。
6.根据权利要求1所述的方法，其特征在于，所述钝化层用醇溶剂去除。
7.根据权利要求1所述的方法，其特征在于，所述第二支撑衬底由与所述第一支撑衬底相同的材料或者由包含金属的导电材料制成。
8.一种制作氮化物半导体器件的方法，其特征在于，所述方法包括：
在支撑衬底上形成发光结构；
在所述发光结构上形成第二导电层；
在所述发光结构的整个侧面以及所述第二导电层的侧面和上表面上形成钝化层；
通过使用所述钝化层作为蚀刻掩膜蚀刻所述支撑衬底以露出所述发光结构的一个表面；
去除所述钝化层；以及
去除所述钝化层后，在所述发光结构的外露表面上形成第一导电层；
其中，所述发光结构的形成包括：
在所述支撑衬底上形成氮化镓缓冲层，所述氮化镓缓冲层用于降低晶格失配和热膨胀系数差别；
在所述缓冲层上形成第一导电氮化镓层；
在所述第一导电氮化镓层上形成有源层；以及
在所述有源层上形成第二导电氮化镓层。
9.根据权利要求8所述的方法，其特征在于，通过湿蚀刻工艺选择性地去除所述支撑衬底。
10.根据权利要求8所述的方法，其特征在于，所述钝化层是使用液体搪瓷、特氟龙、石蜡和聚酯中的至少一种，通过旋涂或者刷涂形成的。
11.根据权利要求8所述的方法，其特征在于，所述钝化层通过包含甲醇、丙酮和异丙醇中的至少一种的醇溶剂去除。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0116614 | 2009-11-30 | ||
| KR1020090116614A KR101105918B1 (ko) | 2009-11-30 | 2009-11-30 | 질화물 반도체 소자의 제조방법 |
| PCT/KR2010/007188 WO2011065665A2 (en) | 2009-11-30 | 2010-10-20 | Method of manufacturing nitride semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102640258A CN102640258A (zh) | 2012-08-15 |
| CN102640258B true CN102640258B (zh) | 2015-07-01 |
Family
ID=44067032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080054182.0A Active CN102640258B (zh) | 2009-11-30 | 2010-10-20 | 一种制作氮化物半导体器件的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8124497B2 (zh) |
| EP (1) | EP2507818A4 (zh) |
| JP (1) | JP2013512580A (zh) |
| KR (1) | KR101105918B1 (zh) |
| CN (1) | CN102640258B (zh) |
| TW (1) | TWI509828B (zh) |
| WO (1) | WO2011065665A2 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102153119B1 (ko) * | 2014-04-15 | 2020-09-07 | 엘지이노텍 주식회사 | 발광소자 및 발광소자 제조방법 |
| US9997391B2 (en) * | 2015-10-19 | 2018-06-12 | QROMIS, Inc. | Lift off process for chip scale package solid state devices on engineered substrate |
| CN105590996A (zh) * | 2016-02-23 | 2016-05-18 | 河源市众拓光电科技有限公司 | 湿法剥离中防止垂直结构led衬底被腐蚀的方法 |
| CN112838092A (zh) * | 2021-03-23 | 2021-05-25 | 长江存储科技有限责任公司 | 三维存储器的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3177100A (en) * | 1963-09-09 | 1965-04-06 | Rca Corp | Depositing epitaxial layer of silicon from a vapor mixture of sih4 and h3 |
| EP0989616A2 (en) * | 1998-09-22 | 2000-03-29 | Canon Kabushiki Kaisha | Method and apparatus for producing photoelectric conversion device |
| CN1692499A (zh) * | 2002-12-04 | 2005-11-02 | 昂科公司 | 基于氮化镓的装置和制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257223A (ja) * | 1985-09-06 | 1987-03-12 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4313874B2 (ja) * | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
| US6287891B1 (en) * | 2000-04-05 | 2001-09-11 | Hrl Laboratories, Llc | Method for transferring semiconductor device layers to different substrates |
| US7148520B2 (en) * | 2001-10-26 | 2006-12-12 | Lg Electronics Inc. | Diode having vertical structure and method of manufacturing the same |
| US7122095B2 (en) * | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
| WO2005088666A1 (ja) * | 2004-03-12 | 2005-09-22 | Hamamatsu Photonics K.K. | 層状部材の製造方法、及び層状部材 |
| CN1327540C (zh) * | 2004-09-30 | 2007-07-18 | 河南环宇集团有限公司 | 锂离子电池防护膜的制备方法及清洗该防护膜的溶剂 |
| FR2910702B1 (fr) * | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| CN101925996B (zh) * | 2008-01-24 | 2013-03-20 | 布鲁尔科技公司 | 将器件晶片可逆地安装在载体基片上的方法 |
| TWI411125B (zh) * | 2008-03-05 | 2013-10-01 | Advanced Optoelectronic Tech | 三族氮化合物半導體發光元件之製造方法及其結構 |
| TWI407491B (zh) * | 2008-05-09 | 2013-09-01 | Advanced Optoelectronic Tech | 分離半導體及其基板之方法 |
| JP2011077504A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2009
- 2009-11-30 KR KR1020090116614A patent/KR101105918B1/ko active IP Right Grant
-
2010
- 2010-10-20 JP JP2012541931A patent/JP2013512580A/ja active Pending
- 2010-10-20 CN CN201080054182.0A patent/CN102640258B/zh active Active
- 2010-10-20 EP EP10833477.2A patent/EP2507818A4/en not_active Ceased
- 2010-10-20 WO PCT/KR2010/007188 patent/WO2011065665A2/en active Application Filing
- 2010-11-26 TW TW099141026A patent/TWI509828B/zh active
- 2010-11-29 US US12/955,222 patent/US8124497B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3177100A (en) * | 1963-09-09 | 1965-04-06 | Rca Corp | Depositing epitaxial layer of silicon from a vapor mixture of sih4 and h3 |
| EP0989616A2 (en) * | 1998-09-22 | 2000-03-29 | Canon Kabushiki Kaisha | Method and apparatus for producing photoelectric conversion device |
| CN1692499A (zh) * | 2002-12-04 | 2005-11-02 | 昂科公司 | 基于氮化镓的装置和制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2507818A4 (en) | 2013-09-18 |
| WO2011065665A2 (en) | 2011-06-03 |
| EP2507818A2 (en) | 2012-10-10 |
| TW201126751A (en) | 2011-08-01 |
| KR101105918B1 (ko) | 2012-01-17 |
| US8124497B2 (en) | 2012-02-28 |
| JP2013512580A (ja) | 2013-04-11 |
| TWI509828B (zh) | 2015-11-21 |
| WO2011065665A3 (en) | 2011-09-29 |
| KR20110060118A (ko) | 2011-06-08 |
| US20110129953A1 (en) | 2011-06-02 |
| CN102640258A (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4177097B2 (ja) | Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ | |
| TWI422075B (zh) | 覆晶式半導體光電元件之結構及其製造方法 | |
| TWI416615B (zh) | 分離二種材料系統之方法 | |
| KR100706951B1 (ko) | 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법 | |
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| US8932891B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device | |
| US20100044719A1 (en) | III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth | |
| US8133803B2 (en) | Method for fabricating semiconductor substrates and semiconductor devices | |
| US8298842B2 (en) | Method for manufacturing semiconductor light-emitting device | |
| US20070141741A1 (en) | Semiconductor laminated structure and method of manufacturing nitirde semiconductor crystal substrate and nitirde semiconductor device | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| KR20110006652A (ko) | 양면 패시베이션을 갖는 반도체 발광 소자 | |
| US20100035416A1 (en) | Forming III-Nitride Semiconductor Wafers Using Nano-Structures | |
| JP5237780B2 (ja) | 半導体発光素子の製造方法 | |
| US9257602B2 (en) | Substrate having hetero-structure, method for manufacturing the same and nitride semiconductor light emitting device using the same | |
| CN102640258B (zh) | 一种制作氮化物半导体器件的方法 | |
| KR101072200B1 (ko) | 발광소자 및 그 제조방법 | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| US8501597B2 (en) | Method for fabricating group III-nitride semiconductor | |
| KR101111748B1 (ko) | 수직구조 질화갈륨계 반도체 발광소자의 제조방법 | |
| CN104078539A (zh) | 降低氮化镓缺陷密度的成长方法 | |
| KR100786797B1 (ko) | 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법 | |
| KR101901932B1 (ko) | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 | |
| US20210210656A1 (en) | Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer | |
| KR20100020936A (ko) | 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |