KR20110060118A - 질화물 반도체 소자의 제조방법 - Google Patents

질화물 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20110060118A
KR20110060118A KR1020090116614A KR20090116614A KR20110060118A KR 20110060118 A KR20110060118 A KR 20110060118A KR 1020090116614 A KR1020090116614 A KR 1020090116614A KR 20090116614 A KR20090116614 A KR 20090116614A KR 20110060118 A KR20110060118 A KR 20110060118A
Authority
KR
South Korea
Prior art keywords
layer
support substrate
gallium nitride
forming
passivation layer
Prior art date
Application number
KR1020090116614A
Other languages
English (en)
Other versions
KR101105918B1 (ko
Inventor
김용진
이동건
김두수
이호준
이계진
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020090116614A priority Critical patent/KR101105918B1/ko
Priority to EP10833477.2A priority patent/EP2507818A4/en
Priority to PCT/KR2010/007188 priority patent/WO2011065665A2/en
Priority to CN201080054182.0A priority patent/CN102640258B/zh
Priority to JP2012541931A priority patent/JP2013512580A/ja
Priority to TW099141026A priority patent/TWI509828B/zh
Priority to US12/955,222 priority patent/US8124497B2/en
Publication of KR20110060118A publication Critical patent/KR20110060118A/ko
Application granted granted Critical
Publication of KR101105918B1 publication Critical patent/KR101105918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실시예에 따른 질화물 반도체 소자의 제조방법은, 제1 지지기판 상에 질화갈륨 에피층을 형성하는 단계; 상기 질화갈륨 에피층 상에 제2 지지기판을 형성하는 단계; 상기 제1 지지기판을 제외한 나머지 영역의 표면에 패시베이션층을 형성하는 단계; 상기 패시베이션층을 마스크로 상기 제1 지지기판을 식각하는 단계; 및 상기 패시베이션층을 제거하고 상기 제2 지지기판 및 상기 질화갈륨 에피층을 노출시키는 단계를 포함한다.
질화갈륨, 질화갈륨 반도체 소자

Description

질화물 반도체 소자의 제조방법{METHOD OF MANUFACTURING NITRIDE COMPOUND SEMICONDUCTOR DEVICE}
실시예는 질화물 반도체 소자의 제조방법에 관한 것이다.
질화갈륨(GaN)은 Ⅲ-Ⅴ족 화합물 반도체로서, GaN 화합물 반도체는 청색, 녹색, 자외선 영역에서 동작하는 반도체 레이저 및 발광 다이오드 등 광 소자 뿐만 아니라 고온, 고출력에서 동작하는 HEMT, FET 등 전자소자 등의 재료로 고온 고출력 전자소자로 이용되고 있다.
소자 형성을 위한 GaN 화합물 반도체는 주로 사파이어(Al2O3)나 실리콘 카바이드(SiC)와 같은 이종 기판을 사용하여 성장된다.
그 이유는 GaN 기판을 위한 벌크(bulk) 제조방법이 기존의 다른 반도체에서 일반적으로 사용하는 방법인 용융 방법으로는 고온, 고압의 조건이 필요하므로 상용화가 어렵기 때문이다.
특히, 사파이어 또는 SiC 기판은 GaN과 격자상수 및 열팽창 계수에 있어서 차이가 크기 때문에 성장된 GaN 결정에 매우 높은 결함 밀도가 존재할 수 있다.
이러한 결함은 소자 구현에 있어서 효율 저하 및 누설전류 발생의 원인이 되 고, 이는 소자의 성능 및 수율을 저하시킬 수 있다. 따라서, 고품질의 GaN 단결정 기판의 형성이 요구된다.
현재까지 상용화된 GaN 단결정 기판의 제조방법으로는 사파이어 기판 또는 SiC와 같은 이종기판 위에 HVPE(Hydride vapor phase epitaxy)법으로 벌크(bulk) GaN층을 성장하고, 이후 사파이어 기판 또는 SiC 기판을 제거함으로써 GaN 기판을 얻을 수 있다.
이때, 사파이어 또는 SiC와 같은 하부 기판을 제거하는 방법으로는 레이저 리프트 오프(laser lift-off) 공정을 적용할 수 있다.
그러나 레이저를 이용한 분리공정은 레이저 조사시 높은 열이 발생하여 GaN 기판에 좋지 않은 영향을 줄 수 있다.
즉, 이러한 레이저 공정은 사파이어 또는 SiC와 같은 하부기판과 질화물 반도체층 사이의 스트레스를 유발하고, 이로 인하여 GaN 기판이 깨지거나 손상되는 문제가 발생될 수 있다.
한편, 발광 다이오드(Light Emitting Diode:LED) 또는 레이저 다이오드(Laser Diode:LD) 등의 발광 소자를 제조할 때, 통상적으로 질화갈륨 기판 이외의 실리콘, 사파이어 또는 실리콘 카바이드 등의 다른 물질로 구성된 이종기판을 사용하고 있다.
이러한 이종기판 상에 질화갈륨(GaN) 계열의 물질을 성장시키는 과정에서, 열팽창 계수와 결정격자 계수의 차이로 인하여 격자 부정합이나 관통준위(Threading Dislocation) 등과 같은 결정이 성장되는 박막 내에 포함되게 된다.
일반적으로 질화물 반도체 발광소자의 경우 기판으로는 사파이어가 주로 사용되는데, 사파이어는 전기가 통하지 않기 때문에 전류를 공급하기 위한 전극이 수평으로 위치하게 된다.
이때, 활성층에서 발생한 빛의 일부는 외부로 탈출하여 외부양자효율에 영향을 주지만, 많은 양의 빛은 사파이어 기판과 질화물 반도체층 내부에 갇혀 빠져나오지 못하고 열로 소멸되고 있는 실정이다. 또한 수평방향으로 전류가 인가되어 발광소자 내부에 전류밀도 불균형이 발생하여 소자의 성능에 좋지 않은 영향을 준다.
이에 따라, 사파이어 기판을 제거하고 수직방향의 전극 구조를 가지는 발광 소자를 제작하기 위한 기술들이 연구되고 있다. 일반적으로 사파이어 기판을 제거하기 위한 방법으로 레이저 공정을 사용할 수 있다.
이러한 레이저 공정은 사파이어 기판과 발광소자인 질화물 반도체 사이에 스트레스를 유발하고, 이로 인하여 질화물 반도체가 손상되는 문제가 발생 될 수 있다.
실시예는 고품질의 단결정 질화갈륨층(GaN)을 성장시킬 수 있는 질화물 반도체 소자의 제조방법을 제공한다.
실시예에 따른 질화물 반도체 소자의 제조방법은, 제1 지지기판 상에 질화갈륨 에피층을 형성하는 단계; 상기 질화갈륨 에피층 상에 제2 지지기판을 형성하는 단계; 상기 제1 지지기판을 제외한 나머지 영역의 표면에 패시베이션층을 형성하는 단계; 상기 패시베이션층을 마스크로 상기 제1 지지기판을 식각하는 단계; 및 상기 패시베이션층을 제거하고 상기 제2 지지기판 및 상기 질화갈륨 에피층을 노출시키는 단계를 포함한다.
다른 실시예에 따른 질화물 반도체 소자의 제조방법은, 지지기판 상에 발광구조물을 형성하는 단계; 상기 발광구조물 상에 제2 도전층을 형성하는 단계; 상기 지지기판을 제외한 상기 발광구조물 및 제2 도전층의 표면에 패시베이션층을 형성하는 단계; 상기 발광구조물의 일면이 노출되도록 상기 패시베이션층을 식각마스크로 사용하고 상기 지지기판을 식각하는 단계; 및 상기 패시베이션층을 제거하는 단계를 포함한다.
실시예에 따르면, 고품질의 질화갈륨 벌크층을 형성할 수 있다.
즉, 이종기판 상에 에피층 및 지지부를 형성한 후, 상기 에피층 및 지지부를 코팅층에 의하여 보호함으로써, 상기 이종기판을 선택적으로 제거할 수 있다.
상기 이종기판은 습식식각 공정을 통해 선택적으로 제거할 수 있으므로 상기 에피층 및 지지부의 손상을 방지할 수 있다. 즉, 상기 이종기판의 분리시 발생할 수 있는 소자의 손상을 최소화할 수 있다.
이때 상기 코팅층은 습식 식각액으로부터 상기 지지부를 보호할 수 있는 코팅제를 사용함으로써 상기 에피층 및 지지부를 보호할 수 있다.
또한, 코팅층의 경우 단시간에 대량으로 사용할 수 있어서, 경제적이고 생산성을 향상시킬 수 있다.
상기 이종기판이 제거된 상기 에피층 상에 질화갈륨층을 성장시킴으로써, 상기 질화갈륨층의 결정성을 향상시키고 소자의 전기적 특성을 향상시킬 수 있다.
다른 실시예에 따르면, 수직구조의 질화물 발광소자를 형성할 수 있다.
즉, 이종기판 상에 발광구조물 및 지지부를 형성한 후, 상기 발광구조물 및 지지부를 코팅층에 의하여 보호함으로써 상기 이종기판을 선택적으로 제거할 수 있다.
이에 따라, 상기 발광구조물은 수직구조를 가질 수 있으므로, 소자 내부의 전류 밀도를 균일하게 유지하고, 전기적 특성을 향상시킬 수 있다.
상기 코팅층에 의하여 상기 발광구조물의 손상을 방지할 수 있으므로, 광특성을 향상시킬 수 있다.
상기 발광구조물의 일측에 형성된 지지부는 상기 이종기판의 제거시 상기 발광구조물의 핸들링 역할을 할 수 있다.
또한, 상기 지지부는 상기 이종기판의 제거 후 상기 발광구조물의 전극역할을 할 수 있으므로, 고효율의 발광소자를 구현할 수 있다.
이하, 실시예에 따른 질화물 반도체 소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시 예의 설명에 있어서, 각 기판, 층, 막 또는 전극 등이 각 기판, 층, 막 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 "상" 또는 "아래"에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 내지 도 6을 참조하여, 실시예에 따른 질화물 반도체 소자의 제조방법을 설명한다.
도 1을 참조하여, 제1 지지기판(100) 상에 질화갈륨 에피층(110)이 형성된다.
상기 제1 지지기판(100)은 상기 질화갈륨 에피층(110)을 형성할 수 있는 모든 기판이 선택될 수 있다.
예를 들어, 상기 제1 지지기판(100)은 사파이어(sapphire:Al2O3) 기판, 실리콘(Si)기판, 실리콘 카바이드(SiC)를 포함하는 산화물 기판 및 카바이드 기판 중 어느 하나 일 수 있다.
상기 질화갈륨 에피층(110)은 이후 형성되는 질화갈륨 반도체층의 버퍼역할을 할 수 있다.
즉, 상기 질화갈륨 에피층(110)은 상기 제1 지지기판(100)과 질화갈륨 반도체층 사이에 형성되고, 상기 제1 지지기판(100)과 질화갈륨 반도체층의 격자부정합 및 열팽창 계수의 차이와 같은 물질 특성을 완화시킬 수 있다.
예를 들어, 상기 질화갈륨 에피층(110)은 유기금속 화학기상 증착(Metal Organic Chemical Vapor Deposition:MOCVD) 공정을 통해 형성될 수 있다. 상기 질화갈륨 에피층(110)은 2~8㎛의 두께로 형성될 수 있다.
이에 따라, 상기 질화갈륨 에피층(110)의 어느 한 면에 단결정의 질화갈륨층을 형성하는 경우, 열팽창 계수와 결정격자 계수가 거의 동일하므로 고품질의 질화갈륨층을 형성할 수 있다.
도 2를 참조하여, 상기 질화갈륨 에피층(110) 상에 제2 지지기판(120)이 형성된다.
상기 제2 지지기판(120)은 하부의 층들을 제어하는 핸들링 웨이퍼로 사용될 수 있다. 상기 제2 지지기판(120)은 충분히 두꺼운 두께로 형성함으로써 상기 질화갈륨 에피층(110)을 핸들링할 수 있다.
상기 제2 지지기판(120)은 상기 질화갈륨 에피층(110)보다 약 10~50배 정도 두꺼운 두께로 형성될 수 있다.
예를 들어, 상기 제2 지지기판(120)은 50~100㎛의 두께로 형성될 수 있다.
상기 제2 지지기판(120)은 금속 등의 도전체로 형성될 수 있다.
예를 들어, 상기 제2 지지기판(120)은 구리(Cu), 백금(Pt), 금(Au), 니켈(Ni) 및 알루미늄(Al) 중 어느 하나를 도금(electro-plating)하여 형성하거나, 이들의 합금으로 형성될 수 있다.
한편, 상기 제2 지지기판(120)의 재료는 도전체에 한정되지 않을 수도 있다. 예를 들어, 상기 제2 지지기판(120)은 상기 제1 지지기판(100)과 동일한 산화물 기판 또는 카바이드 기판으로 형성될 수도 있다.
따라서, 상기 제1 지지기판(100)과 상기 제2 지지기판(120) 사이에 상기 질화갈륨 에피층(110)이 개재된 상태가 된다.
예를 들어, 상기 제1 지지기판(100)과 접하는 상기 질화갈륨 에피층(110)의 어느 한면을 제1 표면(111)이라고 지칭하고, 상기 제2 지지기판(120)과 접하는 상기 질화갈륨 에피층(110)의 다른 한면을 제2 표면(112)이라고 지칭한다.
도 3을 참조하여, 상기 질화갈륨 에피층(110) 및 제2 지지기판(120)의 표면에 패시베이션층(160)이 형성된다.
상기 패시베이션층(160)은 상기 제1 지지기판(100)의 제거시 상기 질화갈륨 에피층(110) 및 제2 지지기판(120)을 식각공정으로부터 보호하기 위한 것이다.
상기 패시베이션층(160)은 상기 제1 지지기판(100)을 제외한 영역, 즉 상기 질화갈륨 에피층(110) 및 상기 제2 지지기판(120)의 노출된 영역의 표면 상에 형성될 수 있다.
즉, 상기 패시베이션층(160)은 상기 질화갈륨 에피층(110)의 측면, 상기 제2 지지기판(120)의 측면 및 상부 표면 상에 선택적으로 형성될 수 있다.
예를 들어, 상기 패시베이션층(160)은 에나멜(enamel), 테프론(teflon), 파라핀(paraffin) 및 폴리(poly) 중 어느 적어도 어느 하나로 형성될 수 있다.
상기 패시베이션층(160)은 스핀 코팅 또는 브러시 코팅을 통해 상기 질화갈륨 에피층(110) 및 상기 제2 지지기판(120)의 노출된 영역 상에만 선택적으로 형성될 수 있다.
이후, 상기 패시베이션층(160)에 대한 경화공정을 진행할 수 있다.
도 4를 참조하여, 상기 제1 지지기판(100)이 제거되고, 상기 질화갈륨 에피층(110)의 제1 표면(111)이 노출된다.
상기 제1 지지기판(100)은 상기 패시베이션층(160)을 식각마스크로 사용하는 식각공정을 진행하여 제거될 수 있다.
상기 제1 지지기판(100)은 선택적 에천트(etchant)를 이용한 습식식각(wet etching) 공정을 통해 제거될 수 있다.
상기 습식식각 공정은 상기 제1 지지기판(100) 상의 상기 질화갈륨 에피층(110)의 제1 표면(111)이 노출될 때까지 진행될 수 있다.
상기 패시베이션층(160)을 사용함으로써 상기 제2 지지기판(120) 및 상기 질화갈륨 에피층(110)의 손상 없이 상기 제1 지지기판(100)을 선택적으로 제거할 수 있다.
또한, 상기 제1 지지기판(100)이 상기 질화갈륨 에피층(110)에서 신속하게 제거되고, 상기 질화갈륨 에피층(110)의 손상을 방지할 수 있다.
한편, 상기 제1 지지기판(100)을 제거한 후 상기 제2 지지기판(120)이 상기 질화갈륨 에피층(110)의 하측에 위치하도록 180°회전시킬 수 있다. 또는 상기 제1 지지기판(100)을 제거하기 전에 상기 제1 지지기판(100), 질화갈륨 에피층(110) 및 제2 지지기판(120)을 180°회전시킨 후 상기 제1 지지기판(100)에 대한 식각공정을 진행할 수도 있다.
도 5를 참조하여, 상기 패시베이션층(160)이 제거되고, 상기 제2 지지기판(120) 및 질화갈륨 에피층(110)의 외측면이 노출된다.
상기 패시베이션층(160)은 코팅 분리공정을 통해 제거될 수 있다.
예를 들어, 상기 패시베이션층(160)은 메탄올(methanol), 아세톤(acetone) 및 IPA(isopropyl alcohol)등과 같은 알콜 솔벤트(alcohol sovent)를 사용하여 제거될 수 있다.
따라서, 상기 제2 지지기판(120) 상에 질화갈륨 에피층(110)이 형성된 상태가 된다. 또한, 상기 질화갈륨 에피층(110)의 제1 표면(111)이 상측에 위치되고, 노출된 상태가 된다.
이에 따라, 상기 질화갈륨 에피층(110)은 벌크 질화갈륨 성장용 기판으로 사용될 수 있다.
도 6을 참조하여, 상기 질화갈륨 에피층(110)의 제1 표면(111) 상에 단결정의 질화갈륨 반도체층(130)이 형성된다.
상기 질화갈륨 반도체층(130)은 HVPE(Hydride vapor phase epitaxy)공정을 통해 형성될 수 있다.
상기 질화갈륨 반도체층(130)은 열팽창 계수와 결정격자 계수가 거의 동일한 상기 질화갈륨 에피층(110) 상에 형성되므로 고품질의 질화갈륨층으로 형성될 수 있다.
한편, 상기 제1 지지기판(100)이 제거된 상기 질화갈륨 에피층(110)은 두께가 비교적 얇게 형성되어 있으므로 핸들링에 어려움이 있을 수 있다.
이를 위하여 실시예에서는 상기 질화갈륨 에피층(110)의 제2 표면(112)에 제2 지지기판(120)을 형성함으로써, 상기 질화갈륨 에피층(110)의 핸들링을 용이하게 할 수 있다.
상기 제2 지지기판(120)은 금속 도전체로 형성되고 상기 질화갈륨 반도체층(130)보다 높은 녹는 점을 가지고 있다. 따라서, 상기 질화갈륨 반도체층(130) 성장 후 소자 제작 시 전극층으로 사용이 가능하다.
또한 상기 제2 지지기판(120) 상에 형성된 상기 질화갈륨 에피층(110)이 상기 질화갈륨 반도체층(130)의 성장 버퍼 역할을 하게 되므로 결함을 감소시킬 수 있는 효과가 있다.
실시예에서는 질화갈륨 에피층(110) 하부의 제1 지지기판(100)을 선택적으로 제거한 후 상기 질화갈륨 에피층(110) 상에 단결정의 질화갈륨 반도체층(130)을 형성할 수 있다.
이에 따라, 고품질의 질화갈륨 반도체층(130)을 형성할 수 있다.
도 7 내지 도 11을 참조하여, 다른 실시예에 따른 질화물 반도체 소자의 제조방법을 설명한다. 특히 본 실시예는 질화물 반도체를 이용한 발광 소자(Light Emitting Diode:LED)의 제조방법에 관한 것이다.
도 7을 참조하여, 지지기판(200) 상에 발광구조물(210)이 형성된다.
상기 지지기판(200)은 사파이어 기판(Al2O3), 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 상부에 질화갈륨이 형성되어 있는 사파이어 기판, 상부에 질화갈륨이 형성되어 있는 실리콘 기판, 상부에 질화갈륨이 형성되어 있는 실리콘 카바이드 기판 중 어느 하나일 수 있다.
상기 발광구조물(210)은 상기 지지기판(200) 상에 질화갈륨 버퍼층(미도시)을 2~3㎛의 두께로 에피 성장시킨 후 제1 반도체층(220), 활성층(230) 및 제2 반도체층(240)을 적층하여 형성할 수 있다.
또는 상기 발광구조물(210)은 상기 지지기판(200) 상에 제2 반도체층(240), 활성층(230) 및 제1 반도체층(220)이 적층된 구조로 형성될 수도 있다.
상기 제1 반도체층(220)은 상기 지지기판(200) 상에 n형 GaN층으로 형성될 수 있다.
상기 활성층(230)은 상기 제1 반도체층(220) 상에 형성되고, GaN 계열 단일 양자 우물구조(SQW:single quantum well)나 다중 양자 우물 구조(MQW:multi quantum well) 일 수 있으며, 또한 이들의 초격자(SL:supper lattice)등의 양자 구조일 수도 있다. 이와 같은 활성층(230)의 양자구조는 GaN 계열의 다양한 물질을 조합하여 이루어질 수 있고, 그 예로 AlInGaN, InGaN 등이 사용될 수 있다.
상기 제2 반도체층(240)은 상기 활성층(230) 상에 형성되고 p형 GaN층으로 형성될 수 있다.
상기 발광구조물(210)은 전자와 정공의 결합을 통해 활성층에서 빛을 생성하고 발광소자로서의 기능을 하게 된다.
특히, 상기 지지기판(200)을 제거함으로써 수직방향의 전극구조를 가지는 발광소자를 형성함으로써, 전기적 효율을 향상시킬 수 있다.
도 8을 참조하여, 상기 제2 반도체층(240) 상에 제2 도전층(250)이 형성된다.
상기 제2 도전층(250)은 상기 발광구조물(210)을 지지할 수 있도록 충분한 두께로 형성될 수 있다.
예를 들어, 상기 제2 도전층(250)은 50~100㎛의 두께를 가질 수 있다.
상기 제2 도전층(250)은 전도성 물질로 형성될 수 있다.
예를 들어, 상기 제2 도전층(250)은 구리(Cu), 금(Au), 니켈(Ni) 및 알루미늄(Al) 중 적어도 어느 하나를 도금(electro-plating)하여 형성하거나, 또는 이들의 합금으로 형성될 수 있다.
상기 제2 도전층(250)은 상기 제2 반도체층(240)의 전극역할을 할 수 있다. 즉, 상기 제2 도전층(250)은 p형 전극일 수 있으며, 상기 제1 및 제2 반도체층(220,240)의 위치에 따라서 n형 전극이 될 수도 있다.
도 9를 참조하여, 상기 제2 도전층(250) 및 발광구조물(210)의 표면에 패시베이션층(260)이 형성된다.
상기 패시베이션층(260)은 상기 지지기판(200)의 제거시 상기 제2 도전층(250) 및 발광구조물(210)을 보호하기 위한 것이다.
상기 패시베이션층(260)은 상기 지지기판(100)을 제외한 나머지 영역 상에 형성될 수 있다.
즉, 상기 패시베이션층(260)은 상기 발광구조물(210)의 노출된 측면, 상기 제2 도전층(250)의 측면 및 상부 표면 상에 선택적으로 형성될 수 있다.
예를 들어, 상기 패시베이션층(260)은 에나멜(enamel), 테프론(teflon), 파라핀(paraffin) 및 폴리(poly) 중 어느 적어도 어느 하나로 형성될 수 있다.
상기 패시베이션층(260)은 스핀 코팅 또는 브러시 코팅을 통해 상기 제2 도전층(250) 및 발광구조물(210)의 노출된 영역 상에만 선택적으로 형성될 수 있다.
이후, 상기 패시베이션층(260)은 경화공정을 통해 치밀한 막질을 가짐으로써, 상기 제2 도전층(250) 및 발광구조물(210)을 보호할 수 있다. 예를 들어, 상기 경화공정은 저온 열처리 공정 또는 건조 공정 일 수도 있다.
도 10을 참조하여, 상기 지지기판(200)이 제거되고, 상기 발광구조물(210)의 일측면이 노출된다.
상기 지지기판(200)은 상기 패시베이션층(260)을 식각마스크로 사용하는 식각 공정을 통해 선택적으로 제거될 수 있다.
상기 식각공정은 상기 지지기판(200)을 선택적으로 제거하는 케미컬을 사용한 습식식각 공정일 수 있다.
상기 패시베이션층(260)을 보호마스크로 사용함으로써, 상기 발광구조물(210) 및 제2 도전층(250)의 손상 없이 상기 지지기판(200)을 선택적으로 제거할 수 있다.
상기 지지기판(200)의 제거에 따라 상기 지지기판(200)과 접하고 있던 상기 제1 반도체층(220)의 일면이 노출된 상태가 된다.
상기 습식식각 공정을 통해 상기 지지기판(200)을 신속하게 제거할 수 있으므로 공정시간을 단축시킬 수 있다.
이는 일반적인 레이저 공정보다 경제적이며, 상기 발광구조물(210)의 손상을 줄일 수 있으므로 소자의 신뢰성을 향상시킬 수 있다.
한편, 상기 지지기판(200)을 제거한 후 상기 제2 도전층(250)이 상기 발광구조물(210)의 하측에 위치하도록 180°회전시킬 수 있다. 또는 상기 지지기판(200)을 제거하기 전에 상기 지지기판(200), 발광구조물(210) 및 제2 도전층(250)을 180°회전시킨 후 상기 식각공정을 진행할 수도 있다.
도 11을 참조하여, 상기 패시베이션층(260)이 제거되고, 상기 발광구조물(210)은 수직형 구조를 가질 수 있다.
상기 패시베이션층(260)은 코팅 분리공정을 통해 제거될 수 있다.
예를 들어, 상기 패시베이션층(260)은 메탄올(methanol), 아세톤(acetone) 및 IPA(isopropyl alcohol)등과 같은 알콜 솔벤트(alcohol sovent)를 사용하여 제거될 수 있다.
상기 패시베이션층(260)의 제거에 따라 상기 제2 도전층(250) 및 발광구조물(210)이 노출되고, 상기 발광구조물(210)은 제2 반도체층(240), 활성층(230) 및 제1 반도체층(220)이 적층된 수직구조를 가지게 된다. 이때, 상기 제2 도전층(250)은 상기 제2 반도체층(240)의 전극역할을 할 수 있다.
추가적으로, 상기 제1 반도체층(220)의 노출된 일면 상에 제1 도전층(270)을 선택적으로 형성한다. 상기 제1 도전층(270)은 n형 전극일 수 있다.
상기와 같이 보호 코팅층에 의하여 상기 지지기판(200)을 상기 발광구조물(210)에서 분리함으로써 상기 발광구조물(210)의 손상을 최소화하고 광량 손실을 감소시킬 수 있다.
상기 발광구조물(210)을 제작한 후 상기 지지기판(200)을 습식식각 공정을 통해 제거함으로써 대량화 공정이 진행될 수 있으므로 경제적인 효율을 향상시킬 수 있다.
또한, 상기 제2 도전층(250)이 상기 발광구조물(210)의 지지기판(200) 역할을 하면서 동시에 전극으로 활용할 수 있으므로 소자의 효율을 향상시킬 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 6은 실시예에 따른 질화물 반도체 소자의 제조공정을 나타내는 도면이다.
도 7 내지 도 11은 다른 실시예에 따른 질화물 반도체 소자의 제조공정을 나타내는 도면이다.

Claims (13)

  1. 제1 지지기판 상에 질화갈륨 에피층을 형성하는 단계;
    상기 질화갈륨 에피층 상에 제2 지지기판을 형성하는 단계;
    상기 제1 지지기판을 제외한 나머지 영역의 표면에 패시베이션층을 형성하는 단계;
    상기 패시베이션층을 마스크로 상기 제1 지지기판을 식각하는 단계; 및
    상기 패시베이션층을 제거하고 상기 제2 지지기판 및 상기 질화갈륨 에피층을 노출시키는 단계를 포함하는 질화물 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 패시베이션층은 액상의 에나멜, 테프론, 파라핀 및 폴리 중 적어도 어느 하나로 형성되는 질화물 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 패시베이션층을 형성한 다음 경화공정을 진행하는 단계를 더 포함하는 질화물 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 제1 지지기판은 산화물 기판, 카바이드 기판 및 실리콘 기판 중 어느 하나이고,
    상기 제1 지지기판은 습식식각 공정을 통해 선택적으로 식각되는 질화물 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 패시베이션층은 알콜 솔벤트(alcohol solvent)로 제거되는 질화물 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 패시베이션층을 제거한 다음, 노출된 상기 질화갈륨 에피층의 표면에 상에 단결정의 질화갈륨층을 형성하는 단계를 더 포함하는 질화물 반도체 소자의 제조방법.
  7. 제1항에 있어서,
    상기 제2 지지기판은 상기 제1 지지기판과 동일한 물질이거나, 또는 상기 제2 지지기판은 금속을 포함하는 도전체로 형성되는 질화물 반도체 소자의 제조방법.
  8. 지지기판 상에 발광구조물을 형성하는 단계;
    상기 발광구조물 상에 제2 도전층을 형성하는 단계;
    상기 지지기판을 제외한 상기 발광구조물 및 제2 도전층의 표면에 패시베이 션층을 형성하는 단계;
    상기 발광구조물의 일면이 노출되도록 상기 패시베이션층을 식각마스크로 사용하고 상기 지지기판을 식각하는 단계; 및
    상기 패시베이션층을 제거하는 단계를 포함하는 질화물 반도체 소자의 제조방법.
  9. 제8항에 있어서,
    상기 발광구조물을 형성하는 단계는,
    상기 지지기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 n형 질화갈륨층을 형성하는 단계;
    상기 n형 질화갈륨층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 p형 질화갈륨층을 형성하는 단계를 포함하는 질화물 반도체 소자의 제조방법.
  10. 제8항에 있어서,
    상기 지지기판은 습식식각 공정을 통해 선택적으로 제거되는 질화물 반도체 소자의 제조방법.
  11. 제8항에 있어서,
    상기 패시베이션층은 액상의 에나멜, 테프론, 파라핀 및 폴리 중 적어도 어 느 하나를 사용한 스핀 또는 브러시 코팅으로 형성되는 질화물 반도체 소자의 제조방법.
  12. 제8항에 있어서,
    상기 패시베이션층은 메탄올, 아세톤 및 IPA 중 적어도 하나를 포함하는 알콜 솔벤트로 제거되는 질화물 반도체 소자의 제조방법.
  13. 제8항에 있어서,
    상기 패시베이션층을 제거한 다음, 노출된 상기 발광구조물의 일면에 제1 도전층을 형성하는 단계를 더 포함하는 질화물 반도체 소자의 제조방법.
KR1020090116614A 2009-11-30 2009-11-30 질화물 반도체 소자의 제조방법 KR101105918B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020090116614A KR101105918B1 (ko) 2009-11-30 2009-11-30 질화물 반도체 소자의 제조방법
EP10833477.2A EP2507818A4 (en) 2009-11-30 2010-10-20 METHOD FOR MANUFACTURING NITRIDE TYPE SEMICONDUCTOR DEVICE
PCT/KR2010/007188 WO2011065665A2 (en) 2009-11-30 2010-10-20 Method of manufacturing nitride semiconductor device
CN201080054182.0A CN102640258B (zh) 2009-11-30 2010-10-20 一种制作氮化物半导体器件的方法
JP2012541931A JP2013512580A (ja) 2009-11-30 2010-10-20 窒化物半導体素子の製造方法
TW099141026A TWI509828B (zh) 2009-11-30 2010-11-26 製造氮化物半導體裝置的方法
US12/955,222 US8124497B2 (en) 2009-11-30 2010-11-29 Method of manufacturing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116614A KR101105918B1 (ko) 2009-11-30 2009-11-30 질화물 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20110060118A true KR20110060118A (ko) 2011-06-08
KR101105918B1 KR101105918B1 (ko) 2012-01-17

Family

ID=44067032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090116614A KR101105918B1 (ko) 2009-11-30 2009-11-30 질화물 반도체 소자의 제조방법

Country Status (7)

Country Link
US (1) US8124497B2 (ko)
EP (1) EP2507818A4 (ko)
JP (1) JP2013512580A (ko)
KR (1) KR101105918B1 (ko)
CN (1) CN102640258B (ko)
TW (1) TWI509828B (ko)
WO (1) WO2011065665A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150118752A (ko) * 2014-04-15 2015-10-23 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
CN105590996A (zh) * 2016-02-23 2016-05-18 河源市众拓光电科技有限公司 湿法剥离中防止垂直结构led衬底被腐蚀的方法
CN112838092A (zh) * 2021-03-23 2021-05-25 长江存储科技有限责任公司 三维存储器的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3177100A (en) * 1963-09-09 1965-04-06 Rca Corp Depositing epitaxial layer of silicon from a vapor mixture of sih4 and h3
JPS6257223A (ja) * 1985-09-06 1987-03-12 Seiko Epson Corp 半導体装置の製造方法
EP0989616A3 (en) * 1998-09-22 2006-05-10 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
WO2005088666A1 (ja) * 2004-03-12 2005-09-22 Hamamatsu Photonics K.K. 層状部材の製造方法、及び層状部材
CN1327540C (zh) * 2004-09-30 2007-07-18 河南环宇集团有限公司 锂离子电池防护膜的制备方法及清洗该防护膜的溶剂
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
CN101925996B (zh) * 2008-01-24 2013-03-20 布鲁尔科技公司 将器件晶片可逆地安装在载体基片上的方法
TWI411125B (zh) * 2008-03-05 2013-10-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI407491B (zh) * 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150118752A (ko) * 2014-04-15 2015-10-23 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법

Also Published As

Publication number Publication date
EP2507818A4 (en) 2013-09-18
WO2011065665A2 (en) 2011-06-03
EP2507818A2 (en) 2012-10-10
TW201126751A (en) 2011-08-01
KR101105918B1 (ko) 2012-01-17
CN102640258B (zh) 2015-07-01
US8124497B2 (en) 2012-02-28
JP2013512580A (ja) 2013-04-11
TWI509828B (zh) 2015-11-21
WO2011065665A3 (en) 2011-09-29
US20110129953A1 (en) 2011-06-02
CN102640258A (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
JP4792558B2 (ja) バックサイドビアを含む窒化ガリウム材料デバイスおよび方法
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
CN110783170B (zh) 一种半导体薄膜剥离及转移衬底的方法
US10522363B2 (en) Systems and methods for perforation and ohmic contact formation for GaN epitaxial lift-off using an etch stop layer
WO2010020067A1 (en) Semiconductor light-emitting device with passivation layer
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
EP2360746A1 (en) Method for manufacturing gallium oxide substrate, light emitting device, and method for manufacturing the light emitting device
KR20120083307A (ko) 화합물 반도체 결정의 제조 방법, 전자 디바이스의 제조 방법, 및 반도체 기판
US9257602B2 (en) Substrate having hetero-structure, method for manufacturing the same and nitride semiconductor light emitting device using the same
KR101105918B1 (ko) 질화물 반도체 소자의 제조방법
US20150200265A1 (en) Solder-containing semiconductor device, mounted solder-containing semiconductor device, producing method and mounting method of solder-containing semiconductor device
US8501597B2 (en) Method for fabricating group III-nitride semiconductor
US20110133159A1 (en) Semiconductor light-emitting device with passivation in p-type layer
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR100858362B1 (ko) 수직구조 발광다이오드 소자의 제조방법
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR20140131681A (ko) 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
JP5570625B2 (ja) ＧａＮ系化合物半導体の成長方法及び成長層付き基板
KR101381985B1 (ko) 수직형 발광소자 제조 방법
JP5225133B2 (ja) ＧａＮ系化合物半導体の成長方法及び成長層付き基板
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
CN117321732A (zh) 化合物半导体接合基板的制造方法及化合物半导体接合基板
CN117813674A (zh) 暂时接合晶圆及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8