JPS6257223A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6257223A JPS6257223A JP19742085A JP19742085A JPS6257223A JP S6257223 A JPS6257223 A JP S6257223A JP 19742085 A JP19742085 A JP 19742085A JP 19742085 A JP19742085 A JP 19742085A JP S6257223 A JPS6257223 A JP S6257223A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide resin
- resist film
- silicate glass
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229920001721 polyimide Polymers 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000009719 polyimide resin Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 239000011521 glass Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000005368 silicate glass Substances 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 6
- 239000001301 oxygen Substances 0.000 abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract description 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 238000004528 spin coating Methods 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の、パシベーション膜の′形成方
法に関する。
法に関する。
ポリイミド膜、シリケートガラスからなるパシベーショ
ン膜のエツチング形成方法に関する。
ン膜のエツチング形成方法に関する。
従来の、パシベーション膜としては、（１）シリコン酸
化膜を中心とした無機膜 （２）プラズマ放電により形
成されたシリコン窒化膜 （８） （１）及び（２）の
組み合せ （４）ポリイミド系樹脂膜などが、使われて
いる。この中で、（４）のポリイミド膜は、（１）〜（
８）に比べ、容易に、かつ安価な方法により形成できる
方法として注目されている技術であるが、ポリイミド自
体、吸湿性及び水分の保持特性が強いため、外部からの
、水分混入に対して（１）〜（８）に比べ、劣っている
。
化膜を中心とした無機膜 （２）プラズマ放電により形
成されたシリコン窒化膜 （８） （１）及び（２）の
組み合せ （４）ポリイミド系樹脂膜などが、使われて
いる。この中で、（４）のポリイミド膜は、（１）〜（
８）に比べ、容易に、かつ安価な方法により形成できる
方法として注目されている技術であるが、ポリイミド自
体、吸湿性及び水分の保持特性が強いため、外部からの
、水分混入に対して（１）〜（８）に比べ、劣っている
。
〔発明が解決しようとする問題点及び目的〕そこで、耐
湿性に優れる、（１）（２）の無機膜を、ポリイミド膜
上に、形成することが考えられるが、次の２点より、現
状では不可能となっている。
湿性に優れる、（１）（２）の無機膜を、ポリイミド膜
上に、形成することが考えられるが、次の２点より、現
状では不可能となっている。
（１）ポリイミド膜が有機膜であるため、高温（４００
３以上）で、分解するので、従来のＯＶＤ法では、無機
膜をポリイミド膜上に形成できない。（ト）ポリイミド
膜の分解温度以下で形成する。プラズマＯＶＤ法で、形
成した場合、ポリイミド膜が、無機膜の、シリコン酸化
膜、シリコン窒化膜に比べ、１０〜１１］０倍の、熱膨
張係数を持つため、上記無機膜を、ポリイミド膜上に形
成時に、無機膜が割れる。これを避けるためには、形成
温度を、２００℃以下にする必要があり、この状態では
、膜質的に満足する無機膜を形成するのは困難である。
３以上）で、分解するので、従来のＯＶＤ法では、無機
膜をポリイミド膜上に形成できない。（ト）ポリイミド
膜の分解温度以下で形成する。プラズマＯＶＤ法で、形
成した場合、ポリイミド膜が、無機膜の、シリコン酸化
膜、シリコン窒化膜に比べ、１０〜１１］０倍の、熱膨
張係数を持つため、上記無機膜を、ポリイミド膜上に形
成時に、無機膜が割れる。これを避けるためには、形成
温度を、２００℃以下にする必要があり、この状態では
、膜質的に満足する無機膜を形成するのは困難である。
そこで、ポリイミド膜上に、安定した無機ガラスを形成
する方法、及び、ポンディングパッドを形成する方法を
提供するものである。
する方法、及び、ポンディングパッドを形成する方法を
提供するものである。
第１図で、実施例をもって製造方法を説明する。能動部
が既に形成された半導体装置の、ワイヤボンディングパ
ッド１０１を、形成する。次に、主パッジベージ冒ン膜
として、ポリイミド樹脂膜を、スピンコード方法で、ス
ピンコード時膜厚２ないしは５ミクロン形成し、１５０
℃で３０分ベーク後、３００℃で５０分穿索中でキュア
し、さらに、４００℃窒素中で３０分分キー上た。次に
、重量モル％で１％のリンを含む、液状シリケートガラ
ス１０３をスピンコード法で、スピンコード時膜厚１０
００ないし、２０００オングストロームの範囲に形成し
、１００℃、６０分及び２５０℃・１時間の熱処理を行
なった。次に、レジスト膜を塗布、露光、現像形成し、
ワイヤボンディングパッド１０１上に、開口部を形成し
たパターン１０４を得る。このレジストパターン１０４
をマスクに、上記シリケートガラス膜を、エツチングす
る。なお、このエツチングを、実施例では、バッフアー
ト弗酸溶液（弗酸対弗化アンモニウム１対１０）を用い
た。このあと、一度１５０℃で３０分ベークし、続けて
、アノード電極カップル型プラズマエツチング装置で、
酸素プラズマ中で、ポリイミド樹脂膜１０２をエツチン
グした。このとき、上記レジスト膜１０４と、ポリイミ
ド樹脂膜１０２の、酸素プラズマに対するエツチングレ
ートを、酸素ガス圧、プラズマエツチング装置の印加電
圧等で調整することにより、ポリイミド樹脂膜１０２の
パッド開口終了時に、レジスト膜１０４が除去されるよ
うコントレールすれば、レジスト膜を後工程で除去する
必要はなくなる。この状態で、ポリイミド樹脂と、シリ
ケートガラス膜からなる２層構造のパシベーション膜が
形成できる。
が既に形成された半導体装置の、ワイヤボンディングパ
ッド１０１を、形成する。次に、主パッジベージ冒ン膜
として、ポリイミド樹脂膜を、スピンコード方法で、ス
ピンコード時膜厚２ないしは５ミクロン形成し、１５０
℃で３０分ベーク後、３００℃で５０分穿索中でキュア
し、さらに、４００℃窒素中で３０分分キー上た。次に
、重量モル％で１％のリンを含む、液状シリケートガラ
ス１０３をスピンコード法で、スピンコード時膜厚１０
００ないし、２０００オングストロームの範囲に形成し
、１００℃、６０分及び２５０℃・１時間の熱処理を行
なった。次に、レジスト膜を塗布、露光、現像形成し、
ワイヤボンディングパッド１０１上に、開口部を形成し
たパターン１０４を得る。このレジストパターン１０４
をマスクに、上記シリケートガラス膜を、エツチングす
る。なお、このエツチングを、実施例では、バッフアー
ト弗酸溶液（弗酸対弗化アンモニウム１対１０）を用い
た。このあと、一度１５０℃で３０分ベークし、続けて
、アノード電極カップル型プラズマエツチング装置で、
酸素プラズマ中で、ポリイミド樹脂膜１０２をエツチン
グした。このとき、上記レジスト膜１０４と、ポリイミ
ド樹脂膜１０２の、酸素プラズマに対するエツチングレ
ートを、酸素ガス圧、プラズマエツチング装置の印加電
圧等で調整することにより、ポリイミド樹脂膜１０２の
パッド開口終了時に、レジスト膜１０４が除去されるよ
うコントレールすれば、レジスト膜を後工程で除去する
必要はなくなる。この状態で、ポリイミド樹脂と、シリ
ケートガラス膜からなる２層構造のパシベーション膜が
形成できる。
従来耐湿性の点が弱いとされてきたポリイミド樹脂膜上
に、シリケートガラス膜を形成することにより、耐湿性
の向上が期待できる。又、酸素プラズマにより、ポリイ
ミド樹脂膜のエツチングと、レジスト膜の除去が同時に
行える。つまり、シリケートガラスが、酸素プラズマに
対して、充分なマスクになることは、重要である。
に、シリケートガラス膜を形成することにより、耐湿性
の向上が期待できる。又、酸素プラズマにより、ポリイ
ミド樹脂膜のエツチングと、レジスト膜の除去が同時に
行える。つまり、シリケートガラスが、酸素プラズマに
対して、充分なマスクになることは、重要である。
第１図（α）〜（Ｃ）が、本発明の実施例の工程断面図
である。１０２がポリイミド樹脂膜、１０３がシリケー
トガラス、１０４がレジスト膜である。 以 上
である。１０２がポリイミド樹脂膜、１０３がシリケー
トガラス、１０４がレジスト膜である。 以 上
Claims (1)
- 半導体装置の、パシベーション膜の形成方法として、ポ
リイミド系樹脂膜を用いること、スピンオンガラスを形
成し、レジスト膜を塗布形成すること、ワイヤボンディ
ングパッドを開口するに、該レジスト膜を露光現像形成
すること、該レジスト膜をマスクに、該スピンオンガラ
スをエッチングすること、該レジスト膜及び該スピンオ
ンガラスをマスクに、ポリイミド系樹脂膜を、エッチン
グすること、その後、該レジスト膜を、除去することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19742085A JPS6257223A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19742085A JPS6257223A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6257223A true JPS6257223A (ja) | 1987-03-12 |
Family
ID=16374218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19742085A Pending JPS6257223A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6257223A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312646A (ja) * | 1987-06-16 | 1988-12-21 | Nippon Denso Co Ltd | 半導体装置及びその製造方法 |
| EP0997939A1 (en) * | 1998-10-30 | 2000-05-03 | Shinko Electric Industries Co. Ltd. | Semiconductor device comprising a lead wire |
| US6656846B2 (en) * | 1989-02-27 | 2003-12-02 | Hitachi, Ltd. | Apparatus for processing samples |
| KR100550380B1 (ko) * | 2003-06-24 | 2006-02-09 | 동부아남반도체 주식회사 | 반도체 소자의 금속배선 형성 방법 |
| WO2011065665A3 (en) * | 2009-11-30 | 2011-09-29 | Siltron Inc. | Method of manufacturing nitride semiconductor device |
-
1985
- 1985-09-06 JP JP19742085A patent/JPS6257223A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312646A (ja) * | 1987-06-16 | 1988-12-21 | Nippon Denso Co Ltd | 半導体装置及びその製造方法 |
| US6656846B2 (en) * | 1989-02-27 | 2003-12-02 | Hitachi, Ltd. | Apparatus for processing samples |
| EP0997939A1 (en) * | 1998-10-30 | 2000-05-03 | Shinko Electric Industries Co. Ltd. | Semiconductor device comprising a lead wire |
| KR100550380B1 (ko) * | 2003-06-24 | 2006-02-09 | 동부아남반도체 주식회사 | 반도체 소자의 금속배선 형성 방법 |
| WO2011065665A3 (en) * | 2009-11-30 | 2011-09-29 | Siltron Inc. | Method of manufacturing nitride semiconductor device |
| KR101105918B1 (ko) * | 2009-11-30 | 2012-01-17 | 주식회사 엘지실트론 | 질화물 반도체 소자의 제조방법 |
| US8124497B2 (en) | 2009-11-30 | 2012-02-28 | Siltron, Inc. | Method of manufacturing nitride semiconductor device |
| CN102640258A (zh) * | 2009-11-30 | 2012-08-15 | Lg矽得荣株式会社 | 一种制作氮化物半导体器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6257223A (ja) | 半導体装置の製造方法 | |
| JPS621232A (ja) | 絶縁膜の平坦化方法 | |
| JPS63129633A (ja) | 半導体表面処理方法 | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JPS58204540A (ja) | 半導体装置の製法 | |
| JPS5932895B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPS61296726A (ja) | 半導体装置の製造方法 | |
| JPS59222945A (ja) | 半導体装置の製造方法 | |
| JPS59136935A (ja) | 半導体装置の製造方法 | |
| JPS5917267A (ja) | 半導体装置の製造方法 | |
| JPS6033307B2 (ja) | 半導体装置の製造方法 | |
| JPS599937A (ja) | 半導体装置の製造方法 | |
| JPH05190532A (ja) | ポリイミドパッシベーション膜の製造方法 | |
| JPS5897834A (ja) | 半導体装置の製造法 | |
| JP2662554B2 (ja) | ポリイミド膜の除去方法 | |
| JPS63289948A (ja) | 絶縁膜形成方法 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| JPH05190528A (ja) | シリコンウェハのエッチング方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPS6250974B2 (ja) | ||
| JPH03184343A (ja) | 半導体装置の製造方法 | |
| JPS6066821A (ja) | 半導体装置の製造方法 | |
| JPS628526A (ja) | 半導体集積回路の製造方法 |