JPS599937A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS599937A JPS599937A JP11797182A JP11797182A JPS599937A JP S599937 A JPS599937 A JP S599937A JP 11797182 A JP11797182 A JP 11797182A JP 11797182 A JP11797182 A JP 11797182A JP S599937 A JPS599937 A JP S599937A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching rate
- contact hole
- faster
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法にかかシ、特にコンタ
クト部分でのアルミニウム（Ａｎ）配線の断線を防止す
るに有効な半導体装置の製造方法に関する。
クト部分でのアルミニウム（Ａｎ）配線の断線を防止す
るに有効な半導体装置の製造方法に関する。
半導体素子は拡散、酸化、気相成長、フォトリングラフ
イー、エツチングなどのくりかえしで作製されるが、そ
のために一般に活性領域上にはこれらの絶縁膜や導電膜
が多層に重なシあって段差が非常に大きくなってしまう
という、欠点がある。
イー、エツチングなどのくりかえしで作製されるが、そ
のために一般に活性領域上にはこれらの絶縁膜や導電膜
が多層に重なシあって段差が非常に大きくなってしまう
という、欠点がある。
このため、配線としてＡノを用いて配線を行うと、段差
の大きな部分でＡノ断線を起ζすという欠陥が発生しや
すく、特にコンタクト部分では、この傾向が顕著であシ
コンタクトの穴の形状によっては、Ａノの段切れが非常
に起こシやすい。
の大きな部分でＡノ断線を起ζすという欠陥が発生しや
すく、特にコンタクト部分では、この傾向が顕著であシ
コンタクトの穴の形状によっては、Ａノの段切れが非常
に起こシやすい。
このため、歩留シ上、及び信頼性上の両面から、コンタ
クトの穴の形状をＡ１段切れのしにくいような形状にエ
ツチングすることが望まれている。
クトの穴の形状をＡ１段切れのしにくいような形状にエ
ツチングすることが望まれている。
どのような場合にコンタクト部でのＡノ断線が起こりや
すいかを例示して説明する。
すいかを例示して説明する。
第１図（ａ）〜（Ｃ）を参照すると、通常のシリコン・
ゲート構造のＭＯ８型ＩＣで、ゲートポリシリのフォト
リックラフイー及びＳＤ影形成完了した状態を第１図（
ａ）に示す。
ゲート構造のＭＯ８型ＩＣで、ゲートポリシリのフォト
リックラフイー及びＳＤ影形成完了した状態を第１図（
ａ）に示す。
次いで、気相成長リンガラス膜（１５）を０．５〜１５
μｍの厚さに形成し、１ｏｏｏ′ＣＮ２中で１ｏ分はど
熱処理して、該リンガラス膜（１５）を稠密化したのち
、通常のフォトリソグラフィーにょシ、フォトレジヌト
（１６）にてコンタクト穴（１７）をあけ、バッフアー
トフッ酸にてエツチングを行なって、コンタクト穴を形
成する。。
μｍの厚さに形成し、１ｏｏｏ′ＣＮ２中で１ｏ分はど
熱処理して、該リンガラス膜（１５）を稠密化したのち
、通常のフォトリソグラフィーにょシ、フォトレジヌト
（１６）にてコンタクト穴（１７）をあけ、バッフアー
トフッ酸にてエツチングを行なって、コンタクト穴を形
成する。。
このようにして形成されたコンタクト穴の形状をＳＥＭ
にて観察すると、第１図（Ｃ）のように表面部では逆の
テーパーがついており、いわゆる武者返しの形状となっ
ていることがわかった。このようなコンタクトではＡノ
装置 （１９）を行なった場合、コンタクトのエッヂ部
（１８）にてＡ、ｇが断線する確率が非常に高くなって
しまう。
にて観察すると、第１図（Ｃ）のように表面部では逆の
テーパーがついており、いわゆる武者返しの形状となっ
ていることがわかった。このようなコンタクトではＡノ
装置 （１９）を行なった場合、コンタクトのエッヂ部
（１８）にてＡ、ｇが断線する確率が非常に高くなって
しまう。
これに対する従来の方法としてｕ：、 ＣＦ、のプラズ
マ中に入れて、該リンガラス層と、フォトレジストとの
密着を故意に悪くして、コンタクト穴にテーパーをつけ
る方法や該リンガラス層の表面にイオン注入を行って、
表面のエッチレートを早くする方法などが知られている
。。
マ中に入れて、該リンガラス層と、フォトレジストとの
密着を故意に悪くして、コンタクト穴にテーパーをつけ
る方法や該リンガラス層の表面にイオン注入を行って、
表面のエッチレートを早くする方法などが知られている
。。
しかしながら、これらの方法はいづれも制御性が悪く安
定してコンタクトのテーノ（−をつけることが難しいこ
とがわかった。
定してコンタクトのテーノ（−をつけることが難しいこ
とがわかった。
本発明は上記欠点を解決する方法を提供するものである
。
。
本発明の構成は、コンタクトを開孔する直前に５ｉｎ２
系被膜形成用塗布液（以下、シリカ・フィルムと称す）
を塗布したのち、適当な温度で熱処理を行って下地の酸
化膜又はリンガラス膜よシも若干エッチレートが早い層
を形成し、このエッチレートのちがいを利用してコンタ
クト穴に安定してテーパーを形成するものである。
系被膜形成用塗布液（以下、シリカ・フィルムと称す）
を塗布したのち、適当な温度で熱処理を行って下地の酸
化膜又はリンガラス膜よシも若干エッチレートが早い層
を形成し、このエッチレートのちがいを利用してコンタ
クト穴に安定してテーパーを形成するものである。
以下、実施例をもとに説明する。
第２図（ａ）、（ｂ）を参照すると、第２図（ａ）は通
常のシリコンゲート構造のＭＯ８型ＩＣで、ゲートポリ
シリコンのフォトリソグラフィー及び８Ｄ形成が完了し
、気相成長リンガラス膜（２５）を０．５〜１５μｍの
厚さに形成し、１０００℃へ２中１０分程度の熱処理を
行ったサンプルに、シリカフィルム（２６）を塗布し、
３００℃Ｎ２中で３０分と７００℃Ｎ２中で６０分の熱
処理を行ったものである。
常のシリコンゲート構造のＭＯ８型ＩＣで、ゲートポリ
シリコンのフォトリソグラフィー及び８Ｄ形成が完了し
、気相成長リンガラス膜（２５）を０．５〜１５μｍの
厚さに形成し、１０００℃へ２中１０分程度の熱処理を
行ったサンプルに、シリカフィルム（２６）を塗布し、
３００℃Ｎ２中で３０分と７００℃Ｎ２中で６０分の熱
処理を行ったものである。
この様な熱処理を経たのちの気相成長リンガラス膜（２
５）のエツチングレートは、４９％の７ツ酸と４０チの
フッ化アンモニウムを１：３０の割合で混合した液で、
７００ Ａｒｍ ｉ ｎであった。また、シリカフィル
ムは同じエツチング液で１７０ＯＡ”／ｍｉｎであった
。。
５）のエツチングレートは、４９％の７ツ酸と４０チの
フッ化アンモニウムを１：３０の割合で混合した液で、
７００ Ａｒｍ ｉ ｎであった。また、シリカフィル
ムは同じエツチング液で１７０ＯＡ”／ｍｉｎであった
。。
次いで第２図中）に示すようにフォトレジストでコンタ
クト穴をあけエツチングを行うと、シリカフィルムがエ
ツチングレートが早いために、気相成長リンガラス層に
は安定したテーノく−をつけることができる。これによ
シ、Ａノ配線のコンタクト部での断線を防止できる。ま
たポリシリコンの段部も、シリカフィルムによりテーノ
く−が付きＡＡの断面形状が良くなる。
クト穴をあけエツチングを行うと、シリカフィルムがエ
ツチングレートが早いために、気相成長リンガラス層に
は安定したテーノく−をつけることができる。これによ
シ、Ａノ配線のコンタクト部での断線を防止できる。ま
たポリシリコンの段部も、シリカフィルムによりテーノ
く−が付きＡＡの断面形状が良くなる。
シリカフィルムのエツチング・レートと熱処理温度との
関係を第３ν１に示す。これによシ、下地の絶縁膜に応
じて適当な熱処理を行うことにより、任意のテーパーを
つけることが可能である。
関係を第３ν１に示す。これによシ、下地の絶縁膜に応
じて適当な熱処理を行うことにより、任意のテーパーを
つけることが可能である。
第１図（ａ）〜（Ｃ）は各々従来の半導体装置の製造方
法によって作製した半導体素子を工程順に示す断面図、
第２図（ａ）、Φ）は各々本発明実施例の方法によって
作製した半導体素子を工程順に示す断面図、第３図は、
ＳｉＯ２系被膜形成用塗布液のエツチングレートと熱処
理温度との関係を示す図、である。 万お図において、２１．１１・・・・・・ポリシリコン
（ゲートポリシリコン）、２２．１２・・・・・酸化膜
、２３．１３・・・・・・ソース・ドレイン領域、２４
．１４・・・・・ツリコン基板、２５．１５・・・・・
・気相成長リンガラス膜、２７．１６・・・・・・フォ
ト・レジスト １７・・・・・・コンタクト穴、１８・
・・・・・コンタクトのエッヂ部、１９・・・・・・ア
ルミニウム、２６・・・・・・ＳｉＯ，系被膜形成用塗
布液をコーティングした層（シリカ・フィルム層）、で
ある。 口ｌ債 （）） ６／ 区 ｌ鴬 （α） 菓２ 図 ＃３ 図
法によって作製した半導体素子を工程順に示す断面図、
第２図（ａ）、Φ）は各々本発明実施例の方法によって
作製した半導体素子を工程順に示す断面図、第３図は、
ＳｉＯ２系被膜形成用塗布液のエツチングレートと熱処
理温度との関係を示す図、である。 万お図において、２１．１１・・・・・・ポリシリコン
（ゲートポリシリコン）、２２．１２・・・・・酸化膜
、２３．１３・・・・・・ソース・ドレイン領域、２４
．１４・・・・・ツリコン基板、２５．１５・・・・・
・気相成長リンガラス膜、２７．１６・・・・・・フォ
ト・レジスト １７・・・・・・コンタクト穴、１８・
・・・・・コンタクトのエッヂ部、１９・・・・・・ア
ルミニウム、２６・・・・・・ＳｉＯ，系被膜形成用塗
布液をコーティングした層（シリカ・フィルム層）、で
ある。 口ｌ債 （）） ６／ 区 ｌ鴬 （α） 菓２ 図 ＃３ 図
Claims (1)
- 酸化シリコン系被膜形成用塗布液を塗布する工程と、下
地の絶縁膜よシも早いエツチングレートが得られるよう
に、該酸化シリコン系被膜形成用塗布層を熱処理する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11797182A JPS599937A (ja) | 1982-07-07 | 1982-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11797182A JPS599937A (ja) | 1982-07-07 | 1982-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599937A true JPS599937A (ja) | 1984-01-19 |
Family
ID=14724802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11797182A Pending JPS599937A (ja) | 1982-07-07 | 1982-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599937A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209624A (ja) * | 1986-02-17 | 1987-09-14 | Fujitsu Ltd | 高速命令シミユレ−ト方式 |
| JPS62239548A (ja) * | 1986-04-10 | 1987-10-20 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1982
- 1982-07-07 JP JP11797182A patent/JPS599937A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209624A (ja) * | 1986-02-17 | 1987-09-14 | Fujitsu Ltd | 高速命令シミユレ−ト方式 |
| JPS62239548A (ja) * | 1986-04-10 | 1987-10-20 | Seiko Epson Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS618945A (ja) | 半導体集積回路装置 | |
| JPS63234548A (ja) | 半導体素子の製造方法 | |
| JPS599937A (ja) | 半導体装置の製造方法 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPH0478013B2 (ja) | ||
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPH0258252A (ja) | 半導体装置の製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPH01307242A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0481329B2 (ja) | ||
| JPH04275430A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH0249017B2 (ja) | ||
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPH03242937A (ja) | 半導体装置の製造方法 | |
| JPS6180833A (ja) | 半導体装置の製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0474422A (ja) | 半導体装置の製造方法 | |
| JPH05308068A (ja) | 半導体装置の製造方法 |