JPS62209624A - 高速命令シミユレ−ト方式 - Google Patents
高速命令シミユレ−ト方式Info
- Publication number
- JPS62209624A JPS62209624A JP3219086A JP3219086A JPS62209624A JP S62209624 A JPS62209624 A JP S62209624A JP 3219086 A JP3219086 A JP 3219086A JP 3219086 A JP3219086 A JP 3219086A JP S62209624 A JPS62209624 A JP S62209624A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- state
- firmware
- simulates
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概 要]
ソフトウェアにより命令をシミュレートして実行するフ
ァームウェアを01えたデータ処理装置において、ハー
ドウェアにない新しい命令を検出したとき、直接当該命
令をシミュレートするファームウェアルーチンの先頭番
地へ分岐させるよう構成したもので、これにより命令の
シミュレートを高速化した。
ァームウェアを01えたデータ処理装置において、ハー
ドウェアにない新しい命令を検出したとき、直接当該命
令をシミュレートするファームウェアルーチンの先頭番
地へ分岐させるよう構成したもので、これにより命令の
シミュレートを高速化した。
[産業上の利用分野]
本発明は、ソフトウェアによる命令のシミュレート方式
に関する。
に関する。
マイクロプログラム制御を用いたデータ処理装置におい
て、新たに命令を管追加する場合に、マイクロプログラ
ムの空きが少ないとき、ソフトウェアでシミュレートさ
せるが、そのソフトウェアにオペレーティングシステム
(以下、O8と略記する)を使用せずに、よりハードウ
ェアに近い、ファームウェアと呼ばれるソフトウェアを
使う技術がある。
て、新たに命令を管追加する場合に、マイクロプログラ
ムの空きが少ないとき、ソフトウェアでシミュレートさ
せるが、そのソフトウェアにオペレーティングシステム
(以下、O8と略記する)を使用せずに、よりハードウ
ェアに近い、ファームウェアと呼ばれるソフトウェアを
使う技術がある。
これは、マイクロプログラム制御を用いないデータ処理
装置においても、ハードウェアを改造せずに新しい命令
を実行することができる。
装置においても、ハードウェアを改造せずに新しい命令
を実行することができる。
・本発明は、ファームウェアによる命令のシミュレート
を高速化する方式に関するものである。
を高速化する方式に関するものである。
[従来の技術]
ファームウェアを用いる場合、ハードウェアにおいても
、実際のO8が走行する状tLqlと、ファームウェア
が走行する状態2とを別けて持ち、状態1から状s2へ
切り替える回路と、状態2から状alへ戻す命令を持つ
。
、実際のO8が走行する状tLqlと、ファームウェア
が走行する状態2とを別けて持ち、状態1から状s2へ
切り替える回路と、状態2から状alへ戻す命令を持つ
。
第3図は、従来技術による命令のシミュレート方式を示
すブロック図である。
すブロック図である。
従来技術では、図中に鎖線の左側に示すように、状態1
の中で新しい命令、例えば命令1が検出されると、プロ
グラム割込みを起して、鎖線の右側に示した状態2に移
行する。
の中で新しい命令、例えば命令1が検出されると、プロ
グラム割込みを起して、鎖線の右側に示した状態2に移
行する。
ファームウェアにおいては、割込み処理を行い、命令を
シミュレートする割込みコードと認識すると、命令を解
読し、命令lを処理するルーチンの先頭番地(B)へ飛
び、命令をシミュレートした後、「リターン命令J R
THによって、状態2から状態1へ戻す。
シミュレートする割込みコードと認識すると、命令を解
読し、命令lを処理するルーチンの先頭番地(B)へ飛
び、命令をシミュレートした後、「リターン命令J R
THによって、状態2から状態1へ戻す。
状態1となると、状態1の次の命令、即ち命令2から実
行するものであった。
行するものであった。
[発明が解決しようとする問題点]
上記あように、従来技術においては、新しい命令が検出
されたとき、プログラム割込みを起し、ファームウェア
において割込み処理を行い、状態2に切り替え、命令を
解読して、その命令の処理ルーチンへ分岐するものであ
り、当該命令の処理ルーチンに入るまでの間に、割込み
の処理と命令の解読のため、相当の時間を要するもので
あった。
されたとき、プログラム割込みを起し、ファームウェア
において割込み処理を行い、状態2に切り替え、命令を
解読して、その命令の処理ルーチンへ分岐するものであ
り、当該命令の処理ルーチンに入るまでの間に、割込み
の処理と命令の解読のため、相当の時間を要するもので
あった。
本発明は、従来技術のこの問題点を解消した高速な命令
シミュレート方式を提供しようとするものである。
シミュレート方式を提供しようとするものである。
[問題点を解決するための手段]
第1図は本発明の高速命令シミュレート方式の原理ブロ
ック図を示す。
ック図を示す。
第1図は、第3図に示したものと同一の命令をシミュレ
ートする状況を示している。
ートする状況を示している。
O5により走行する状態1において、ノ1−ドウエアに
ない新しい命令を検出すると、1で示す「分岐処理手段
」にこの命令の処理を指令する。
ない新しい命令を検出すると、1で示す「分岐処理手段
」にこの命令の処理を指令する。
「分岐処理手段」■は、新たに設けたノ\−ドウエアで
あって、状a1から状態2に切り替えると共に、直ちに
当該命令をシミュレートするファームウェアプログラム
の先頭番地へ分岐させる。
あって、状a1から状態2に切り替えると共に、直ちに
当該命令をシミュレートするファームウェアプログラム
の先頭番地へ分岐させる。
ファームウェアプログラムの処理が終了すれば、「リタ
ーン命令J RTNにより、状態2から状態1に切り替
え、状filの次の命令から実行するのは、従来と同様
である。
ーン命令J RTNにより、状態2から状態1に切り替
え、状filの次の命令から実行するのは、従来と同様
である。
[作用]
上記構成により、状態1においてノ)−ドウエアにない
新しい命令が検出されたときは、「分岐処理手段」によ
って当該命令をシミュレートするファームウェアプログ
ラムに直ちに分岐することができる。
新しい命令が検出されたときは、「分岐処理手段」によ
って当該命令をシミュレートするファームウェアプログ
ラムに直ちに分岐することができる。
これによって、ファームウェアにおける、割込み処理お
よび命令解読の必要はなくなり、このための処理時間が
なくなって、高速に命令をシミュレートすることが可能
となる。
よび命令解読の必要はなくなり、このための処理時間が
なくなって、高速に命令をシミュレートすることが可能
となる。
[実施例]
以下第2図に示す実施例により、本発明をさらに具体的
に説明する。
に説明する。
第2図は、本発明の実施例における分岐処理手段の構成
を示すブロック図である。
を示すブロック図である。
第2図において、1は分岐処理手段であって、次の4つ
の部により構成される。
の部により構成される。
11は状態切替部であって、命令解読部から指令のあっ
たとき、O8の下で動作する状態1から、ファームウェ
アにより動作する状態2に切り替える。
たとき、O8の下で動作する状態1から、ファームウェ
アにより動作する状態2に切り替える。
具体的に状態切替部11の動作は、状態フラグのランチ
をセントすることである。
をセントすることである。
12はアドレス算出部であって、命令のオペレーティン
グコードOPから、当該命令をシミュレートするファー
ムウェアの処理ルーチンの先頭番地を、例えば、次のよ
うにして算出する。
グコードOPから、当該命令をシミュレートするファー
ムウェアの処理ルーチンの先頭番地を、例えば、次のよ
うにして算出する。
分岐番地=(ファームウェア領域の先頭番地)当該命令
のオペレーティングコードOPにより定まる場所に格納
しておくものである。
のオペレーティングコードOPにより定まる場所に格納
しておくものである。
13は分岐処理部であって、アドレス算出部12により
算出したアドレスに分岐する処理を行う。
算出したアドレスに分岐する処理を行う。
分岐の際には、戻り先アドレスを所定のレジスタ又は所
定のメモリ領域に保持しておくことCよむ1うまでもな
い。
定のメモリ領域に保持しておくことCよむ1うまでもな
い。
上記の状態切替部11、アドレス算出部12、および分
岐処理部13は、被シミュレート命令の種類によらない
ので、ハードウェアにより、或いはノ\−ドウエアとマ
イクロプログラムとの組合せにより構成することができ
る。
岐処理部13は、被シミュレート命令の種類によらない
ので、ハードウェアにより、或いはノ\−ドウエアとマ
イクロプログラムとの組合せにより構成することができ
る。
〔発明の効果]
以上説明のように本発明によれば、ファームウェアによ
る命令のシミュレートを高速に実行することが可能とな
り、その実用上の効果は極めて大である。
る命令のシミュレートを高速に実行することが可能とな
り、その実用上の効果は極めて大である。
第1図は本発明の原理ブロック図、
第些図は本発明の実施例のブロック図、第3図は従来の
命令シミュレート方式を示すブロック図である。 図面において、 1は分岐処理手段、 11は状態切替部、12は
アドレス算出部、 13は焙岐処理部、をそれぞれ
示す。 本発明の原理ブロック図 第1図 本発明の実施例のブロック図 第2図 従来の命令シミュレート方式を示すブロック図第3図
命令シミュレート方式を示すブロック図である。 図面において、 1は分岐処理手段、 11は状態切替部、12は
アドレス算出部、 13は焙岐処理部、をそれぞれ
示す。 本発明の原理ブロック図 第1図 本発明の実施例のブロック図 第2図 従来の命令シミュレート方式を示すブロック図第3図
Claims (1)
- 【特許請求の範囲】 ソフトウェアにより命令をシミュレートして実行するフ
ァームウェアを備えると共に、オペレーティングシステ
ムの下で走行する状態1と、ファームウェアにより走行
する状態2とを備えたデータ処理装置において、 状態1から状態2に切り替えると共に、当該命令をシミ
ュレートするファームウェアプログラムの先頭番地へ分
岐させる分岐処理手段を備え、状態1による走行中にハ
ードウェアにより処理できない命令を検出したとき、該
分岐処理手段により、直ちに状態2に切り替え、当該命
令をシミュレートするファームウェアプログラムの先頭
番地へ分岐するよう構成したことを特徴とする高速命令
シミュレート方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3219086A JPS62209624A (ja) | 1986-02-17 | 1986-02-17 | 高速命令シミユレ−ト方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3219086A JPS62209624A (ja) | 1986-02-17 | 1986-02-17 | 高速命令シミユレ−ト方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62209624A true JPS62209624A (ja) | 1987-09-14 |
Family
ID=12351982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3219086A Pending JPS62209624A (ja) | 1986-02-17 | 1986-02-17 | 高速命令シミユレ−ト方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62209624A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5748137A (en) * | 1980-09-03 | 1982-03-19 | Fujitsu Ltd | Data processor |
JPS57101945A (en) * | 1980-12-18 | 1982-06-24 | Nec Corp | Control system of information processor |
JPS599937A (ja) * | 1982-07-07 | 1984-01-19 | Nec Corp | 半導体装置の製造方法 |
JPS5935449A (ja) * | 1982-08-23 | 1984-02-27 | Nec Corp | 半導体装置の製造方法 |
JPS60142740A (ja) * | 1983-12-29 | 1985-07-27 | Fujitsu Ltd | マイクロプログラム制御における命令実行方式 |
-
1986
- 1986-02-17 JP JP3219086A patent/JPS62209624A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5748137A (en) * | 1980-09-03 | 1982-03-19 | Fujitsu Ltd | Data processor |
JPS57101945A (en) * | 1980-12-18 | 1982-06-24 | Nec Corp | Control system of information processor |
JPS599937A (ja) * | 1982-07-07 | 1984-01-19 | Nec Corp | 半導体装置の製造方法 |
JPS5935449A (ja) * | 1982-08-23 | 1984-02-27 | Nec Corp | 半導体装置の製造方法 |
JPS60142740A (ja) * | 1983-12-29 | 1985-07-27 | Fujitsu Ltd | マイクロプログラム制御における命令実行方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920001319A (ko) | 처리기 및 처리기의 처리방법 | |
JPH02156334A (ja) | 情報処理装置 | |
JPS62209624A (ja) | 高速命令シミユレ−ト方式 | |
JPH0523447B2 (ja) | ||
JPS6240538A (ja) | デ−タ処理装置 | |
JPS61202225A (ja) | プロセツサによるハ−ドウエア制御方式 | |
JP2529429B2 (ja) | プログラマブルコントロ―ラ | |
JPH0612253A (ja) | マイクロコンピュータ | |
JPS588011B2 (ja) | マイクロプログラムセイギヨホウシキ | |
JPS6131895B2 (ja) | ||
JPS60241104A (ja) | デイジタル制御装置の演算方法 | |
JPH0353322A (ja) | 情報処理装置 | |
JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
JPS5829051A (ja) | 演算処理装置 | |
JPS61208129A (ja) | 命令先読制御方式 | |
JPH02137028A (ja) | 命令制御方式 | |
JPS61221844A (ja) | マイクロ・コンピユ−タ | |
JPH07120281B2 (ja) | 情報処理装置 | |
JPS57169853A (en) | Arithmetic controlling system | |
JPS5943444A (ja) | マイクロプログラム制御方法およびその装置 | |
JPS63291108A (ja) | プロセツサ | |
JPH03209530A (ja) | 時分割マルチタスク実行装置 | |
JPH02181859A (ja) | コプロセッサ・インタフェース回路 | |
JPS63228334A (ja) | プログラムインタプリツト方式 |