JPS6053334B2 - マイクロプログラム制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラム制御装置における条件付
分岐時のアドレスの制御方式に関する。

マイクロプログラムの格納される制御メモリのアドレ
ス制御方法として、マイクロ命令の順序制御フィールド
（シーケンス・コントロール・フイーールド）の内容（
順序制御命令）に応じて次に実行すべきマイクロ命令の
アドレスを制御する方法がある。この種のアドレス制御
によるマイクロプログラム制御装置において、条件付き
分岐を行う場合、マイクロ命令の分岐テストフィールド
に指。定されたテスト結果に応じて分岐するか否かが判
別され、分岐する場合は、従来は固定パターンとしてあ
らかじめ用意された順序制御命令に応じてスタートアド
レスに戻るか、ジャンプアドレスとして指定されたジャ
ンプ先に進むか、サブルーチンコール時に復帰アドレス
として指定された先に進むか、あるいは単にアドレスを
１つだけ歩道させるか等のアドレス制御を行つていた。
本発明は、このような分岐時のアドレス制御を行う場
合に、より簡単な回路で実現することのできる新規なマ
イクロプログラム制御方式を提供することを目的として
いる。

上述の目的を達成する本発明の特徴は、マイクロ命令
を格納する制御メモリと、該制御メモリのアドレスを制
御するアドレス制御回路とを備え、前記制御メモリから
読み出されたマイクロ命令の順序制御フィールドの内容
に応じて次に実行すべきマイクロ命令のアドレス制御を
前記アドレス制御回路で行うマイクロプログラム制御装
置において、マイクロ命令によつて指定される分岐テス
トの結果に応じて当該マイクロ命令の順序制御フィール
ドの内容を論理的に反転もしくは非反転し、該反転もし
くは非反転した内容を用いて次に実行すべきマイクロ命
令のアドレス制御を行うようにしたことになる。

以下図面を用いて本発明を詳細に説明する。

添付図面は本発明の一実施例のブロック図であり、同
図において、１０はマイクロプログラムの格納されてい
る制御メモリ （ＣＭ）、１１は制御メモＩ川０のアド
レスを制御するアドレス制御回路、１２は制御メモリ１
０から読み出されたマイクロ命令を一時的に記憶してお
く命令レジスタ（ＣＭＩＲｅｇ）、１３はマイクロ命令
の順序制御フィールドの内容即ち順序制御命令のコード
を論理的に反転する反転回路、１４は線１５を介して印
加される分岐テストの結果に応じて、命令レジスタ１２
からの順序制御命令及びその命令コードを論理的に反転
した反転回路１３からの反転順序制御命令のうちのどち
らか一方を選択する選択ゲート（Ｓｅｌｅｃｔ）をそれ
ぞれ示している。アドレス制御回路１１内には、選択ゲ
ート１４あらの順序制御命令をデコードするデコーダ（
Ｄｅｃ）１６、デコーダ１６によつてデコードされた信
号あるいは上位の装置からの指示信号により、指定され
たレジスタの内容を次に実行するマイクロ命令のアドレ
スとして選択するための選択ゲート（Ｓｅｌｅｃｔ）１
７、各動作用マイクロプログラムの先頭アドレスを一時
的に記憶するスタートアドレスレジスタ（ＳｔａｒｔＲ
ｅｇ．）１８ジャンプ動作を行なう場合にそのジャンプ
先のアドレスが一時的に格納されるジャンプアドレスレ
ジスタ（ＪｕｍｐＲｅｇ．）１９、サブルーチンコール
が行われた場合の復帰先のアドレスが格納されるスタッ
クポイントレジスタ（Ｓ．Ｐ．Ｒｅｇ．）２０、アドレ
スを順次歩進するアドレスカウンタ（ＣＴＲ）２１及び
アドレスカウンタ２１の内容が一時的に格納されるアド
レスレジスタ（Ａ．Ｒｅｇ．）２２が設けられている。
次に、順序制御命令のコードとその命令の意味が次表の
如く設定されている場合について本実施例の動作を説明
する。

イクロ命令が読み出され、そのマイクロ命令の順序制御
フィールドが゜“０００゛という内容を有するものとす
る。

このマイクロ命令の分岐テストフィールドに指定された
テストの結果が線１５を介して選択ゲート１４に印加さ
れ、そのテスト結果が分岐しないことを指示する場合、
上述の命令コード゜“０００゛はそのまま選択ゲート１
４を通過し、デコーダ１６に印加されてデコードされる
。これにより、アドレスレジスタ２２に格納されている
・アドレスが選択ゲート１７によつて選択され制御メモ
リ１０がアクセスされる。また、同時にアドレスカウン
タ２１の内容が１つだけ歩進せしめられる。テスト結果
により分岐指定がなされた場合、前述の命令コード゜゜
０００゛を反転回路１３において論理的に反転した命令
コード“１１ｒ゛がデコーダ１６に印加されデコードさ
れる。これにより、ジャンプアドレスレジスタ１９に格
納されているアドレス、例えば現在あるいはその前のマ
イクロ命令のアドレスフィールドで指定したジャンプ先
アドレスが選択ゲート１７によつて選択され、制御メモ
リ１０のそのアドレスで次にアクセスされる。順序制御
命令コードが例えば“００１′゛のときに分岐指定がな
された場合にも上述と同様にその論理的反転コードであ
る゜゛１１０゛の命令内容が実行され、また命令コード
が“０１０゛，“゜０１ｒ゛の場合にも分岐指定がなさ
れると、それぞれ゜゜１０ｒ，“１０σ゛の反転コード
が形成されそれに基づく命令内容が実行される。

なお、各命令コードに対応する命令の実際の内容は前述
の表に限定されることなく全く任意に設定することがで
きる。例えば、命令コードに対応する命令の内容とその
反転命令コードに対応する命令内容とを互いに分岐して
指定される可能性の高い組合せにすると非常に都合が良
い。また、複数の命令コードを全て同じ命令内容を実行
するものとし、これらの命令コードの反転命令コードが
それぞれ別個の命令内容を実行するように設定すること
もできる。以上詳細に説明したように、本発明の方式に
よれば、マイクロ命令の順序制御フィールドの内容を分
岐テストの結果に応じて論理的に反転するか否か選択す
ることによりアドレス分岐を制御しているため、従来技
術の如く固定パターンにより順序制御命令を用意する必
要がなく、従つて回路構成を大幅に簡略化することがで
きる。

また、アドレス制御部に関するデバッグを行う場合にも
順序制御命令をソフトウェアにより容易に変更させるこ
とができる利点をも本発明は有している。

【図面の簡単な説明】

図は本発明の一実施例のブロック図である。 １０・・・制御メモリ、１１・・・アドレス制御回路、
１２・・・命令レジスタ、１３・・・反転回路、１４・
・・選択ゲート。

Claims (1)

【特許請求の範囲】
1. １ マイクロ命令を格納する制御メモリと、該制御メモ
   リのアドレスを制御するアドレス制御回路とを備え、前
   記制御メモリから読み出されたマイクロ命令の順序制御
   フィールドの内容に応じて次に実行すべきマイクロ命令
   のアドレス制御を前記アドレス制御回路で行うマイクロ
   プロセス制御装置において、マイクロ命令によつて指定
   される分岐テストの結果に応じて当該マイクロ命令の順
   序制御フィールドの内容を論理的に反転もしくは非反転
   し、該反転もしくは非反転した内容を用いて次に実行す
   べきマイクロ命令のアドレス制御を行うようにしたこと
   を特徴とするマイクロプログラム制御方式。