JPS58217051A - 間接分岐制御装置 - Google Patents
間接分岐制御装置Info
- Publication number
- JPS58217051A JPS58217051A JP57100236A JP10023682A JPS58217051A JP S58217051 A JPS58217051 A JP S58217051A JP 57100236 A JP57100236 A JP 57100236A JP 10023682 A JP10023682 A JP 10023682A JP S58217051 A JPS58217051 A JP S58217051A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- register
- read
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012986 modification Methods 0.000 claims description 10
- 230000004048 modification Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 8
- 230000003252 repetitive effect Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 7
- 239000000470 constituent Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30061—Multi-way branch instructions, e.g. CASE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は命令繰り返し制御装置を有する計算機の命令実
行を制御するに際し、間接分岐命令を独立に設けること
なく間接分岐と等価な制御を行なう間接分岐装置に関す
るものである。
行を制御するに際し、間接分岐命令を独立に設けること
なく間接分岐と等価な制御を行なう間接分岐装置に関す
るものである。
以下、従来の命令繰り返し制御装置について説明する。
第１図は命令繰り返し制御装置を有する従来の計算機の
ブロック図である。同図において１は所定のプログラム
を記憶している記憶装置、２は記憶装置１に記憶されて
いるプログラムの命令またはデータを読み出す命令読み
出し回路、３は命令読み出し回路２が読み出した命令を
一時記憶する命令レジスタ、４は命令レジスタ３の内容
をデコードして各構成ブロツクを制御するプロセッサ制
御信号を生成する命令デコーダ、６は繰り返し命令が命
令レジスタ３に一時記憶されたときに命令コードの繰り
返し回数を指定するデータをセットするとともに繰り返
し命令の直後にくる命令が繰り返される毎に１減算する
繰り返しカウントレジスタ（以下ＲＣと略記する）、６
はＲＣ５の内容が零であることを検出するとともに零が
検出されたときに後述する繰り返し制御回路に零信号を
出力する零検出回路である。７は零検出回路６からの零
信号を入力として繰り返し実行する命令が実行される毎
に繰り返しカウントレジスタ５の内容を１減算する繰り
返し制御回路で、繰り返し実行する命令の実行期間中に
命令読み出し回路２から差出されるアドレス信号が後述
する命令ポインタ８に取り込まれないようロード禁止信
号を出力し、さらに繰り返し実行する命令期間中に命令
レジスタ３の内容を書き換えることを禁止するように命
令読み出し回路２を制御する。８は次に実行する命令が
記憶装置１に記憶されているアドレスを指し示す命令ポ
インタ（以下ＩＰと記す）である。
ブロック図である。同図において１は所定のプログラム
を記憶している記憶装置、２は記憶装置１に記憶されて
いるプログラムの命令またはデータを読み出す命令読み
出し回路、３は命令読み出し回路２が読み出した命令を
一時記憶する命令レジスタ、４は命令レジスタ３の内容
をデコードして各構成ブロツクを制御するプロセッサ制
御信号を生成する命令デコーダ、６は繰り返し命令が命
令レジスタ３に一時記憶されたときに命令コードの繰り
返し回数を指定するデータをセットするとともに繰り返
し命令の直後にくる命令が繰り返される毎に１減算する
繰り返しカウントレジスタ（以下ＲＣと略記する）、６
はＲＣ５の内容が零であることを検出するとともに零が
検出されたときに後述する繰り返し制御回路に零信号を
出力する零検出回路である。７は零検出回路６からの零
信号を入力として繰り返し実行する命令が実行される毎
に繰り返しカウントレジスタ５の内容を１減算する繰り
返し制御回路で、繰り返し実行する命令の実行期間中に
命令読み出し回路２から差出されるアドレス信号が後述
する命令ポインタ８に取り込まれないようロード禁止信
号を出力し、さらに繰り返し実行する命令期間中に命令
レジスタ３の内容を書き換えることを禁止するように命
令読み出し回路２を制御する。８は次に実行する命令が
記憶装置１に記憶されているアドレスを指し示す命令ポ
インタ（以下ＩＰと記す）である。
なお９はＩＰａの内容をインクリメントする命令ポイン
タインクリメント信号、１０は繰り返し実行する命令の
期間中に分岐命令によってＩＰｓの内容が書き換えられ
ないようにするロード禁止信号である。
タインクリメント信号、１０は繰り返し実行する命令の
期間中に分岐命令によってＩＰｓの内容が書き換えられ
ないようにするロード禁止信号である。
以上のように構成された装置について、繰り返し命令を
実行した場合の動作を第２図を用いて説明する。なお第
２図において２１は繰り返し回数３の繰り返し命令、２
２はメモリインクリメント命令で、次に読く命令修飾デ
ータが示すアドレスの内容をインクリメントする命令で
ある。
実行した場合の動作を第２図を用いて説明する。なお第
２図において２１は繰り返し回数３の繰り返し命令、２
２はメモリインクリメント命令で、次に読く命令修飾デ
ータが示すアドレスの内容をインクリメントする命令で
ある。
まず２００００００番地返し命令２１の命令コー５べ一
：′ ドが記憶装置１から命令読み出し回路２により読み出さ
れると、この命令コードは命令レジスタ３に一時記憶さ
れる。命令デコーダ４は命令レジスタ３の内容をデコー
ドし、プロセッサ制御信号を生成する。これにより命令
し、ジスタの下位８ビツトがＲＣ５にセットされる。（
この例の場合ＲＣには「３」がセットされる。） 次に命令ポインタインクリメント信号９によりＩＰｓの
値がインクリメントされ、命令読み出し回路２は２００
１００１番地リインクリメント命令２２の命令コードを
命令レジスタ３に一時記憶する。この命令は２ワード命
令であるので、ＩＰａの値はさらに１加算され２００２
００２番地修飾データｒ５００Ｊを読み出して、５００
番地の内容を＋１する。このときＲＣ５，の内容は１減
算され「２」になる。命令レジスタ３の内容はＲＣ５の
値が「０」になるまで書き換えられず有効となるので、
以下同様に５０５番地の内容が１加算されたときＲＣ５
の内容は「１」になり、５１５番地の内容が１加算され
たときＲＣ５の内容は「○」６ベーＳ になる。そしてＲＣ５の値が「○」であることを零検出
回路６が検出すると命令読み出し回路２で読み出された
２００５００５番地は、命令レジスタ３にセットされ、
以下２００５番地以降の命令を実行する。以上のように
して繰り返し命令２１によりメモリインクリメント２２
が３回実行されたことになる。
：′ ドが記憶装置１から命令読み出し回路２により読み出さ
れると、この命令コードは命令レジスタ３に一時記憶さ
れる。命令デコーダ４は命令レジスタ３の内容をデコー
ドし、プロセッサ制御信号を生成する。これにより命令
し、ジスタの下位８ビツトがＲＣ５にセットされる。（
この例の場合ＲＣには「３」がセットされる。） 次に命令ポインタインクリメント信号９によりＩＰｓの
値がインクリメントされ、命令読み出し回路２は２００
１００１番地リインクリメント命令２２の命令コードを
命令レジスタ３に一時記憶する。この命令は２ワード命
令であるので、ＩＰａの値はさらに１加算され２００２
００２番地修飾データｒ５００Ｊを読み出して、５００
番地の内容を＋１する。このときＲＣ５，の内容は１減
算され「２」になる。命令レジスタ３の内容はＲＣ５の
値が「０」になるまで書き換えられず有効となるので、
以下同様に５０５番地の内容が１加算されたときＲＣ５
の内容は「１」になり、５１５番地の内容が１加算され
たときＲＣ５の内容は「○」６ベーＳ になる。そしてＲＣ５の値が「○」であることを零検出
回路６が検出すると命令読み出し回路２で読み出された
２００５００５番地は、命令レジスタ３にセットされ、
以下２００５番地以降の命令を実行する。以上のように
して繰り返し命令２１によりメモリインクリメント２２
が３回実行されたことになる。
ところが、従来の繰り返し制御では、命令ポインタ制御
を行なうだめの回路を簡単化するだめ、繰り返し実行さ
れる命令の期間中に繰り返し制御回路７から出力される
ロード禁止信号１０により、命令読み出し回路２で読み
出されたデータを取り込むことを禁止し、繰り返し実行
される命令の期間中には、命令ポインタインクリメント
信号９のみでしか制御していなかった。そのだめ、繰り
返し実行される命令として分岐命令を実行した場合に分
岐命令の命令修飾データをＩＰｓに取り込むことができ
ず、繰り返し実行できる命令に制限が加えられるという
欠点があった。
を行なうだめの回路を簡単化するだめ、繰り返し実行さ
れる命令の期間中に繰り返し制御回路７から出力される
ロード禁止信号１０により、命令読み出し回路２で読み
出されたデータを取り込むことを禁止し、繰り返し実行
される命令の期間中には、命令ポインタインクリメント
信号９のみでしか制御していなかった。そのだめ、繰り
返し実行される命令として分岐命令を実行した場合に分
岐命令の命令修飾データをＩＰｓに取り込むことができ
ず、繰り返し実行できる命令に制限が加えられるという
欠点があった。
本発明は上記欠点に鑑み、繰り返し実行できる７ ・′
命令に制限を与えず、繰り返し命令の次にどのような命
令があってもその命令に対して繰り返し回数を指定でき
、間接分岐命令を独立に設けることなく間接分岐と等価
な制御を行なう間接分岐制御装置を提供するものである
。 へ 以下、図面を参照しながら本発明の一実施例について説
明する。
令があってもその命令に対して繰り返し回数を指定でき
、間接分岐命令を独立に設けることなく間接分岐と等価
な制御を行なう間接分岐制御装置を提供するものである
。 へ 以下、図面を参照しながら本発明の一実施例について説
明する。
第３図は本発明の一実施例における間接分岐制御装置の
ブロック図である。同図において、記憶装置１、命令読
み出し回路２、命令レジスタ３、命令デコーダ４、繰り
返しカウントレジスタ５、零検出回路６、命令ポインタ
８、命令ポインタインクリメント信号９は第１図に示し
だものと同じ構成である。７は繰り返し制御回路で、命
令読み出し回路２が読み出した命令が繰り返し命令であ
るときにこの繰り返し命令の次の命令を命令レジスタ３
に七ノドさせるとともに、セットした命令が分岐命令で
あるときに分岐先アドレスを表わす］命令修飾データを
命令ポインタインクリメント信／ 号９に優先してＩＰｓに取り込ませるように後述する命
令ポインタ制御回路１１を制御する。１１は命令ポイン
タ制御回路で、命令ポインタインクリメント信号９と、
分岐命令実行時に命令読み出し回路２から送られてくる
分岐先アドレスと、繰り返し制御回路７′からの制御信
号とを入力として、繰り返し実行する命令が２語以上で
構成される命令であるとき繰り返し実行する命令の第１
回目の実行時には、その命令が構成されている語の数だ
けＩＰｓの値を加算し、第２回目以降繰り返しカウント
レジスタ５の値が零になるまでは、その命令の命令修飾
データの語の数だけＩＰｓの値を加算するとともに、繰
り返し実行する命令が分岐命令のとき命令読み出し回路
２から送られてくる分岐先アドレスをＩＰｓにセットす
る。
ブロック図である。同図において、記憶装置１、命令読
み出し回路２、命令レジスタ３、命令デコーダ４、繰り
返しカウントレジスタ５、零検出回路６、命令ポインタ
８、命令ポインタインクリメント信号９は第１図に示し
だものと同じ構成である。７は繰り返し制御回路で、命
令読み出し回路２が読み出した命令が繰り返し命令であ
るときにこの繰り返し命令の次の命令を命令レジスタ３
に七ノドさせるとともに、セットした命令が分岐命令で
あるときに分岐先アドレスを表わす］命令修飾データを
命令ポインタインクリメント信／ 号９に優先してＩＰｓに取り込ませるように後述する命
令ポインタ制御回路１１を制御する。１１は命令ポイン
タ制御回路で、命令ポインタインクリメント信号９と、
分岐命令実行時に命令読み出し回路２から送られてくる
分岐先アドレスと、繰り返し制御回路７′からの制御信
号とを入力として、繰り返し実行する命令が２語以上で
構成される命令であるとき繰り返し実行する命令の第１
回目の実行時には、その命令が構成されている語の数だ
けＩＰｓの値を加算し、第２回目以降繰り返しカウント
レジスタ５の値が零になるまでは、その命令の命令修飾
データの語の数だけＩＰｓの値を加算するとともに、繰
り返し実行する命令が分岐命令のとき命令読み出し回路
２から送られてくる分岐先アドレスをＩＰｓにセットす
る。
以上のように構成された装置において、第４図に示すプ
ログラムを実行した場合の動作を説明する。なお第４図
において、４１は繰り返し指定回数「２」の繰り返し命
令で、次に続く命令を２回繰り返して実行させる命令で
ある。４２は直接分岐命令で、命令修飾テークが示すア
ドレスに直接９べ゛ 分岐する命令である。丑た、第５図は第４図のプログラ
ムを実行する際の命令実行サイクルとそのときのＲＣ５
の値を示した図で、５０はＲＣ６の値、５１〜５５は命
令実行ザイクルである。
ログラムを実行した場合の動作を説明する。なお第４図
において、４１は繰り返し指定回数「２」の繰り返し命
令で、次に続く命令を２回繰り返して実行させる命令で
ある。４２は直接分岐命令で、命令修飾テークが示すア
ドレスに直接９べ゛ 分岐する命令である。丑た、第５図は第４図のプログラ
ムを実行する際の命令実行サイクルとそのときのＲＣ５
の値を示した図で、５０はＲＣ６の値、５１〜５５は命
令実行ザイクルである。
まずＩＰｓが「１０００Ｊになると命令実行サイクル５
１では命令読み出し回路２が記憶装置１から読み出した
１０００番地の繰り返し命令４１の命令コートヲ、命令
レジスタ３に一時記憶させるとともに、この記憶した内
容の下位８ビツトをＲＣ５に転送する。この例の場合に
はＲＣｅｓへ「２」が転送される。
１では命令読み出し回路２が記憶装置１から読み出した
１０００番地の繰り返し命令４１の命令コートヲ、命令
レジスタ３に一時記憶させるとともに、この記憶した内
容の下位８ビツトをＲＣ５に転送する。この例の場合に
はＲＣｅｓへ「２」が転送される。
次の命令実行サイクル５２では１００１番地の直接分岐
命令４２の命令コードが命令レジスタ３にセットされる
。この命令は２語で構成される命令であるから、命令実
行サイクル６３で命令読み出し回路２により命令修飾デ
ータを読み出し、命令ポインタ制御回路１１を通してＩ
Ｐｓに取り込み、ＩＰｓを「２０００Ｊにセットする。
命令４２の命令コードが命令レジスタ３にセットされる
。この命令は２語で構成される命令であるから、命令実
行サイクル６３で命令読み出し回路２により命令修飾デ
ータを読み出し、命令ポインタ制御回路１１を通してＩ
Ｐｓに取り込み、ＩＰｓを「２０００Ｊにセットする。
この命令実行サイクルをもって第１回目の直接分岐命令
の実行；錫口・完了するので、繰り返し制御回路７′は
ＲＣ５の１ｏｌ″−ジ 値を１減算し、「１」にする。
の実行；錫口・完了するので、繰り返し制御回路７′は
ＲＣ５の１ｏｌ″−ジ 値を１減算し、「１」にする。
次の命令実行サイクル６４ではＲＣ５の値が「○」では
ないのでここで実行するのは命令レジスタ３に一時記憶
されている直接分岐命令となり、２語目に相当する命令
修飾データはＩＰｓが指し示す記憶装置１の２０００番
地から命令読み出し回路２により読み出され、命令ポイ
ンタ制御回路１１を通してＩＰｓに取り込まれ、ＩＦ５
を［１２００ｊにセントする。この命令実行ザイクルを
もって第２回目の直接分岐命令の実行が完了し、繰り返
し制御回路７′はＲＣ５の値を１減算してｒＯＪにする
。このとき零検出回路６によりｒＯＪが検出されると、
繰り返し制御回路７′は繰り返し命令の処理を終える。
ないのでここで実行するのは命令レジスタ３に一時記憶
されている直接分岐命令となり、２語目に相当する命令
修飾データはＩＰｓが指し示す記憶装置１の２０００番
地から命令読み出し回路２により読み出され、命令ポイ
ンタ制御回路１１を通してＩＰｓに取り込まれ、ＩＦ５
を［１２００ｊにセントする。この命令実行ザイクルを
もって第２回目の直接分岐命令の実行が完了し、繰り返
し制御回路７′はＲＣ５の値を１減算してｒＯＪにする
。このとき零検出回路６によりｒＯＪが検出されると、
繰り返し制御回路７′は繰り返し命令の処理を終える。
以下、命令実行サイクル５５ではＩＰｓが指し示す１２
００番地の命令を実行する。
００番地の命令を実行する。
以上説明したように本発明は、繰り返し実行する命令が
分岐命令である場合に繰り返し処理中であっても分岐先
アドレスをＩＰｓに取り込めるよう構成することにより
、繰り返し命令と直接分岐１１ °−ｚ゛ 命令で間接分岐を行なうことができ、間接分岐命令を独
立に設ける必要がなくなり、また繰り返し命令で指定す
る繰り返し回数を増すことに」＝す、多重間接分岐が可
能となり、さらには繰り返し命令と直接サブルーチンコ
ール命令とを用いることにより、間接ザブルーチンコー
ルも行なうことができ、その工業的価値は犬なるものが
ある。
分岐命令である場合に繰り返し処理中であっても分岐先
アドレスをＩＰｓに取り込めるよう構成することにより
、繰り返し命令と直接分岐１１ °−ｚ゛ 命令で間接分岐を行なうことができ、間接分岐命令を独
立に設ける必要がなくなり、また繰り返し命令で指定す
る繰り返し回数を増すことに」＝す、多重間接分岐が可
能となり、さらには繰り返し命令と直接サブルーチンコ
ール命令とを用いることにより、間接ザブルーチンコー
ルも行なうことができ、その工業的価値は犬なるものが
ある。
第１図は従来の繰り返し制御装置のブロック図、第２図
は繰り返し命令を説明するだめの図、第３図は本発明の
一実施例における間接分岐制御装置のブロック図、第４
図は間接分岐を説明するだめの図、第５図は第４図のプ
ログラムを実行したときの命令実行ザイクルと繰り返し
回数を表わした図である。 １ ・・・記憶装置、２・・・命令読み出し回路、３・
・・・・・命令レジスタ、４・・−命令デコーダ、５−
繰り返しカウントレジスタ、６−・・−零検出回路、７
′・・・・−繰り返し制御回路、１１−・・・命令ポイ
ンタ制御回路。 第２図 眉 慨
は繰り返し命令を説明するだめの図、第３図は本発明の
一実施例における間接分岐制御装置のブロック図、第４
図は間接分岐を説明するだめの図、第５図は第４図のプ
ログラムを実行したときの命令実行ザイクルと繰り返し
回数を表わした図である。 １ ・・・記憶装置、２・・・命令読み出し回路、３・
・・・・・命令レジスタ、４・・−命令デコーダ、５−
繰り返しカウントレジスタ、６−・・−零検出回路、７
′・・・・−繰り返し制御回路、１１−・・・命令ポイ
ンタ制御回路。 第２図 眉 慨
Claims (1)
- 【特許請求の範囲】 命令を記憶している記憶装置と、前記記憶装置から記憶
されている命令を読み出す命令読み出し回路と、前記命
令読み出し回路により読み出された命令を一時記憶する
命令レジスタと、前記命令レジスタに記憶された命令を
デコードする命令デコーダと、繰り返し命令が前記記憶
装置から読み出されたときに、その繰り返し回数をセッ
トするとともに前記繰り返し命令の次に読み出された命
令を繰り返す毎に前記セットした繰り返し回数から減算
する繰り返しカウントレジスタと、前記繰り返しカウン
トレジスタの保持している値が零になったことを検出す
る零検出回路と、前記繰り返しカウントレジスタに繰り
返し回数がセットされたときに、前記命令読み出し回路
に次の命令を前記記憶装置から読み出させるとともに、
前記読み出しだ命令が１回実行された後、前記繰り返し
カ２ペー二！ ラントレジスタの値を１減算し、この値が零になる丑で
前記命令読み出し回路で読み出された命令修飾データを
前記命令レジスタに入力させず、零になったときに読み
出された命令を前記命令レジスタに一時記憶するように
制御する繰り返し制御回路と、前記命令読み出し回路か
ら送られてくるアドレスと前記命令デコーダからのイン
クリメント信号とを入力とし、繰り返し実行する命令と
して分岐命令を実行した際に分岐先アドレスをインクリ
メント信号に優先させる命令ポインタ制御回路と、次に
実行する命令が記憶されているアドレスを指し示す命令
ポインタとを備えた間接分岐制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57100236A JPS58217051A (ja) | 1982-06-10 | 1982-06-10 | 間接分岐制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57100236A JPS58217051A (ja) | 1982-06-10 | 1982-06-10 | 間接分岐制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58217051A true JPS58217051A (ja) | 1983-12-16 |
| JPS6156813B2 JPS6156813B2 (ja) | 1986-12-04 |
Family
ID=14268618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57100236A Granted JPS58217051A (ja) | 1982-06-10 | 1982-06-10 | 間接分岐制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58217051A (ja) |
-
1982
- 1982-06-10 JP JP57100236A patent/JPS58217051A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6156813B2 (ja) | 1986-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01310441A (ja) | データ処理装置 | |
| JPH04245324A (ja) | 演算装置 | |
| JPS58217051A (ja) | 間接分岐制御装置 | |
| JPS6339928B2 (ja) | ||
| JPH0528431B2 (ja) | ||
| JPS6053334B2 (ja) | マイクロプログラム制御方式 | |
| JPS6242301B2 (ja) | ||
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPH01175632A (ja) | マイクロプログラム制御装置 | |
| JPS63163543A (ja) | 情報処理装置 | |
| JPH03233703A (ja) | シーケンス制御装置 | |
| JPH04140851A (ja) | 情報処理装置の診断方式 | |
| JPS62205430A (ja) | マイクロ命令制御回路 | |
| JPS63163533A (ja) | マイクロコンピユ−タ | |
| JPH03184136A (ja) | アドレス・トレース回路 | |
| JPS60237536A (ja) | マイクロプログラム制御デ−タ処理装置 | |
| JPH01142938A (ja) | マイクロプログラム装置 | |
| JPS6113258B2 (ja) | ||
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6330938A (ja) | マイクロプログラム制御装置 | |
| JPH0226252B2 (ja) | ||
| JPS63298633A (ja) | パイプライン処理装置における命令フェッチ制御方式 | |
| JPH02110631A (ja) | マイクロプログラム制御方法 | |
| JPS60246439A (ja) | 情報処理装置 | |
| JPH0340075A (ja) | マイクロコンピュータ |