JPH01142938A - マイクロプログラム装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的１ （産業上の利用分野） 本発明は、マイクロプログラムの処理実行を条件付き分
岐命令による条件成立か不成立かによって分岐するコン
ディシコナル・オペレーション・コード・ジャンプを制
御する機能を備えたマイクロプログラム装置に関する。

（従来の技術） 従来から、ＣＰＵ内部の制御をマイクロプラグラムによ
って制御可能なマイクロプログラム装置においては、そ
のマイクロプログラムの処理実行を条件付き分岐命令の
命令コードにおける条件成立か不成立かによって分岐す
るコンディショナル・オペレーション・コード・ジャン
プ（以下、Ｃ０ＰＪと称す）を制御する回路を備えたも
のがある。

第４図はこの回路を備えたマイクロプログラム装置の構
成を示すブロック図である。

同図において、１は図示しないＣＰＵの動作内容をマイ
クロプログラムで格納するマイクロプログラムメモリ（
ＭＲＯ８）、２はマイクロプログラムメモリ１に格納さ
れたマイクロプログラムにおいてＣＰＵが次に実行すべ
きアドレスを指定するためのマイクロプログラムカウン
タ（ＲＭＰＣ）である。また３は分岐レベルを保持する
カウンタ（ＣＮＴＲ）で、分岐命令（μｍ０ＰＪ）およ
び条件付き分岐命令（μｍＣ０ＰＪ）が入力されること
により＋　１ずつカウントアツプされる。さらに、４は
機械命令の命令コードを保持するレジスタ（ＲＯＰ）　
、５はマイクロプログラムの分岐アドレスを格納する分
岐アドレスメモリ（ＡＲＯ８）で、この分岐アドレスメ
モリ５のアドレスはカウンタ３の分岐レベルとレジスタ
４の命令コードで決定される。また、６はマイクロプロ
グラムメモリ１から読み出されたデータを保持するレジ
スタ、７はレジスタ６のデータと分岐アドレスメモリの
データのいずれかを選択してマイクロプログラムカウン
タ２に出力するためのセレクタ、８はマイクロプログラ
ムメモリ１から読み出されたデータからマイクロ命令を
生成してこれをカウンタ３、レジスタ４またはセレクタ
７に出力するためのデコーダである。

次に、このマイクロプログラム装置の動作について説明
する。

第５図は上述したマイクロプログラム装置における分岐
アドレスメモリ５の内容を示す図、第６図は第４図のマ
イクロプログラム装置にお【プるマイクロプログラムの
分岐動作を示すフローチャートである。

まず、機械命令へに対してのマイクロプログラムの処理
実行中（ａ）、マイクロプログラム処理り１から分岐命
令（μｍ０ＰＪ）がレジスタ６に読み出され（ｂ）、こ
の分岐命令がデコーダ８を介してカウンタ３に出力され
ることにより、カウンタ３の分岐レベルは「１」となり
これが分岐アドレスメモリ５に出力される。この結果、
第５図に示したように、分岐アドレスメモリ５において
はカウンタ３の分岐レベルに対応するＡ１番地のアドレ
スが指定され、このＡ１番地におけるマイクロプログラ
ムの処理が行われる（Ｃ）。

その後、条件付き分岐命令（μｍＣ０ＰＪ）が入力され
ることにより（ｄ）、この条件付き分岐命令に対する機
械命令Ａの命令コードの条件成立、不成立が判定される
（ｅ）。そして条件成立の場合はＡ２番地（ｆ）に、条
件不成立の場合は無条件ブランチ（ｌを介して別のアド
レス列である８１番地にそれぞれ分岐される（ｈ）。

しかしながら、上述した従来からのマイクロプログラム
装置では、条件付き分岐命令によるマイクロプログラム
の分岐処理において条件不成立となった場合、無条件ブ
ランチを使用して分岐を実行しなければならないため、
それだけ分岐処理が遅くなり、結果的にマイクロプログ
ラムの処理速度も遅くなるという難点があった。

（発明が解決しようとする問題点） 本発明はこのような難点を解決するためのもので、条件
付き分岐命令による条件成立および不成立の際のそれぞ
れのマイクロブ［Ｉグラムの分岐先を同時に指定するこ
とができ、マイクロプログラム処理の高速化を図ること
のできるマイクロプログラム装置を提供することを目的
としている。

［発明の構成］ （問題点を解決するための手段） 本発明は上記した目的を達成するために、分岐命令およ
び条件付き分岐命令に従ってマイクロプログラムの処理
実行を分岐するマイクロプログラム装置において、マイ
クロプログラムを格納したマイクロプログラムメモリと
、分岐レベルに対応するマイクロプログラムメモリの分
岐アドレスを格納する分岐アドレスメモリと、機械命令
を保持するレジスタと、分岐レベルを保持し分岐命令お
よび条件付き分岐命令の人力によりそれぞれ分岐レベル
を１および２ずつカウントアツプするカウンタと、条件
付き分岐命令に対してレジスタに保持された機械命令が
条件不成立となった場合に前記カウンタの出力に１を加
算するアダーと、カウンタまたはアダーから出力された
分岐レベルに対応する分岐アドレスを分岐アドレスメモ
リから取出すためのセレクタとを具備したものである。

（作　用） 本発明のマイクロプログラム装置は、カウンタが分岐命
令および条件付き分岐命令の入力によりその分岐レベル
をそれぞれ１および２ずつカウントアツプしてこれを保
持し、さらにアダーが、入力された条件付き分岐命令に
対して機械命令が条件不成立となった場合にカウンタの
出力に１を加算し、そしてセレクタがカウンタまたはア
ダーから出力された分岐レベルに対応する分岐アドレ゛
　　スを分岐アドレスメモリから取出すので、条件付き
分岐命令による条件成立および不成立の際のそれぞれの
マイクロプログラムの分岐先を同時に指定することがで
き、マイクロプログラム処理の＾速比を図ることができ
る。

（実施例） 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明の一実施例のマイクロプログラム装置の
構成を示すブロック図である。

同図において、１１はマイクロプログラムが格納された
マイクロプログラムメモリ（ＭＲＯ８）、１２はマイク
ロプログラムメモリ１１に格納されたマイクロプログラ
ムにおいて図示しないＣＰＵが次に実行すべきアドレス
を指定するためのマイクロプログラムカウンタ（ＲＭＰ
Ｃ）、１３はマイクロプログラムメモリ１１から出力さ
れるデータを保持するレジスタ（ＲＤＲ）である。また
、１４は分岐レベルに対応するマイクロプログラムメモ
リ１１の分岐アドレスを格納する分岐アドレスメモリ（
ＡＲＯ８）、１５は分岐アドレスメモリ１４のデータと
レジスタ１３のデータのいずれかを選択してプログラム
カウンタ１２に出力するセレクタ、１６は機械命令の命
令コードを保持するレジスタ（ＲＯＰ）である。さらに
、１７は分岐レベルを保持するカウンタであり、このカ
ウンタ１７は分岐命令（μｍ０ＰＪ）が入力されたとぎ
に＋　１、条件付き分岐命令（μｍＣ０ＰＪ）が入力さ
れたときに＋２を分岐レベルにカウントアツプする。１
８は条件付き分岐命令に対してレジスタ１６に保持され
た命令コードが条件不成立となった場合にカウンタ１７
の分岐レベルに＋１を加算するアダー（ＡＤＤＲ）、１
９はカウンタ１７の出力とアダー１８の出力のいずれか
を選択して分岐アドレスメモリ１４のどのデータ（分岐
アドレス）をロードするかを決定するためのセレクタ、
２０はマイクロプログラムメモリ１１から読み出された
データからマイクロ命令を生成してこれをカウンタ１７
、レジスタ１６およびセレクタ１７に出力するためのデ
コーダ、２１は分岐命令または条件付き分岐命令のいず
れかが入力されることにより分岐アドレスメモリ１４の
データをプログラムカウンタ１２に出力するよう作用す
るＯＲゲートである。

次に、以上の各構成部を備えたマイク１］プログラム装
置の動作について説明する。

第２図は第１図における分岐アドレスメモリ１４の内容
を示す図、第３図は第１図のマイクロプログラム装置に
おけるマイクロプログラムの分岐動作を示すフローチャ
ートである。

まず、命令フェッチを指示するマイクロ命令（μｍＦ　
Ｅ　Ｔ　ＣＩ　）により、レジスタ１６には機械命令の
命令コードがロードされる。またこの時カウンタ１７の
分岐レベルはクリアされて「０」となる。

その後、マイクロプログラムメモリ１１のマイクロプロ
グラムにおける０１番地の処理において、分岐命令（μ
ｍ０ＰＪ１）がカウンタ１６に入力されることにより（
ａ）、セレクタ１５において分岐アドレスメモリ１４側
のデータ入力が選択される。そして、現時点においてカ
ウンタ１７の分岐レベルはｒ　ＯＪであることから、第
２図に示したように、レジスタ１６に保持された機械命
令が八である場合はＡ＋番地へ（ｂ）、またＢの場合は
８１番地にそれぞれ分岐される（Ｃ）。モしてカウンタ
１７の分岐レベルは分岐命令の入力によりカウントアツ
プされて「１」となる。

この後、次の分岐命令（μｍ０ＰＪ２）がカウンタ１７
に入力されると（ｄ）、セレクタ１５において分岐アド
レスメモリ１４側のデータ入力が選択され、それぞれ０
２番地に分岐される（ｅ）。

同時にカウンタ１７の分岐レベルは「２」にカウントア
ツプされる。

そしてこの後、０２番地からＣ３番地に移り、この０３
番地においで条件付き分岐命令（μｍＣ０ＰＪ）がカウ
ンタ１７に入力されると（ｆ）、この条件付き分岐命令
に対するレジスタ１６に保持された命令コードの条件成
立、不成立の判別が行われる（ｇ）。そして条件成立の
場合は、カウンタ１７からの分岐レベル「２」がそのま
ま分岐アドレスメモリ１４に入力され、これによりＤ３
番地へ分岐される（ｈ）。一方、不成立の場合は、アダ
ー１８によってカウンタ１７の分岐レベルに１を加えた
出力が分岐アドレスメモリ１４に入力され、これにより
Ｅ３番地へ分岐される（ｉ）。

そしてカウンタ１７の分岐レベルは条件付き分岐命令の
入力により加粋されて「４」となる。

そしてこの後、分岐命令（μｍ０ＰＪ３）が入力された
場合は、機械命令がへの場合においてはＡ４番地に（ｊ
）、また機械命令が８の場合においては８４番地にそれ
ぞれ分岐され（ｋ）、分岐レベルは「５」となる。

かくして、この実施例のマイクロプログラム装置によれ
ば、条件付き分岐命令による条件成立および不成立の場
合のそれぞれのマイクロプログラムの分岐先を同時に指
定することができ、マイクロプログラム装置における処
理動作の高速化を図ることができる。

［発明の効果］ 以上説明したように本発明のマイクロプログラム装置に
よれば、条件付き分岐命令による条件成立および不成立
の際のそれぞれのマイクロプログラムの分岐先を同時に
指定することができ、マイクロプログラム処理の高速化
を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のマイクロプログラム装置の
構成を示すブロック図、第２図は第１図における分岐ア
ドレスメモリの内容を示す図、第３図は第１図のマイク
ロプログラム８置のマイクロプログラムの分岐動作を示
すフローチャート、第４図は従来からのマイクロプログ
ラム装置の構成を示すブロック図、第５図は第４図にお
ける分岐アドレスメモリの内容を示す図、第６図は第４
図のマイクロプログラム装置のマイクロプログラムの分
岐動作を示ずフローチャートである。 １１・・・マイクロプログラムメモリ、１２・・・マイ
ク日プログラムカウンタ、１４・・・分岐アドレスメモ
リ、１６・・・レジスタ、１７・・・カウンタ、１８・
・・アダー、１９・・・セレクタ、２０・・・デコーダ
。 出願人　　　　　株式会社　東芝 同　　　　　　東芝コンピュータ エンジニアリング 株式会社 代理人　弁理士　須　山　佐　− 第１９ 第２図

Claims (2)

【特許請求の範囲】
1. （１）分岐命令および条件付き分岐命令に従ってマイク
   ロプログラムの処理実行を分岐可能なマイクロプログラ
   ム装置において、マイクロプログラムを格納したマイク
   ロプログラムメモリと、分岐レベルに対応する前記マイ
   クロプログラムメモリの分岐アドレスを格納する分岐ア
   ドレスメモリと、機械命令を保持するレジスタと、前記
   分岐レベルを保持し前記分岐命令および条件付き分岐命
   令の入力によりそれぞれ前記分岐レベルを１および２ず
   つカウントアップするカウンタと、前記条件付き分岐命
   令に対して前記レジスタに保持された機械命令が条件不
   成立となつた場合に前記カウンタの分岐レベルに１を加
   算するアダーと、前記カウンタまたはアダーから出力さ
   れた分岐レベルに対応する分岐アドレスを前記分岐アド
   レスメモリから取出すためのセレクタとを具備したこと
   を特徴とするマイクロプログラム装置。
2. （２）前記セレクタは、前記条件付き分岐命令に対して
   前記レジスタに保持された機械命令が条件不成立となっ
   た場合に、前記アダーから出力された分岐レベルを選択
   してこれを前記分岐アドレスメモリに出力する特許請求
   の範囲第１項記載のマイクロプログラム装置。