JPS5943444A - マイクロプログラム制御方法およびその装置 - Google Patents
マイクロプログラム制御方法およびその装置Info
- Publication number
- JPS5943444A JPS5943444A JP15480382A JP15480382A JPS5943444A JP S5943444 A JPS5943444 A JP S5943444A JP 15480382 A JP15480382 A JP 15480382A JP 15480382 A JP15480382 A JP 15480382A JP S5943444 A JPS5943444 A JP S5943444A
- Authority
- JP
- Japan
- Prior art keywords
- start address
- microprogram
- microinstruction
- instruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマイクロプログラムにより１む［］ｌｌＩされ
るデータ処理装置におけるマイクロプログラム側副方法
およびその装置面に関するものである。
るデータ処理装置におけるマイクロプログラム側副方法
およびその装置面に関するものである。
従来のマイクロプログラム制６１１ｊ々１４は一般に第
１図に示されるような構成が採られている。。
１図に示されるような構成が採られている。。
第１図において、１は命令語が格納されている主記憶回
路、２は命令語続出しサイクルにおいて主記憶回Ｈ洛１
より読出された命令１悟デー、４＋１） ７を一旦洛納
するインストラクションレジスタ、３はインストラクシ
ョンレジスタ２の命令コードをアドレスとし、該アドレ
スに対応するプ′−夕としてスター ドアドレスが予め
４込まれたｊ′ゴード用ＲＯＭ （シー ）！オンリー
メモリ）、４は所定のマイクロプログラムアト９レスデ
ータＤ２を川［１ン入出カーするマイクロブ２０グラム
シーケンサ、５はマイクログログラムシーケンサ４のマ
イクロプログラムアドレスデータＤ２出力に対１；（’
、’； ｌ、てマイクロ命令が格納されているマイクロ
命令ｔ？Ｏｈｉ、６はマイクロ命令ＲＯＭ５から読出さ
れプこマイクロ命令データを一時記憶するレン′ツタで
ある。。
路、２は命令語続出しサイクルにおいて主記憶回Ｈ洛１
より読出された命令１悟デー、４＋１） ７を一旦洛納
するインストラクションレジスタ、３はインストラクシ
ョンレジスタ２の命令コードをアドレスとし、該アドレ
スに対応するプ′−夕としてスター ドアドレスが予め
４込まれたｊ′ゴード用ＲＯＭ （シー ）！オンリー
メモリ）、４は所定のマイクロプログラムアト９レスデ
ータＤ２を川［１ン入出カーするマイクロブ２０グラム
シーケンサ、５はマイクログログラムシーケンサ４のマ
イクロプログラムアドレスデータＤ２出力に対１；（’
、’； ｌ、てマイクロ命令が格納されているマイクロ
命令ｔ？Ｏｈｉ、６はマイクロ命令ＲＯＭ５から読出さ
れプこマイクロ命令データを一時記憶するレン′ツタで
ある。。
このような１曹成において、命令続出サイクルで上記・
ｂ、ｂ回・格１内の命令語が続み出されメモリハｐ 〕
ＲスＤ［３を介して、インストラクションレ・ゾツタ２
へ格納される。この命令語データＤ１にに対応したスタ
ートアト１／ス情報タＩ） ３が、プ′コード用１１？
ＯＭ ３より出力され、それに対応して、マイクロプロ
グラムシーケン′９−４よりマイクロディグラムアドレ
スデータＩ） ２が出力されて、命令語データＤノに対
応したマイクロ命令の先頭番地がアクセスされ、最初の
マイクロ命令がマイクロ命令ＲＯＭ、’ｉから続出され
てレジスタ６に記憶されそのマイクロ命令が実行される
３゜、１２ｉ後、当該マイクロ命令碩域内のマイクロ命
令によるマイクログログラムシーケンサ４に対する１ｎ
ｌｌ ｈｔ（］伯弓１） ４により＋：ａａ ｉｘ −
ｒ イクｒＪニア’ Ｌｌ クラムシーケンサ４からマ
イクロプログラムアドレスＤ２が発生し所定のデータ処
理を行う。１）５はマ・イクロ命令によりマイクロプロ
グラムアドレスをジャンプさせるジャンプ先アトゞレス
データである。
ｂ、ｂ回・格１内の命令語が続み出されメモリハｐ 〕
ＲスＤ［３を介して、インストラクションレ・ゾツタ２
へ格納される。この命令語データＤ１にに対応したスタ
ートアト１／ス情報タＩ） ３が、プ′コード用１１？
ＯＭ ３より出力され、それに対応して、マイクロプロ
グラムシーケン′９−４よりマイクロディグラムアドレ
スデータＩ） ２が出力されて、命令語データＤノに対
応したマイクロ命令の先頭番地がアクセスされ、最初の
マイクロ命令がマイクロ命令ＲＯＭ、’ｉから続出され
てレジスタ６に記憶されそのマイクロ命令が実行される
３゜、１２ｉ後、当該マイクロ命令碩域内のマイクロ命
令によるマイクログログラムシーケンサ４に対する１ｎ
ｌｌ ｈｔ（］伯弓１） ４により＋：ａａ ｉｘ −
ｒ イクｒＪニア’ Ｌｌ クラムシーケンサ４からマ
イクロプログラムアドレスＤ２が発生し所定のデータ処
理を行う。１）５はマ・イクロ命令によりマイクロプロ
グラムアドレスをジャンプさせるジャンプ先アトゞレス
データである。
ところで、この場合、マイクロプログラムのスタードア
ｌ−“レスを主記憶回路の命令語によりデコード用ＲＯ
Ｍをアクセスすることのみによって決定するようにして
いたため、スタートアドレスの決定に柔軟性が々く、効
率が悪いという間１び１があった。
ｌ−“レスを主記憶回路の命令語によりデコード用ＲＯ
Ｍをアクセスすることのみによって決定するようにして
いたため、スタートアドレスの決定に柔軟性が々く、効
率が悪いという間１び１があった。
本発明はデコード用ＲＯＭも必要とせず極め”Ｃ効率的
にマイクロプログラムのスタートアドレスを決定し得る
マイクロプログラム制副方潰およびその装置を提供する
ことを目的としている。
にマイクロプログラムのスタートアドレスを決定し得る
マイクロプログラム制副方潰およびその装置を提供する
ことを目的としている。
〔発明の３既要〕
本発明はマイクロプログラムメモリのアドレスを順次指
定し該アドレスにより指定されるマイクロ命令を順次読
出してデータ処理を行々う妬あたり、マイクロ命令内に
予めスタートアドレス選択１＃報を設定しておき読出さ
れたマイクロ命令のト紀ツタートアドレス選択情報に応
じて次に実行すべきマイクロ命令のスタートアト１／ス
情報を選択することを特徴とするマイクロプログラム制
に用方法、およびこの方法の実施に直接使用するマイク
ロプログラムＷ１１Ｊ ＩＩｆＪ装置において、各々マ
イクロプログラムのスタートアドレスを発生する廉数の
スタートアドレス発生手段と、読出されたマイクロ命令
から該マイクロ命令内に予め設定されたスタートアドレ
ス選択・：’＊ ＋ｕを検出する検出手段と、この検出
手段で検出されたスタートアドレス選択清（・Ｍに応じ
て上記複数のスタートアト１／ス発生手段のいずれかの
スタートアドレス情報を選択し、このスタートアドレス
清報に応じてスタートアドレスを設定するスタートアド
レス選択生々とを具備したことを特徴とするマイクロプ
ログラムｊｌｉｌｌ ｌ１ｉｌ ２※置を要旨としてい
るっ 〔発明の実施例〕 第２図に本発明の一実施例の病戎をボーｒ。
定し該アドレスにより指定されるマイクロ命令を順次読
出してデータ処理を行々う妬あたり、マイクロ命令内に
予めスタートアドレス選択１＃報を設定しておき読出さ
れたマイクロ命令のト紀ツタートアドレス選択情報に応
じて次に実行すべきマイクロ命令のスタートアト１／ス
情報を選択することを特徴とするマイクロプログラム制
に用方法、およびこの方法の実施に直接使用するマイク
ロプログラムＷ１１Ｊ ＩＩｆＪ装置において、各々マ
イクロプログラムのスタートアドレスを発生する廉数の
スタートアドレス発生手段と、読出されたマイクロ命令
から該マイクロ命令内に予め設定されたスタートアドレ
ス選択・：’＊ ＋ｕを検出する検出手段と、この検出
手段で検出されたスタートアドレス選択清（・Ｍに応じ
て上記複数のスタートアト１／ス発生手段のいずれかの
スタートアドレス情報を選択し、このスタートアドレス
清報に応じてスタートアドレスを設定するスタートアド
レス選択生々とを具備したことを特徴とするマイクロプ
ログラムｊｌｉｌｌ ｌ１ｉｌ ２※置を要旨としてい
るっ 〔発明の実施例〕 第２図に本発明の一実施例の病戎をボーｒ。
第２図に帖いて第１図と同様の部分、同様のデータ等に
は同符号を付し、その詳細な説明を省略する。したがっ
てここでは主として第１図の場合と相違する点について
説明する。
は同符号を付し、その詳細な説明を省略する。したがっ
てここでは主として第１図の場合と相違する点について
説明する。
７は第２オにランド演算命令の場合に補助１１１に使用
される補助インストラクション１／ノスタ、８は命令語
が完了したときのターミネーション分岐に１史用される
データが格納される分岐プ゛−タレジスタ、９はスイッ
チ（幾ｉ″々とデコーダ回路とからなり手動操作モード
を指定する手助モーｒ選択スイッチである。１０は本発
明の最大の特徴であるスタートアドレス選択回路であり
、上記複数のスタートアドレス情報をマイクロ命令頃域
内のスタートアドレス選択データＤ６に応じて選択しス
タートアドレスを決定してスタート−アドレスデータＤ
３を出力゛Ｃる。、ここで、上記スタートアドレスはス
タートアドレス情報の種類について区別される（一致し
ない）よう各清−報別にオフセット値が加えられている
。
される補助インストラクション１／ノスタ、８は命令語
が完了したときのターミネーション分岐に１史用される
データが格納される分岐プ゛−タレジスタ、９はスイッ
チ（幾ｉ″々とデコーダ回路とからなり手動操作モード
を指定する手助モーｒ選択スイッチである。１０は本発
明の最大の特徴であるスタートアドレス選択回路であり
、上記複数のスタートアドレス情報をマイクロ命令頃域
内のスタートアドレス選択データＤ６に応じて選択しス
タートアドレスを決定してスタート−アドレスデータＤ
３を出力゛Ｃる。、ここで、上記スタートアドレスはス
タートアドレス情報の種類について区別される（一致し
ない）よう各清−報別にオフセット値が加えられている
。
第３図（（スタートアドレス選択回路１０の具体的な構
成の一例を示す。
成の一例を示す。
このスタートアドレス選択回路１０はスタートアドレス
選択データＤ６の２ピツ）（Ａ、Ｂとする）の信号に応
じてスタートアドレス情報を選択する。すなわち上記選
択データＪ）６がＡ＝Ｑ、３＝＝Ｑのときは分岐データ
１ノジスタ８のスタートアドレス情報Ｄ７が選択され、
スタートアドレスは００１０※※が指定される（※※は
スタートアドレスの内容により異なる値が指定される）
。また、Ａ＝Ｑ、Ｂ＝ｌのときは手動モード選択スイッ
チ９のスタートアドレス情報Ｄ Ｊ 力選択され、スタ
ートアドレスはθ１０※※※となる。Ａ−１、Ｂ ””
０のときは補助インストラクションレノスタフのスタ
ートアドレス情報１〕９が選択され、スタートアドレス
は０１１０※※となる。Ａ＝１、Ｂ ＝ ｌのときはイ
ンストラクションレジスタ２のスタートアドレス情報Ｄ
１が選択されスタートアドレスは１※※※※※となる。
選択データＤ６の２ピツ）（Ａ、Ｂとする）の信号に応
じてスタートアドレス情報を選択する。すなわち上記選
択データＪ）６がＡ＝Ｑ、３＝＝Ｑのときは分岐データ
１ノジスタ８のスタートアドレス情報Ｄ７が選択され、
スタートアドレスは００１０※※が指定される（※※は
スタートアドレスの内容により異なる値が指定される）
。また、Ａ＝Ｑ、Ｂ＝ｌのときは手動モード選択スイッ
チ９のスタートアドレス情報Ｄ Ｊ 力選択され、スタ
ートアドレスはθ１０※※※となる。Ａ−１、Ｂ ””
０のときは補助インストラクションレノスタフのスタ
ートアドレス情報１〕９が選択され、スタートアドレス
は０１１０※※となる。Ａ＝１、Ｂ ＝ ｌのときはイ
ンストラクションレジスタ２のスタートアドレス情報Ｄ
１が選択されスタートアドレスは１※※※※※となる。
このようにスタートアドレス情報（源）の陳類に応じた
オフセット値が加えられ異なる情報源からのスタートア
ドレスが一致しないようにスタートアドレスが決定され
る。
オフセット値が加えられ異なる情報源からのスタートア
ドレスが一致しないようにスタートアドレスが決定され
る。
第４図に本実施例におけるデータ処理装置のマイクロプ
ログラム実行のフローチャートを示す。
ログラム実行のフローチャートを示す。
まず、処理Ｐ１では各レジスタを初より］化する。
処理Ｐ２では自動スタートか否かを判定し、自動スター
トのときは処理Ｐ３でプログラムのスタートアドレスを
アドレスレジスタ（図ン〕＜されていない）ヘセットす
る。処理Ｐ４にてアドレスレジスタで指定されたアドレ
スの主記憶回路１の命令語をインストラクション１／ジ
スタ２および補助インストラクションレジスタ７ヘセツ
トするっ命令語のタイプにより、第２オペランドを読出
して演算する必要があるので、これを処理Ｐ５で判定し
、第２オ波ランドの演算が必要万場合は、スタートアド
レス選択回路１０は補助インストラクションレジスタ７
を選択し、その内容により各命令タイ！に対応するマイ
クロ命令スタートアドレスが指定され、処理Ｐｅ、。
トのときは処理Ｐ３でプログラムのスタートアドレスを
アドレスレジスタ（図ン〕＜されていない）ヘセットす
る。処理Ｐ４にてアドレスレジスタで指定されたアドレ
スの主記憶回路１の命令語をインストラクション１／ジ
スタ２および補助インストラクションレジスタ７ヘセツ
トするっ命令語のタイプにより、第２オペランドを読出
して演算する必要があるので、これを処理Ｐ５で判定し
、第２オ波ランドの演算が必要万場合は、スタートアド
レス選択回路１０は補助インストラクションレジスタ７
を選択し、その内容により各命令タイ！に対応するマイ
クロ命令スタートアドレスが指定され、処理Ｐｅ、。
Ｐｄ２．・・・Ｐ６ｎで各タイプの第２オペランド演シ
？マイクロ命令が実行される。第２オペランドの演算が
不要な命令については直接処理Ｐ７へ・クヤンプする。
？マイクロ命令が実行される。第２オペランドの演算が
不要な命令については直接処理Ｐ７へ・クヤンプする。
メ１！ル理Ｐ７は各命令コードによる分岐であり、この
ときスタートアドレス選択回路１０はインストラクショ
ンレジスタ２を選択し、その内容に応じ処理Ｐｇ、、Ｐ
８２ 、・・・）８ｍで各命令の実行を行う。処３４Ｐ
９は命令が′Ｊ６行完了したとＮのターミネーション分
岐でアリ、このとき、スタートアドレス選択回路１０は
分岐データレジスタ８を選択し、実行停止の場合処理Ｐ
ＩＯでスタードアーレスが指定され、後述の手動モー−
ルーチンの処理ｐＨへ移行するっ一方、割込みが発生し
ていた場合処理Ｐ１２でスタートアドレスが指定され処
理Ｐ１３にて割込み処理マイクロ命令が実行され処理Ｐ
４へ戻り次の命令を実行する。また処理Ｐ９でなにも発
生していなかった場合はやはり処理Ｐ４へ戻り次の命令
を実行する。１ 一方、手動モードが設定されている場合は処理Ｐ２から
処理ｐＨへ移行しここで手動モード選択スイッチ９がセ
ットされるまでループする。該スイッチ９がセットされ
たらスタートアドレス選択回路１０は該スイッチ９を選
択し、処理Ｐ１４でその内容により各手動モードのマイ
クロ命令スタートアドレスが指定され、処理Ｐ １５．
、Ｐ １５．、＝−Ｐ１５Ｊｌで各手動モードθ）マイ
クロ命令が実行される。完了したなら処理ｐＨへ戻る。
ときスタートアドレス選択回路１０はインストラクショ
ンレジスタ２を選択し、その内容に応じ処理Ｐｇ、、Ｐ
８２ 、・・・）８ｍで各命令の実行を行う。処３４Ｐ
９は命令が′Ｊ６行完了したとＮのターミネーション分
岐でアリ、このとき、スタートアドレス選択回路１０は
分岐データレジスタ８を選択し、実行停止の場合処理Ｐ
ＩＯでスタードアーレスが指定され、後述の手動モー−
ルーチンの処理ｐＨへ移行するっ一方、割込みが発生し
ていた場合処理Ｐ１２でスタートアドレスが指定され処
理Ｐ１３にて割込み処理マイクロ命令が実行され処理Ｐ
４へ戻り次の命令を実行する。また処理Ｐ９でなにも発
生していなかった場合はやはり処理Ｐ４へ戻り次の命令
を実行する。１ 一方、手動モードが設定されている場合は処理Ｐ２から
処理ｐＨへ移行しここで手動モード選択スイッチ９がセ
ットされるまでループする。該スイッチ９がセットされ
たらスタートアドレス選択回路１０は該スイッチ９を選
択し、処理Ｐ１４でその内容により各手動モードのマイ
クロ命令スタートアドレスが指定され、処理Ｐ １５．
、Ｐ １５．、＝−Ｐ１５Ｊｌで各手動モードθ）マイ
クロ命令が実行される。完了したなら処理ｐＨへ戻る。
このように、データ処理装置ｄのマイクロプログラムア
ドレス制御方式において、複数のスタートアドレスを選
択的に指定するようにしたのテ、マイクロプログラムの
スタートアドレスを効率的にＷｉｌｌ ｆｆ１ｉｌする
ことができる。
ドレス制御方式において、複数のスタートアドレスを選
択的に指定するようにしたのテ、マイクロプログラムの
スタートアドレスを効率的にＷｉｌｌ ｆｆ１ｉｌする
ことができる。
本発明は１１ハめ“Ｃ＠率的にマイクロプログラムのス
タートアドレスの決定が行なえ、しかもデコード用ＲＯ
Ｍも必要としないマイクロプログラム１ｌｊｌ−ｉ ６
ｉｌ１１方法およびその装置を提供することかで六る。
タートアドレスの決定が行なえ、しかもデコード用ＲＯ
Ｍも必要としないマイクロプログラム１ｌｊｌ−ｉ ６
ｉｌ１１方法およびその装置を提供することかで六る。
。
第１図は従来のマイクログロダラム制副装置の概略的構
成４・示すブロック図、第２図は本発明の一実施例のｉ
、ｌ！！ｆｌｉｌｌ！的購成を示すブロック図、・Ｊ′
９３図は同ｇ ７１１ｊ、例の要部構成を詳細に示すブ
ロック図、第４図は同実施例の作用を説明するためのフ
ローチャートである。 １・・・上記１意回路、２・・・インストラクションレ
ジスタ、４・・・マイク１コデログラムシーケンサ、５
・・・マイクロ命令ＲＯＭ （シーＰオンリメモリ）、
６・・・レジスタ、７・・・補助インストラクションレ
ジスタ、８・・・分岐データレ・ゾツタ、９・・・手！
−Ｊ１モード選択スイッチ、１０・・・スタートアト“
１／ス】鐘択回路。 出願人代理人 弁理士 鈴 江 武 体筒１図 Ｂ 第２図 Ｂ 〜
成４・示すブロック図、第２図は本発明の一実施例のｉ
、ｌ！！ｆｌｉｌｌ！的購成を示すブロック図、・Ｊ′
９３図は同ｇ ７１１ｊ、例の要部構成を詳細に示すブ
ロック図、第４図は同実施例の作用を説明するためのフ
ローチャートである。 １・・・上記１意回路、２・・・インストラクションレ
ジスタ、４・・・マイク１コデログラムシーケンサ、５
・・・マイクロ命令ＲＯＭ （シーＰオンリメモリ）、
６・・・レジスタ、７・・・補助インストラクションレ
ジスタ、８・・・分岐データレ・ゾツタ、９・・・手！
−Ｊ１モード選択スイッチ、１０・・・スタートアト“
１／ス】鐘択回路。 出願人代理人 弁理士 鈴 江 武 体筒１図 Ｂ 第２図 Ｂ 〜
Claims (2)
- （１） マイクロプログラムメモリのアドレスを順次
指定し該アドレスにより指定されるマイクロ命令をｌｌ
Ｉ［ｉり（続出してデータ処理を行なうにあたり、マイ
クロ命令内に予めスタートアドレス選択情報を設定して
おき、読出されたマイクロ命令の上記スタートアドレス
選択情報に応じて次に実行すべきマイクロ命令のスター
トアドレス情報を選択することを特徴とするマイクロプ
ログラム制ｄ方法。 - （２） マイクロプログラムメモリのアドレスを順次指
定し、該アトｌメスにより指定されるマイクロ命令を順
次読出してデータ処理を行なうマイクロプログラム側副
装置において、各々マイクロプログラムのスタートアド
レスを発生する複数のスタートアドレス発生手段と、続
出されたマイクロ命令から該マイクロ命令内に予め設定
されたスタードアげレス選択清報を検出する検出手段と
、この検出手段で検出されたスタートアドレス選択情報
に応じて上記複数のスタートアドレス発生手段のいずれ
かのスタートアドレス情報を選択しこのスタートアドレ
ス情報に応じてスタートアドレ、スを設定するスタート
アドレス選択手段とを具備したことを特徴とするマイク
ロプログラム制６１Ｍ］装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15480382A JPS5943444A (ja) | 1982-09-06 | 1982-09-06 | マイクロプログラム制御方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15480382A JPS5943444A (ja) | 1982-09-06 | 1982-09-06 | マイクロプログラム制御方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5943444A true JPS5943444A (ja) | 1984-03-10 |
Family
ID=15592225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15480382A Pending JPS5943444A (ja) | 1982-09-06 | 1982-09-06 | マイクロプログラム制御方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62168234A (ja) * | 1986-01-20 | 1987-07-24 | Fujitsu Ltd | シ−ケンサによるマイクロプログラム制御装置 |
-
1982
- 1982-09-06 JP JP15480382A patent/JPS5943444A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62168234A (ja) * | 1986-01-20 | 1987-07-24 | Fujitsu Ltd | シ−ケンサによるマイクロプログラム制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237858B2 (ja) | 演算装置 | |
| JPS5943444A (ja) | マイクロプログラム制御方法およびその装置 | |
| US4799151A (en) | Microprogram control circuit | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPS63291108A (ja) | プロセツサ | |
| JPH02127731A (ja) | 演算レジスタのバイパスチェック方式 | |
| JPH03288228A (ja) | 情報処理装置 | |
| JPS63141131A (ja) | パイプライン制御方式 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JPS6053334B2 (ja) | マイクロプログラム制御方式 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPH05274341A (ja) | ベクトル命令処理装置 | |
| JPS6131895B2 (ja) | ||
| JPH0218732B2 (ja) | ||
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPH01140232A (ja) | マイクロプログラム制御方式 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS58149571A (ja) | 情報処理装置のベクトル演算処理方式 | |
| JPS5883397A (ja) | メモリ内容チエツク制御方式 | |
| JPS6093555A (ja) | マイクロプログラム制御装置 | |
| JPH01108635A (ja) | タグ付きデータ処理装置 | |
| JPH01108636A (ja) | タグ付きデータ処理装置 | |
| JPS6122820B2 (ja) | ||
| JPH0683624A (ja) | プロセッサの制御方法およびプロセッサ | |
| JPH01130228A (ja) | マイクロプログラム制御装置 |