JPS58149571A - 情報処理装置のベクトル演算処理方式 - Google Patents
情報処理装置のベクトル演算処理方式Info
- Publication number
- JPS58149571A JPS58149571A JP3214782A JP3214782A JPS58149571A JP S58149571 A JPS58149571 A JP S58149571A JP 3214782 A JP3214782 A JP 3214782A JP 3214782 A JP3214782 A JP 3214782A JP S58149571 A JPS58149571 A JP S58149571A
- Authority
- JP
- Japan
- Prior art keywords
- pipeline
- identification code
- register
- vector
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野の説明〕
本発明は、ベクトル演算命令をパイプライン制御により
実行するデータ処理装置に関する。特に、パイプライン
制御チェック方式に関するものである。
実行するデータ処理装置に関する。特に、パイプライン
制御チェック方式に関するものである。
従来、この種のパイプライン制御方式のデータ処理装置
はパイプライン演算部とパイプライン演算部に対するデ
ータ供給や計算結果の格納を制御する制御部を有してい
る。制御部は命令を解読する部分と、各制御ステップす
なわちデータを記憶装置より読出すステップ、パイプラ
イン演算部に対して起動信号を送出するステップ、計算
の格納の準備を行うステップ、および計算結果の格納を
行うステップを有している。また、パイプライン演算部
は、制御部からの起動信号を受けてデータを取込むステ
ップ、計算を行うステップおよび計算結果を得るステッ
プを有している。
はパイプライン演算部とパイプライン演算部に対するデ
ータ供給や計算結果の格納を制御する制御部を有してい
る。制御部は命令を解読する部分と、各制御ステップす
なわちデータを記憶装置より読出すステップ、パイプラ
イン演算部に対して起動信号を送出するステップ、計算
の格納の準備を行うステップ、および計算結果の格納を
行うステップを有している。また、パイプライン演算部
は、制御部からの起動信号を受けてデータを取込むステ
ップ、計算を行うステップおよび計算結果を得るステッ
プを有している。
従来、制御部とパイプライン演算部との同期チェックは
次のように行われている。すなわち、命令に対して命令
を識別するための識別コードを作成して、制御部とパイ
プライン演算部に対し７てこの識別コードを与える。制
御部とパイプライン演算部の各処理ステップの進行と共
にこの識別コードを推移させて、制御部とパイプライン
演算部の最終処理ステップで出力される双方の識別コー
ドを比較することにより同期ずれを検出している。
次のように行われている。すなわち、命令に対して命令
を識別するための識別コードを作成して、制御部とパイ
プライン演算部に対し７てこの識別コードを与える。制
御部とパイプライン演算部の各処理ステップの進行と共
にこの識別コードを推移させて、制御部とパイプライン
演算部の最終処理ステップで出力される双方の識別コー
ドを比較することにより同期ずれを検出している。
このため、１つの命令でベクトル要素毎に同一演算を多
数回繰り返すベクトル命令では、命令に対して識別コー
ドを作成すると、１つのベクトル命令を実行している間
は識別コードは変わらないため、各ベクトル要素に対す
る同期ずれは検出できずたとえば、要素番号Ｎの計算結
果を要素番号Ｎ−）−１で指定された記憶場所に格納す
る等の誤りが発生する。
数回繰り返すベクトル命令では、命令に対して識別コー
ドを作成すると、１つのベクトル命令を実行している間
は識別コードは変わらないため、各ベクトル要素に対す
る同期ずれは検出できずたとえば、要素番号Ｎの計算結
果を要素番号Ｎ−）−１で指定された記憶場所に格納す
る等の誤りが発生する。
本発明はとの点を改良するもので、ベクトル要素番号か
ら識別コードを作成することにより、ベクトル演算命令
における各要素ごとのパイプライン制御に対し、制御部
とパイプライン演算部との間の同期ずれの検出を可能に
するパイプライン制御チェック方式を提供することを目
的とする。
ら識別コードを作成することにより、ベクトル演算命令
における各要素ごとのパイプライン制御に対し、制御部
とパイプライン演算部との間の同期ずれの検出を可能に
するパイプライン制御チェック方式を提供することを目
的とする。
本発明は、複数の処理ステップを有するパイプライン演
算部と、上記パイプライン演算部に対する制御を行う制
御部とを備え、上記パイプライン演算部および制御部に
よってベクトル演算命令をパイプライン制御で実行する
情報処理装置のベクトル演算処理方式において、上記制
御部が第一処理ステップを開始する際にこの第一処理ス
テップの属するベクトル要素番号を識別する識別コード
を上記制御部に入力させて処理ステップが進行する毎に
上記識別コードを推移させる手段と、上記パイプライン
演算部が上記第一処理ステップを開始する際にこの第一
処理ステップの属するベクトル要素番号を識別する識別
コードを上記パイプライン演算部に入力させ処理ステッ
プの進行毎に上記識別コードを推移させて上記パイプラ
イン演算部から出力される識別コードと上記制御部から
出力される識別コードとを比較するように制御する手段
とを備えたことを特、徴とする。
算部と、上記パイプライン演算部に対する制御を行う制
御部とを備え、上記パイプライン演算部および制御部に
よってベクトル演算命令をパイプライン制御で実行する
情報処理装置のベクトル演算処理方式において、上記制
御部が第一処理ステップを開始する際にこの第一処理ス
テップの属するベクトル要素番号を識別する識別コード
を上記制御部に入力させて処理ステップが進行する毎に
上記識別コードを推移させる手段と、上記パイプライン
演算部が上記第一処理ステップを開始する際にこの第一
処理ステップの属するベクトル要素番号を識別する識別
コードを上記パイプライン演算部に入力させ処理ステッ
プの進行毎に上記識別コードを推移させて上記パイプラ
イン演算部から出力される識別コードと上記制御部から
出力される識別コードとを比較するように制御する手段
とを備えたことを特、徴とする。
本発明の一実施例を図面に基づいて説明する。
図は、本発明一実施例の要部ブロック構成図である。図
は、大きく分けて制御部１とパイプライン演算部２とで
構成されている。制御部１内には命令レジスタ３が設け
られ、その出力は要素番号レジスタ４に導かれて込る。
は、大きく分けて制御部１とパイプライン演算部２とで
構成されている。制御部１内には命令レジスタ３が設け
られ、その出力は要素番号レジスタ４に導かれて込る。
この要素番号レジスタ４の出力は識別コードレジスタ５
１に導かれるとともに上記パイプライン演算部２内の識
別コードレジスタ６１ に導かれている。この識別コ
ードレジスタ５４．６１の出力はそれぞれ識別コードレ
ジスタ５２．６２ に導かれている。この識別コードレ
ジスタ５２．６２ の出力はそ扛ぞれ識別コードレジス
タ５５．６３に導かれている。この識別コードレジスタ
５６．６５の出力は比較回路７に導かれている。
１に導かれるとともに上記パイプライン演算部２内の識
別コードレジスタ６１ に導かれている。この識別コ
ードレジスタ５４．６１の出力はそれぞれ識別コードレ
ジスタ５２．６２ に導かれている。この識別コードレ
ジスタ５２．６２ の出力はそ扛ぞれ識別コードレジス
タ５５．６３に導かれている。この識別コードレジスタ
５６．６５の出力は比較回路７に導かれている。
また、パイプライン演算部２にはオペランド○Ｐを格納
するオペランドレジスタ９．１０が設ケラれている。こ
のオペランドレジスタ９．１０の出力は演算回路１１に
それぞれ導かれている。この演算回路１１の出力は演算
結果を格納するレジスタ１２に導かれている。
するオペランドレジスタ９．１０が設ケラれている。こ
のオペランドレジスタ９．１０の出力は演算回路１１に
それぞれ導かれている。この演算回路１１の出力は演算
結果を格納するレジスタ１２に導かれている。
このような回路で本発明の特徴ある動作を説明する。い
ま、ベクトル演算命令が命令レジスタ３に格納されると
、その内容が解読され主メモリおよび汎用レジスタから
演算の対象となる先頭のベクトル要素番号、最終のベク
トル要素番号および各オペランドのアドレス情報等が読
み出され、先頭のベクトル要素番号がベクトル要素番号
レジスタ４に格納される。これらの処理が終ると、指定
されたベクトル要素に対しベクトル演算命令で指定され
た演算をパイプライン制御により実行する。
ま、ベクトル演算命令が命令レジスタ３に格納されると
、その内容が解読され主メモリおよび汎用レジスタから
演算の対象となる先頭のベクトル要素番号、最終のベク
トル要素番号および各オペランドのアドレス情報等が読
み出され、先頭のベクトル要素番号がベクトル要素番号
レジスタ４に格納される。これらの処理が終ると、指定
されたベクトル要素に対しベクトル演算命令で指定され
た演算をパイプライン制御により実行する。
すなわち、ステップＡにおいて、制御部１は要素番号レ
ジスタ４の内容にしたがいオペランドの読出しを行う。
ジスタ４の内容にしたがいオペランドの読出しを行う。
さらに、識別コードとして要素番号レジスタ４の下位ビ
ットを識別コードレジスタ５１および６１に送出し、要
素番号レジスタ４の内容を１を加算した値に更新する。
ットを識別コードレジスタ５１および６１に送出し、要
素番号レジスタ４の内容を１を加算した値に更新する。
ステップＢにおいて、制御部１けパイプライン演算部２
に対して起動信号を送出し、識別コードレジスタ５１の
内容を識別コードレジスタ５２へ送出する。一方、パイ
プライン演算部２はステップＡにより読出されたオペラ
ンドが格納されているオペランドレジスタ９および１０
の内容を演算回路１１へ送出し、識別コードレジスタ６
、の内容を識別コードレジスタ６２へ送出する。
に対して起動信号を送出し、識別コードレジスタ５１の
内容を識別コードレジスタ５２へ送出する。一方、パイ
プライン演算部２はステップＡにより読出されたオペラ
ンドが格納されているオペランドレジスタ９および１０
の内容を演算回路１１へ送出し、識別コードレジスタ６
、の内容を識別コードレジスタ６２へ送出する。
ステップＣにおいて、制御部ｌは計算結果の格納準備を
行い、識別コードレジスタ５２の内容を識別コードレジ
スタ５３へ送出する。一方、パイプライン演算部２ｉｄ
演算回路１１で得られた結果をレジスタ１２へ送出し、
識別コードレジスタ６２ の内容を識別コードレジスタ
６５へ送出する。ステップＤにおいて、制御部１は計算
結果の格納をするとともに識別コードレジスタ５３ の
内容を比較回路７へ送出する。一方、パイプライン演算
部２はレジスタ１２の内容を出力し、識別コードレジス
タ６５ の内容を比較回路７に送出する。レジスタ１２
の出力データは制商１部ｌのステップＤで出力される制
御信号にしたがってメモリあるいは汎用レジスタ等に格
納さｎる。ステップＤより出力された双方の識別コード
は比較回路７において比較され不一致の場合はエラー信
号が送出される。
行い、識別コードレジスタ５２の内容を識別コードレジ
スタ５３へ送出する。一方、パイプライン演算部２ｉｄ
演算回路１１で得られた結果をレジスタ１２へ送出し、
識別コードレジスタ６２ の内容を識別コードレジスタ
６５へ送出する。ステップＤにおいて、制御部１は計算
結果の格納をするとともに識別コードレジスタ５３ の
内容を比較回路７へ送出する。一方、パイプライン演算
部２はレジスタ１２の内容を出力し、識別コードレジス
タ６５ の内容を比較回路７に送出する。レジスタ１２
の出力データは制商１部ｌのステップＤで出力される制
御信号にしたがってメモリあるいは汎用レジスタ等に格
納さｎる。ステップＤより出力された双方の識別コード
は比較回路７において比較され不一致の場合はエラー信
号が送出される。
以上説明したように本発明によれば、ベクトル演算命令
を実行する場合ベクトル要素番号から識別コードを作成
することとした。したがって、ベクトル演算命令の各要
素の演算実行時の同期ずれを即座に検出することができ
る効果がある。
を実行する場合ベクトル要素番号から識別コードを作成
することとした。したがって、ベクトル演算命令の各要
素の演算実行時の同期ずれを即座に検出することができ
る効果がある。
図は本発明一実施例の要部回路構成図。
１・・・制御部、２・・・パイプライン演算部、３・・
・命令レジスタ、４・・・要素番号レジスタ、５．〜５
３．６１〜６３・・・識別番号レジスタ、７・・・比較
回路、９．１０・・・オペランドレジスタ、■ｌ・・・
演ＩＦ回路、１２・・・レジスタ。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝 ９ −４６゜
・命令レジスタ、４・・・要素番号レジスタ、５．〜５
３．６１〜６３・・・識別番号レジスタ、７・・・比較
回路、９．１０・・・オペランドレジスタ、■ｌ・・・
演ＩＦ回路、１２・・・レジスタ。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝 ９ −４６゜
Claims (1)
- （１）複数の処理ステップを有するパイプライン演算部
と、上記パイプライン演算部に対する制御を行う制御部
とを備え、上記パイプライン演算部および制御部によっ
てベクトル演算命令をパイプライン制御で実行する情報
処理装置のベクトル演算処理方式において、上記制御部
が第一処理ステップを開始する際にこの第一処理ステッ
プの属するベクトル要素番号を識別する識別コードを上
記制御部に入力させて処理ステップが進行する毎に上記
識別コードを推移させる手段と、上記パイプライン演算
部が上記第一処理ステップを開始する際にこの第一処理
ステップの属するベクトル要素番号を識別する識別コー
ドを上記パイプライン演算部に入力させて処理ステップ
の進行毎に、上記識別コードを推移させて上記パイプラ
イン演算部から出力される識別コードと上記制御部から
出力される識別コードとを比較するように制御する手段
とを備えたことを特徴とする情報処理装置のベクトル演
算処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214782A JPS58149571A (ja) | 1982-03-01 | 1982-03-01 | 情報処理装置のベクトル演算処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214782A JPS58149571A (ja) | 1982-03-01 | 1982-03-01 | 情報処理装置のベクトル演算処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58149571A true JPS58149571A (ja) | 1983-09-05 |
Family
ID=12350786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214782A Pending JPS58149571A (ja) | 1982-03-01 | 1982-03-01 | 情報処理装置のベクトル演算処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58149571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0141232A2 (en) * | 1983-10-24 | 1985-05-15 | International Business Machines Corporation | Vector processing unit |
| EP0235977A2 (en) * | 1986-02-28 | 1987-09-09 | Scientific Computer Systems Corporation | Bi-directional databus system for supporting superposition of vector and scalar operations in a computer |
-
1982
- 1982-03-01 JP JP3214782A patent/JPS58149571A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0141232A2 (en) * | 1983-10-24 | 1985-05-15 | International Business Machines Corporation | Vector processing unit |
| EP0235977A2 (en) * | 1986-02-28 | 1987-09-09 | Scientific Computer Systems Corporation | Bi-directional databus system for supporting superposition of vector and scalar operations in a computer |
| EP0235977A3 (en) * | 1986-02-28 | 1989-04-05 | Scientific Computer Systems Corporation | Bi-directional databus system for supporting superposition of vector and scalar operations in a computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2569694B1 (en) | Conditional compare instruction | |
| US9785439B2 (en) | Processor testing | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| EP0497485A2 (en) | Computer for implementing two-operand instructions | |
| JP2817786B2 (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPS58149571A (ja) | 情報処理装置のベクトル演算処理方式 | |
| CN110998512A (zh) | 在数据处理设备中对连续值进行匹配 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JP3381253B2 (ja) | シミュレーション装置 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JP3012618B1 (ja) | 被検査プログラムのデバグ方法とそのデバグ方式 | |
| JPS5829051A (ja) | 演算処理装置 | |
| KR0175469B1 (ko) | 칠프로그램 변수의 가시성 제어방법 | |
| JPH0656588B2 (ja) | データ処理装置の試験方法 | |
| JPS635433A (ja) | ブランチ制御方式 | |
| JPH06222939A (ja) | 複数パイプラインの試験方式 | |
| JP2003022180A (ja) | マイクロコンピュータおよびその動作方法 | |
| JPH0512007A (ja) | データ処理方式 | |
| JPS63123133A (ja) | エラ−処理方式 | |
| JPH02206836A (ja) | データ処理装置 | |
| JPH03224030A (ja) | バイト位置識別コード設定処理方式 | |
| JPS5943444A (ja) | マイクロプログラム制御方法およびその装置 | |
| JPH0677235B2 (ja) | 情報処理装置 | |
| JPH0667885A (ja) | パイプライン制御方法 | |
| JPS61269743A (ja) | デバグ方式 |