JPH06222939A

JPH06222939A - 複数パイプラインの試験方式

Info

Publication number: JPH06222939A
Application number: JP5008644A
Authority: JP
Inventors: Yuriko Meguro; 百合子目黒
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-01-21
Filing date: 1993-01-21
Publication date: 1994-08-12
Anticipated expiration: 2016-05-08
Also published as: JP3164452B2

Abstract

(57)【要約】【目的】複数のパイプラインの正常動作を容易に確認で
きる複数パイプラインの試験方式を提供する。【構成】複数の命令を各々実行するための複数のパイプ
ライン１２を備えた電子計算機において、同時命令列作
成手段１４は複数のパイプライン１２に複数の命令を同
時に実行させるために同時命令列を作成し、逐次命令列
作成手段１６は複数のパイプライン１２に１つの命令ず
つ実行させるために同時命令列に基づき逐次命令列を作
成する。実行結果比較手段２４は複数のパイプライン１
２による同時命令列の実行結果を複数のパイプライン１
２による逐次命令列の実行結果と比較するよう構成し
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のパイプラインを
備えた電子計算機において、複数のパイプラインで複数
の命令を同時に実行したか否かを試験する複数パイプラ
インの試験方式に関する。

【０００２】

【従来の技術】一般に、プロセッサの中では命令は逐次
実行されることを前提にプログラムが作成されている。
プロセッサ内では１つの命令を実行した後に、次の命令
を実行するように命令の実行を制御している。命令の実
行の流れは、例えば（１）命令の読み出し、（２）命令
の解読、（３）アドレス修飾、（４）アドレス変換、
（５）オペランド読み出し、（６）演算実行、（７）結
果の格納である。

【０００３】この場合、プロセッサの処理速度を向上さ
せるために、前の命令の（７）が終了する前に次の命令
の（１）〜（５）などをオーバラップして行う先行制御
がある。この先行制御をさらに進めて、あたかもパイプ
ラインの中を水が流れているように一定の速度で命令の
実行が次々に行われていく制御をパイプライン制御とい
う。

【０００４】このパイプライン制御は電子計算機によっ
て行われるが、この電子計算機は、複数のパイプライン
を有し、この複数のパイプラインで複数の命令を同時に
実行する。このように、複数の命令を複数のパイプライ
ンに同時に投入して実行すれば、処理の高速化を図るこ
とができる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来で
は、複数のパイプラインで複数の命令が同時に実行され
たか否かの動作試験方式がなかったため、複数命令に対
する同時実行が正常か異常かを確認できなかった。

【０００６】本発明は、このような点に鑑みてなされた
もので、その目的とするところは、複数のパイプライン
において複数の命令の同時実行に対する動作試験を行
い、複数のパイプラインの正常動作を容易に確認できる
複数パイプラインの試験方式を提供することにある。

【０００７】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図１は本
発明の原理図である。図１に示すように複数の命令を各
々実行するための複数のパイプライン１２を備えた電子
計算機において、同時命令列作成手段１４は、前記複数
のパイプライン１２に複数の命令を同時に実行させるた
めに同時命令列を作成する。

【０００８】逐次命令列作成手段１６は、複数のパイプ
ライン１２に１つの命令ずつ実行させるために前記同時
命令列作成手段１４で作成した同時命令列に基づき逐次
命令列を作成する。

【０００９】実行結果比較手段２４は、複数のパイプラ
イン１２による同時命令列の実行結果を複数のパイプラ
イン１２による逐次命令列の実行結果と比較する。ここ
で、同時命令列作成手段１４、逐次命令列作成手段１
６、実行結果比較手段２４は、中央処理装置（ＣＰＵ）
やマイクロプロセッサである。同時命令列作成手段１
４、逐次命令列作成手段１６の内容は、ＣＰＵなどによ
りテーブル化されてメモリに格納される。

【００１０】さらに、計時手段１８、実行時間計算手段
２２を有するようにする。計時手段１８は、前記同時命
令列及び逐次命令列の実行開始時間並びに同時命令列及
び逐次命令列の実行終了時間を計測する。

【００１１】実行時間計算手段２２は、この計時手段１
８で計測された同時命令列及び逐次命令列の実行開始時
間並びに同時命令列及び逐次命令列の実行終了時間に基
づき同時実行時間並びに逐次実行時間を計算する。

【００１２】計時手段１８は、例えばタイマー、カウン
タなどであり、実行時間計算手段２２は例えばＣＰＵや
マイクロプロセッサ内の演算回路であってもよい。前記
実行結果比較手段２４は、実行時間計算手段２２で計算
された同時実行時間と逐次実行時間とを比較するように
する。

【００１３】前記実行結果比較手段２４による比較の結
果、同時実行時間が逐次実行時間よりも短い場合には、
複数のパイプライン１２が正常であると判定し、同時実
行時間が逐次実行時間よりも長い又は等しい場合には、
複数のパイプライン１２が異常であると判定する試験結
果判定部２６を有するようにする。

【００１４】前記逐次命令列は、同時命令列を並び換え
ることにより作成されるようにしてもよい。

【００１５】

【作用】本発明によれば、同時命令列作成手段１４が、
複数のパイプライン１２に複数の命令を同時に実行させ
るために同時命令列を作成し、逐次命令列作成手段１６
が、複数のパイプライン１２に１つの命令ずつ実行させ
るために同時命令列に基づき逐次命令列を作成する。

【００１６】そして、実行結果比較手段２４が、複数の
パイプライン１２による同時命令列の実行結果を複数の
パイプライン１２による逐次命令列の実行結果と比較す
るので、その比較結果によって複数パイプラインの動作
が正常か異常かを簡単に確認できる。

【００１７】また、実行時間比較手段２４によって同時
実行時間と逐次実行時間とを比較し、試験結果判定部２
６によって同時実行時間が逐次実行時間よりも短いと判
定された場合には、複数の命令が同時に実行されかつパ
イプライン１２の動作が正常であることを容易に確認す
ることができる。また、同時実行時間が逐次実行時間よ
りも長い又は等しい場合には、複数のパイプライン１２
が異常であると判定することができる。

【００１８】

【実施例】以下、本発明にかかる複数パイプラインの試
験方式の具体的な実施例を説明する。図２は実施例を示
す構成ブロック図である。＜実施例の構成＞複数のパイプラインの試験方式を実現
するための装置は、電子計算機内に設けられている。

【００１９】複数パイプライン１２は、例えば、ロード
／ストア命令用パイプライン１２ａ、四則演算用パイプ
ライン１２ｂ、分岐用パイプライン１２ｃからなる。同
時命令列作成部１４は、複数のパイプライン１２に接続
され、複数のパイプライン１２に複数の命令を同時に実
行させるために同時命令列を作成する。

【００２０】図３は同時命令列作成部１４の構成ブロッ
ク図である。図３に示す例では、パイプライン１２ａが
ロード／ストア命令、パイプライン１２ｂが演算命令、
パイプライン１２ｃが分岐命令を同時に実行するために
図に示すようにロード／ストア命令、演算命令、
分岐命令、ロード／ストア命令、演算命令、分岐
命令、ロード／ストア命令、演算命令、分岐命令
までの同時命令列Ｍ１を作成する。

【００２１】逐次命令列作成部１６は、同時命令列作成
部１４及び複数のパイプライン１２に接続され、複数の
パイプライン１２に１つの命令ずつ実行させるために前
記同時命令列作成部１４で作成した同時命令列に基づき
逐次命令列を作成する。

【００２２】すなわち、図３に示す実行命令列作成部１
４においては、複数のパイプライン１２に複数の命令が
同時に投入されて実行されたか否かを判断することがで
きない。

【００２３】そこで、逐次命令列作成部１６は、その判
断基準として、複数のパイプライン１２に複数の命令が
投入されない順番で逐次命令列Ｍ２を作成する。図４は
逐次命令列作成部を示す構成ブロック図である。図４に
おいて、逐次命令列作成部１６は、例えば、ロード／
ストア命令、ロード／ストア命令、ロード／ストア
命令を作成し、３つのパイプラインの内、ロード／スト
ア用パイプライン１２ａのみがロード／ストア命令の
みを実行できるようにしている。

【００２４】すなわち、ロード／ストア命令は四則演
算用パイプライン１２ｂに投入できず、ロード／スト
ア命令は分岐用パイプライン１２ｃに投入できないから
である。

【００２５】タイマー１８は、複数のパイプライン１２
に接続され、同時命令列作成部１４で作成された同時命
令列Ｍ１又は逐次命令列作成部１６で作成された逐次命
令列Ｍ２が複数のパイプライン１２で実行された場合
に、同時命令列Ｍ１の実行開始時間（ＴＯＤアクセス時
間ｃ１）と実行終了時間（ＴＯＤアクセス時間ｃ２）を
計測するとともに、逐次命令列Ｍ２の実行開始時間（Ｔ
ＯＤアクセス時間ｃ３）と実行終了時間（ＴＯＤアクセ
ス時間ｃ４）を計測する。

【００２６】レジスタ２０は、タイマー１８に接続さ
れ、タイマー１８によって計測された同時命令列Ｍ１の
ＴＯＤアクセス時間ｃ１とＴＯＤアクセス時間ｃ２の情
報と、逐次命令列Ｍ２のＴＯＤアクセス時間ｃ３とＴＯ
Ｄアクセス時間ｃ４の情報とを格納する。

【００２７】実行時間計算部２２は、例えば中央処理装
置（ＣＰＵ）などからなり、レジスタ２０に格納された
同時命令列Ｍ１のＴＯＤアクセス時間Ｃ１とＴＯＤアク
セス時間Ｃ２との差を算出することにより同時実行時間
Ｔ１を得ると共に、逐次命令列Ｍ２のＴＯＤアクセス時
間Ｃ３とＴＯＤアクセス時間Ｃ４との差を算出すること
により逐次実行時間Ｔ２を得る。

【００２８】図５に複数命令を同時に実行したときの実
行時間を示す。図６に複数命令を逐次実行した時の実行
時間を示す。実行時間比較部２４は、実行時間計算部２
２に接続され、同時命令列Ｍ１による同時実行時間Ｔ１
と逐次命令列Ｍ２による逐次実行時間Ｔ２との時間の大
小を比較する。

【００２９】試験結果判定部２６は、実行時間比較部２
４の比較の結果、同時実行時間Ｔ１が逐次実行時間Ｔ２
よりも短い場合には、ロード／ストア命令用パイプライ
ン１２ａ，四則演算用パイプライン１２ｂ，分岐用パイ
プライン１２ｃが正常である判定し、同時実行時間Ｔ１
が逐次実行時間Ｔ２よりも長い又は等しい場合には、ロ
ード／ストア命令用パイプライン１２ａ，四則演算用パ
イプライン１２ｂ，分岐用パイプライン１２ｃが異常と
判定する。

【００３０】このような実施例による構成によって、ロ
ード／ストア命令用パイプライン１２ａ，四則演算用パ
イプライン１２ｂ，分岐用パイプライン１２ｃによって
例えばロード／ストア命令、演算命令、分岐命令が同時
に実行されるか否かを試験する。＜実施例の処理＞図７は実施例の処理フローを示す図で
ある。次に、このように構成された実施例の処理を図面
を参照して説明する。なお、ここでは、複数命令の同時
実行の命令パターンをロードストア／演算／分岐とす
る。

【００３１】まず、結果が格納されているレジスタある
いはメモリに対してイニシャライズ処理を行い、テスト
命令によって使用すべき試験データを設定する（ステッ
プ１０１）。すなわち、同時命令列作成部１４によって
図３に示すような同時命令列Ｍ１として、ロード／ス
トア命令、演算命令、分岐命令、ロード／ストア
命令、演算命令、分岐命令、ロード／ストア命
令、演算命令、分岐命令を作成する。

【００３２】次に、同時命令列作成部１４によって作成
された同時命令列Ｍ１を複数のパイプライン１２ａ，１
２ｂ，１２ｃに投入し、テスト命令列Ｍ１’を実行する
（ステップ１０２）。

【００３３】テスト命令列Ｍ１’は、例えば、図８
（ａ）に示すように、ＴＯＤアクセス時間Ｃ１、ロー
ド／ストア命令、演算命令、分岐命令、ロード／
ストア命令、演算命令、分岐命令、ロード／スト
ア命令、演算命令、分岐命令、ＴＯＤアクセス時間
Ｃ２である。

【００３４】ここでは、図５に示すように、ロード／ス
トア命令用パイプライン１２ａ、四則演算用パイプライ
ン１２ｂ、分岐用パイプライン１２ｃは、最初にロー
ド／ストア命令、演算命令、分岐命令を同時に実行
し、次にロード／ストア命令、演算命令、分岐命
令を同時に実行し、最後にロード／ストア命令、演
算命令、分岐命令を同時に実行する。

【００３５】なお、このとき、タイマー１８によってＴ
ＯＤアクセス時間Ｃ１とＴＯＤアクセス時間Ｃ２とが計
測される。次に、ロード／ストア命令用パイプライン１
２ａ，四則演算用パイプライン１２ｂ，分岐用パイプラ
イン１２ｃによる実行結果をレジスタ２０に退避する。
そして、レジスタ２０に格納されたタイマー１８のＴＯ
Ｄアクセス時間Ｃ１とＴＯＤアクセス時間Ｃ２と基づき
実行時間計算部２２が同時実行時間を計算する（ステッ
プ１０３）。

【００３６】ここでは、ＴＯＤアクセス時間Ｃ２からＴ
ＯＤアクセス時間Ｃ１を引いた差、すなわち、同時実行
時間Ｔ１を計算する（図５に示す。）。例えばロード／
ストア命令用パイプライン１２ａ，四則演算用パイプラ
イン１２ｂ，分岐用パイプライン１２ｃ毎に１秒だけ実
行時間がかかるとすると、同時実行時間Ｔ１は３秒とな
る。

【００３７】次に、結果が格納されているレジスタある
いはメモリに対してイニシャライズ処理を行い、テスト
命令によって使用すべき試験データを設定する（ステッ
プ１０４）。すなわち、逐次命令列作成部１６によって
図４に示すような逐次命令列Ｍ２として、ロード／ス
トア命令、ロード／ストア命令、ロード／ストア命
令、演算命令、演算命令、演算命令、分岐命
令、分岐命令、分岐命令を作成する。

【００３８】次に、逐次命令列作成部１６によって作成
された逐次命令列Ｍ２をロード／ストア命令用パイプラ
イン１２ａ，四則演算用パイプライン１２ｂ，分岐用パ
イプライン１２ｃに投入し、テスト命令列Ｍ２’を実行
する（ステップ１０５）。

【００３９】テスト命令列Ｍ２’は、例えば、図８
（ｂ）に示すように、ＴＯＤアクセス時間Ｃ３、ロー
ド／ストア命令、ロード／ストア命令、ロード／ス
トア命令、演算命令、演算命令、演算命令、分
岐命令、分岐命令、分岐命令、ＴＯＤアクセス時間
Ｃ４である。

【００４０】ここでは、図６に示すように、ロード／ス
トア命令用パイプライン１２ａが最初にロード／スト
ア命令を実行し、次にロード／ストア命令を実行し、
その次にロード／ストア命令を実行する。

【００４１】次に、図６に図示していないが、四則演算
用パイプライン１２ｂが最初に演算命令を実行し、次
に演算命令を実行し、その次に演算命令を実行す
る。さらに、分岐用パイプライン１２ｃが最初に分岐
命令を実行し、次に分岐命令を実行し、その次に分
岐命令を実行する。

【００４２】なお、このとき、タイマー１８によってＴ
ＯＤアクセス時間Ｃ３とＴＯＤアクセス時間Ｃ４とが計
測される。次に、ロード／ストア命令用パイプライン１
２ａ，四則演算用パイプライン１２ｂ，分岐用パイプラ
イン１２ｃによる実行結果をレジスタ２０に退避し、レ
ジスタ２０に格納されたタイマー１８のＴＯＤアクセス
時間Ｃ３とＴＯＤアクセス時間Ｃ４と基づき実行時間計
算部２２が逐次実行時間を計算する（ステップ１０
６）。ここでは、ＴＯＤアクセス時間Ｃ４からＴＯＤア
クセス時間Ｃ３を引いた差、すなわち、逐次実行時間Ｔ
２を計算する（図６に示す。）。

【００４３】例えば、ロード／ストア命令用パイプライ
ン１２ａは、ロード／ストア命令毎に１秒かかるとする
と、３つのロード／ストア命令で３秒の時間を要する。
四則演算用パイプライン１２ｂは、演算命令毎に１秒か
かるとすると、３つの演算命令で３秒の時間を要する。
分岐用パイプライン１２ｃは、分岐命令毎に１秒かかる
とすると、３つの分岐命令で３秒の時間を要する。従っ
て、逐次実行時間Ｔ２は合計で例えば９秒となる。

【００４４】次に、実行時間比較部２４が、テスト命令
列Ｍ１’の同時実行時間Ｔ１とテスト命令列Ｍ２’の逐
次実行時間Ｔ２とを比較し、これらの実行結果の値が正
常であるか否かを判定する（ステップ１０７）。

【００４５】ここで、実行結果の値が正常でない場合に
は、エラー処理を行い（ステップ１１２）、試験処理を
終了する（ステップ１１１）。一方、実行結果の値が正
常である場合には、試験結果判定部２６は、同時実行時
間Ｔ１が逐次実行時間Ｔ２よりも短いか否かを判定する
ことになる（ステップ１０８）。

【００４６】ここで、試験結果判定部２６が、同時実行
時間Ｔ１を逐次実行時間Ｔ２よりも長い又は等しいと判
定した場合には、ステップ１１２に進み、エラー処理を
行うことにより処理を終了することになる（ステップ１
１１）。

【００４７】また、試験結果判定部２６が、同時実行時
間Ｔ１を逐次実行時間Ｔ２よりも短いと判定した場合に
は、ロード／ストア命令用パイプライン１２ａ，四則演
算用パイプライン１２ｂ，分岐用パイプライン１２ｃが
ロード／ストア命令、演算命令、分岐命令を同時に実行
していると判定する。

【００４８】従って、これらの命令についてロード／ス
トア命令用パイプライン１２ａ，四則演算用パイプライ
ン１２ｂ，分岐用パイプライン１２ｃの動作が正常であ
ることを確認できる。例えば、前述ように同時実行時間
Ｔ１が３秒であって、逐次実行時間Ｔ２が９秒である場
合には、ロード／ストア命令用パイプライン１２ａ，四
則演算用パイプライン１２ｂ，分岐用パイプライン１２
ｃがの動作が正常であることを確認できる。

【００４９】次に、前記命令以外の別の複数の命令をロ
ード／ストア命令用パイプライン１２ａ，四則演算用パ
イプライン１２ｂ，分岐用パイプライン１２ｃで実行す
べくテストデータを変更する（ステップ１０９）。そし
て、テストデータが終了したか否かを判定する（ステッ
プ１１０）。

【００５０】ここで、テストデータが終了していない場
合には、ステップ１０１に戻り、ステップ１０１以降の
処理を繰り返し行うことになる。テストデータが終了し
た場合には、処理を終了する（ステップ１１１）。

【００５１】なお、ステップ１０２又はステップ１０５
において、割り込みが発生した場合には、プログラム割
り込みを発生させて（ステップ１１３，１１４）、エラ
ー処理実行ルーチン、すなわち、ステップ１１２に進
み、エラー処理を行うことになる。

【００５２】このように本実施例によれば、逐次命令列
作成部１６によって、複数のパイプライン１２が１つの
命令ずつ実行するために同時命令列Ｍ１を並び換えるこ
とにより逐次命令列Ｍ２を作成する。

【００５３】そして、複数のパイプライン１２で同時命
令列Ｍ１を実行して同時実行時間Ｔ１を算出する。ま
た、複数のパイプライン１２で逐次命令列Ｍ２を実行し
て逐次実行時間Ｔ２を算出する。

【００５４】さらに、実行時間比較部２４によって同時
実行時間Ｔ１と逐次実行時間Ｔ２とを比較し、試験結果
判定部２６によって同時実行時間が逐次実行時間よりも
短いと判定された場合には、複数の命令が同時に実行さ
れかつパイプライン１２の動作が正常であることを容易
に確認することができる。

【００５５】また、同時実行時間が逐次実行時間よりも
長い又は等しい場合には、複数のパイプライン１２が異
常であると判定することができる。さらに、予め期待値
を設ける必要がないから、動作試験のための検証時間を
短縮することができる。

【００５６】

【発明の効果】本発明によれば、複数のパイプラインに
おいて、複数の命令を同時に実行する同時命令列の命令
を並び替えることにより逐次命令列を作成し、複数のパ
イプラインによる逐次命令列の実行結果を複数のパイプ
ラインによる同時命令列と比較するのみで、複数パイプ
ラインの動作試験を保証できるため、期待値を持つ必要
がなくなる。

【００５７】また、期待値を持つ必要がなくなるから、
多くの試験データを実行できるため、検証時間が短時間
で済む。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】実施例の構成ブロック図である。

【図３】複数同時命令列作成部の構成ブロック図であ
る。

【図４】複数逐次命令列作成部の構成ブロック図であ
る。

【図５】複数命令を同時に実行した時の実行時間を示す
図である。

【図６】複数命令を逐次実行した時の実行時間を示す図
である。

【図７】実施例の処理フローである。

【図８】テスト命令列Ｍ１，Ｍ２を示す図である。

【符号の説明】

１２・・複数パイプライン１２ａ・・ロード／ストア用パイプライン１２ｂ・・四則演算用パイプライン１２ｃ・・分岐用パイプライン１４・・同時命令列作成部１６・・逐次命令列作成部１８・・タイマー２０・・レジスタ２２・・実行時間計算部２４・・実行時間比較部２６・・試験結果判定部Ｍ１・・同時命令列Ｍ２・・逐次命令列

Claims

【特許請求の範囲】

【請求項１】複数の命令を各々実行するための複数の
パイプライン（１２）を備えた電子計算機において、前記複数のパイプライン（１２）に複数の命令を同時に
実行させるために同時命令列を作成する同時命令列作成
手段（１４）と、複数のパイプライン（１２）に１つの命令ずつ実行させ
るために前記同時命令列作成手段（１４）で作成した同
時命令列に基づき逐次命令列を作成する逐次命令列作成
手段（１６）と、複数のパイプライン（１２）による同時命令列の実行結
果を複数のパイプライン（１２）による逐次命令列の実
行結果と比較する実行結果比較手段（２４）とを備えた
ことを特徴とする複数パイプラインの試験方式。
【請求項２】前記同時命令列及び逐次命令列の実行開
始時間並びに同時命令列及び逐次命令列の実行終了時間
を計測する計時手段（１８）と、この計時手段（１８）で計測された同時命令列及び逐次
命令列の実行開始時間並びに同時命令列及び逐次命令列
の実行終了時間に基づき同時実行時間と逐次実行時間を
計算する実行時間計算手段（２２）とを有することを特
徴とする請求項１記載の複数パイプラインの試験方式。
【請求項３】前記実行結果比較手段（２４）は、実行
時間計算手段（２２）で計算された同時実行時間と逐次
実行時間とを比較することを特徴とする請求項２記載の
複数パイプラインの試験方式。
【請求項４】前記実行結果比較手段（２４）による比
較の結果、同時実行時間が逐次実行時間よりも短い場合
には、複数のパイプライン（１２）が正常であると判定
し、同時実行時間が逐次実行時間よりも長い又は等しい
場合には、複数のパイプライン（１２）が異常であると
判定する試験結果判定部（２６）を有することを特徴と
する請求項３記載の複数パイプラインの試験方式。
【請求項５】前記逐次命令列は、同時命令列を並び換
えることにより作成されることを特徴とする請求項１な
いし請求項４のいずれかに記載の複数パイプラインの試
験方式。