JP3381253B2 - シミュレーション装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ターゲットＣＰ
Ｕの動作をシミュレーションするシミュレーション装置
において、シミュレーション実行に先立ち、たとえば、
フェッチ／デコード処理を行い、シミュレーション時に
使用するデコード情報を蓄積し、シミュレーション時に
は蓄積したデコード情報を用いてシミュレーション実行
を行なうことにより、シミュレーション実行速度の向
上、処理効率の改善を図るようにしたシミュレーション
装置に関するものである。

【０００２】

【従来の技術】図８は従来のシミュレーション装置の構
成を示すブロック図である、この図８に示す従来のシミ
ュレーション装置は、メモリ情報蓄積部８０１、命令フ
ェッチ処理手段８０２、命令デコード処理手段８０３、
命令実行処理手段８０４から構成されている。この構成
において、ユーザによりシミュレーション開始の指示が
与えられると、まず命令フェッチ処理手段８０２がメモ
リ情報蓄積部８０１から命令コードを取得する。

【０００３】命令フェッチ処理手段８０２により取得さ
れた命令コードは命令デコード処理手段８０３に渡さ
れ、この命令コードは命令デコード処理手段８０３によ
り解析され、ターゲットＣＰＵの次の命令とオペランド
が決定される。命令デコード処理手段８０３で命令が決
定されたら、命令実行処理手段８０４にてその命令に対
応する処理関数が呼び出される。ここまでの処理手順を
一巡とする処理が繰り返されることにより、シミュレー
ション実行を行なう。

【０００４】上記構成のシミュレータとしては、たとえ
ば、特開平２−２５０１２２号公報を挙げることができ
る。この公報の場合は、シミュレータ用メモリエリア内
のプログラアから命令を順次読み出して解読した後、命
令を実行してＣＰＵのシミュレーションを行うＣＰＵシ
ミュレータにおいて、プログラムで使用されている命令
に対応して、シミュレータ実行中の各命令の使用回数を
命令使用頻度テーブルに記録し、命令が解読された後に
命令使用頻度テーブルの該当するエントリの使用回数を
命令使用頻度テーブル更新手段で更新するものである。

【０００５】

【発明が解決しようとする課題】上記図８で示す従来の
シミュレーション装置では、シミュレーション実行速度
が遅いという課題がある。すなわち、このシミュレーシ
ョン装置では、シミュレーション実行中にメモリ情報蓄
積部から命令コードを取得し、命令フェッチ処理手段８
０２、命令デコード処理手段８０３にて処理を行なうた
め、命令コードを実行回数と同じ回数フェッチ、デコー
ド処理し、その処理時間の分シミュレーション実行速度
が低下する。同じアドレスの命令のフェッチ／デコード
結果は毎回同じなので毎回処理を行なうのは効率が悪
い。

【０００６】また、特開平１０−９７４３１号公報にも
同様のシュミレーション装置が示されているが、上記公
報の場合には、命令使用頻度テーブル更新手段に蓄積さ
れる対象が命令をシミュレーションするプログラム自体
であり、したがって、この場合も、上記課題の解決策に
はならない。

【０００７】この発明は、上記従来の課題を解決するた
めになされたもので、シミュレーション実行前に命令フ
ェッチ処理、命令デコード処理を行うようにして、シミ
ュレーション実行速度を向上することができ、かつ１命
令に対して１回のみ処理行うとともに、ホストマシンの
ＣＰＵを最大限に稼動する命令シミュレーション実行時
より、命令シミュレーション実行前の方がホストマシン
ＣＰＵの負荷が低く、デコード処理を命令シミュレーシ
ョン実行前に行うようにして、処理効率の向上を期すこ
とができるシミュレーション装置を提供することを目的
とする。

【０００８】また、この発明は、処理関数の先頭アドレ
スは命令実行処理の起動時に決まることから、命令コー
ド中のオペランド情報を前もって生成するようにして、
上記目的に加えてシミュレーション実行前の処理を効率
良くすることができるシミュレーション装置を提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、この発明のシミュレーション装置は、メモリ情報蓄
積部から命令コードを読み込む命令フェッチ処理手段
と、上記命令フェッチ処理手段により読み込まれた命令
コードを解釈しターゲットＣＰＵへの命令を決定する命
令デコード処理手段と、上記命令デコード処理手段によ
り決定された命令に対応した処理を行う命令実行処理手
段と、上記命令デコード処理手段によって決定される命
令をシミュレーションするために必要な情報をシミュレ
ーション実行に先立ちデコード情報として蓄積するデコ
ード情報蓄積部と、上記デコード情報蓄積部内のデコー
ド情報を参照し、上記命令デコード処理手段により決定
された命令として上記命令実行処理手段へ渡し、シーケ
ンス制御命令のシミュレーションについては、そのシミ
ュレーション中に計算したとび先のアドレスをもとに上
記デコード情報蓄積部内のデコード情報の参照位置を変
更するデコード情報参照手段とを備えることを特徴とす
る。

【００１０】そのため、命令フェッチ処理手段によりメ
モリ情報蓄積部から命令コードを読み込んだ命令コード
を命令デコード処理手段により解釈し、ターゲットＣＰ
Ｕへの命令を決定し、その決定された命令に対応した処
理を命令実行処理手段で行うとともに、この決定された
命令をデコード情報蓄積部でシミュレーションするため
に必要な情報をデコード情報として蓄積し、このデコー
ド情報蓄積部内のデコード情報をデコード情報参照手段
が参照してシミュレーションを行い、シーケンス制御命
令のシミュレーションについては、そのシミュレーショ
ン中に計算したとび先のアドレスをもとに上記デコード
情報蓄積部内のデコード情報の参照位置を変更するの
で、シミュレーション実行速度の向上と、処理効率の向
上が可能となる。特に、シミュレーション中におけるレ
ジスタ値に応じてジャンプ先アドレスが変化するような
場合においてもシミュレーションの実行が可能であり、
シミュレーション実行速度の向上と、処理効率の向上を
図ることが可能となる。

【００１１】また、この発明のシミュレーション装置
は、アドレス未定デコード情報を生成して、外部記憶手
段に保存するアドレス未定デコード情報生成手段と、上
記外部記憶手段に保存された上記アドレス未定デコード
情報を順次読み取り、処理関数のアドレスを付加して、
デコード情報蓄積部に蓄積する処理関数アドレス解決手
段と、上記処理関数アドレス解決手段により付加された
処理関数のアドレスに対応した処理を行う命令実行処理
部と、上記デコード情報蓄積部内のデコード情報を、参
照位置を変更しながら参照するデコード情報参照手段と
を備えることを特徴とする。

【００１２】そのため、アドレス未定デコード情報生成
手段により、アドレス未定デコード情報を生成して、外
部記憶手段に保存し、この外部記憶手段に保存されたア
ドレス未定デコード情報を処理関数アドレス解決手段に
より順次読み取り、その読み取ったアドレス未定デコー
ド情報に処理関数のアドレスを付加して、デコード情報
蓄積部に蓄積する。この処理関数のアドレスに対応した
処理を命令実行処理部で行うとともに、デコード情報参
照手段によりデコード情報蓄積部内のデコード情報を、
参照位置を変更しながら参照するようにしたので、シミ
ュレーション実行前の処理を効率良くすることができ
る。

【００１３】

【発明の実施の形態】次に、この発明によるシミュレー
ション装置の実施の形態について図面に基づき説明す
る。図１はこの発明による第１実施の形態の構成を示す
ブロック図である。この図１において、従来の構成と同
じくメモリ情報蓄積部１０１、命令フェッチ処理手段１
０２、命令デコード処理手段１０３、命令実行処理手段
１０６を持ち、この第１実施の形態では、この構成にさ
らにデコード情報蓄積部１０４とデコード情報参照手段
１０５が新たに付加されている。

【００１４】メモリ情報蓄積部１０１はシミュレーショ
ン対象のターゲットＣＰＵが参照／変更を行なうメモリ
の値を保持する。ターゲットＣＰＵが実行を行なう検証
対象のプログラムはこのメモリ情報蓄積部に置かれる。
命令フェッチ処理手段１０２はメモリ情報蓄積部１０１
から、メモリ情報を取得し、命令デコード処理手段１０
３へ渡す。

【００１５】命令デコード処理手段１０３は、命令フェ
ッチ処理手段１０２にて取得された値を解析して、処理
関数のアドレスと命令実行時に必要な付加情報（以降は
オペランド情報と記述する）を決定し、デコード情報と
してデコード情報蓄積部１０４へ蓄積する。デコード情
報蓄積部１０４は、命令デコード処理手段１０３によっ
て生成されたデコード情報を蓄積する。

【００１６】デコード情報参照手段１０５は、デコード
情報蓄積部１０４からデコード情報を取得し、命令実行
処理手段１０６へ渡す。シーケンス制御（ジャンプ、Ｃ
ＡＬＬ）命令のシミュレーションは、このデコード情報
参照手段１０５での参照位置を変更することにより実現
する。命令実行処理手段１０６は、デコード情報参照手
段１０５によって取得されたデコード情報内の処理関数
のアドレスとオペランド情報を用い、ターゲットＣＰＵ
の命令をシミュレーションする。

【００１７】次に、以上のように構成されたこの第１実
施の形態の動作について説明する。この図１における実
線は処理の流れを示し、破線はデータの流れを示す。メ
モリ情報蓄積部１０１にプログラムが蓄積された後から
シミュレーション実行前の間に、蓄積されたメモリ情報
を順次命令フェッチ処理手段１０２によって読み込み、
命令デコード処理手段１０３によってデコード情報を生
成し、デコード情報蓄積部１０４に蓄積する。

【００１８】ユーザによるシミュレーション実行の指示
がされると、命令実行処理手段１０６はデコード情報参
照手段１０５によりデコード情報蓄積部１０４から順次
デコード情報を取得し、デコード情報中の処理関数のア
ドレスを用いて処理関数を呼び出す。この動作につい
て、図２を用いてさらに具体的に説明する。この図２に
おいて、図１と同一部分には同一符号が付されており、
また、図２における実線は図１の場合と同様に、処理の
流れを示し、破線はデータの流れを示す。

【００１９】メモリ情報蓄積部１０１に検証対象のプロ
グラムが蓄積されると、命令フェッチ処理手段１０２に
てメモリ情報１０７が取得される。図２では、1順目で
は アドレス「１０００」から順次「２０」、「５
６」、「ｆｆ」、「００」といったメモリ情報が取得さ
れたことを示している（２順目では「４０」、「５
７」、「２０」、「ｆ０」であり以下同様に取得され
る）。

【００２０】次に、命令デコード処理手段１０３にてデ
コード情報が作成され、デコード情報蓄積部１０４に蓄
積される。１巡目は「２０」、「５６」、「ｆｆ」、
「００」というメモリ情報に対して、実行アドレス転送
命令の命令シミュレーション関数のアドレスである_ｔ_
moveaと関数_ｔ_moveaを実行する際に必要なオペランド
０ｘｆｆ、REG０、REG１０をデコード情報として蓄積
している（２順目は_ｔ_ｓｔｂ、REG10、PM０であり以
下同様に蓄積される）。

【００２１】命令デコード処理手段１０３にてデコード
情報を作成する方法は、後で詳しく説明する。ここまで
の命令フェッチ処理手段１０２と命令デコード処理手段
１０３の処理をデコード処理ループの一巡として、全メ
モリ情報を処理するまでデコード処理ループを繰り返
す。

【００２２】ユーザからシミュレーション実行指示がさ
れると、シミュレーション実行ループにて順次命令実行
処理手段１０６でデコード情報蓄積部１０４の情報を参
照しながら命令シミュレーション関数を呼び出す。図２
では、最初に参照するデコード情報は_ｔ_movea、０ｘ
ｆｆ、REG0、REG１０であり、命令実行処理部１０６で
は０ｘｆｆ、REG0、REG１０を渡して_ｔ_moveaを呼び出
す（２順目ではREG１０、PM０を渡して_ｔ_ｓｔｂを呼
び出す。以下同様に繰り返す）。

【００２３】図３には、命令デコード処理手段１０３に
てデコード処理を行なうフローチャートの一例を示して
いる。通常命令コードは命令の種類を示すオペコードの
部分と命令が操作する対象や値を示すオペランドの部分
からなる。図３にてデコードしている命令は５−１０ビ
ットがオペコードである。最初のステップ３０１でオペ
コードの値を「１１０００１」と比較していて、値が一
致したらそのコードは実効アドレス転送命令であり、そ
のための処理のステップ３０２に分岐する。

【００２４】実効アドレス転送命令のデコード処理では
シミュレーション実行関数のアドレスとして_ｔ_movea
をデコード情報に保持するととともに、０−４ビットが
表すレジスタ識別子からREG０を、１１−１５ビットが
表すレジスタ識別子からREG１０を１６−３１ビットか
らイミディエート値０ｘｆｆをデコード情報に保持する
（これら０ｘｆｆ、ＲＥＧ０、ＲＥＧ１０といった情報
がオペランドである）。

【００２５】２番目のステップ３０３ではオペコードが
「０１００００」だったらデータ転送命令のデコード処
理ステップ３０４に分岐する。データ転送命令は実効ア
ドレス転送命令と異なり１６ビットで命令の動作を表し
ており、ビットの意味も１１−１５がレジスタ識別子で
あるのは同じだが実効アドレス転送命令ではレジスタ識
別子であった０−４ビットがデータ転送命令ではイミデ
ィエート値となっている。このように、フォーマットが
命令によって異なっているため、デコード処理も命令毎
に行なう必要がある（同じフォーマットの命令はまとめ
てデコード処理することができる）。

【００２６】データ転送命令のデコード処理では、シミ
ュレーション実行関数のアドレスとして_ｔ_movをデコ
ード情報に保持するとともに、０−４ビットからイミデ
ィエート値０ｘ０を１１−１５ビットが表すレジスタ識
別子からＲＥＧ１０をデコード情報に保持する。３番目
のステップ３０５では、ストア命令かどうかを判断し、
ストア命令のデコード処理ステップ３０６に分岐し、前
の２つの命令と同様に処理関数のアドレスとオペランド
情報をデコード情報として保持する。同様に命令毎にデ
コード処理が続くが図３では省略する。

【００２７】図４は分岐命令（コール命令を含む）の処
理の実現を説明する情報を示す説明図であり、図５は、
その処理手順を示すフローチャートである。図４では、
命令デコード処理手段１０３でデコード情報を作成する
と同時にメモリ情報１０７（図２参照）のアドレスとデ
コード情報の対応テーブルが作成された様子を示す。

【００２８】この図４における４０１はメモリ情報の様
子、４０３は蓄積されたデコード情報の様子を示す。蓄
積されたデコード情報４０３中のＩＮＤＥＸはデコード
情報の先頭から順番に付けられた重複しない番号であ
り、デコード情報を指定する際に用いられる。対応テー
ブル４０２では、アドレス「１０００」の命令コードは
デコード情報蓄積部１０４ではINDEXが「００００」に
相当することを示している（「１００２」から始まる命
令は無し、「１００４」はINDEXが「０００１」を示
す。以下同様）。

【００２９】図５はデコード情報の参照順番をどのよう
に制御しているかを示すフローチャートである。まず、
現在シミュレーションしている命令が分岐命令かどうか
をステップ５０１で判断し、分岐命令でなければ次に参
照するデコード情報は今のＩＮＤＥＸにを「１」増やし
たＩＮＤＥＸを持つデコード情報であるので、ステップ
５０２にてINDEXを「１」増やす。また、ステップ５０
１での判断の結果、分岐命令であったらステップ５０３
で飛び先のアドレスを計算した後、ステップ５０４で図
４のテーブルからそのアドレスに対応するデコード情報
のINDEXを取得し、次の命令実行時にはその取得したIND
EXのデコード情報を参照することで飛び先の命令をシミ
ュレーションする。

【００３０】ところで、第１実施の形態では、従来シミ
ュレーション実行中に命令フェッチ処理・命令デコード
処理を行っていたのに対して、シミュレーション実行前
に命令フェッチ処理・命令デコード処理を行なうように
しているため、シミュレーション実行速度が向上でき
る。また、従来は命令コードを実行回数と同じ回数フェ
ッチ・デコード処理していのに対して、この第１実施の
形態では、１命令コードに対し１回のみ処理するように
しているから、処理効率が良くなる。さらに、ホストマ
シンのＣＰＵを最大限に稼動する命令シミュレーション
実行時より、命令シミュレーション実行前の方がホスト
マシンのＣＰＵの負荷が低く、デコード処理を命令シミ
ュレーション実行前に行なうのは効率が良い。

【００３１】次に、この発明の第２実施の形態について
説明する。デコード情報中、命令コード中のオペランド
情報はシミュレーション対象のプログラムに対し一定で
あるため、前もって生成し、保存しておき、繰り返し利
用できる。それに対し、処理関数の先頭アドレスは、命
令実行処理手段の起動時に決まるため、その時点で決定
しなくてはならない。

【００３２】そこで、第２の実施の形態として、命令コ
ード中のオペランド情報を前もって生成しておくことに
より、シミュレーション実行前の処理を効率的に行なう
ようにする。図６は、この第２実施の形態例の構成を示
すブロック図である。この図６は、図１で示した第１実
施の形態におけるメモリ情報蓄積部１０１と命令フェッ
チ処理手段１０２、命令デコード処理手段１０３に代わ
り、アドレス未定デコード情報６０２を生成するアドレ
ス未定デコード情報生成手段６０１と処理関数アドレス
解決手段６０３を持っている。

【００３３】その他の部分は図１と同様であある。すな
わち、デコード情報蓄積部６０４は、処理関数アドレス
解決手段６０３によって生成されたデコード情報を蓄積
する。デコード情報参照手段６０５は、デコード情報蓄
積部６０４からデコード情報を取得し、命令実行処理部
６０６へ渡す。

【００３４】このように構成された第２実施の形態にお
いては、アドレス未定デコード情報生成手段６０１はア
ドレス未定デコード情報６０２を生成し、たとえば、フ
ロッピディスクなどの外部記憶手段に保存する。処理関
数アドレス解決手段６０３は、この外部記憶手段に保存
されたアドレス未定デコード情報６０２を順次読み取
り、処理関数のアドレスを付加してデコード情報蓄積部
６０４に蓄積する。デコード情報参照手段６０５と命令
実行処理部６０６は第1の実施例のデコード情報参照手
段１０５、命令実行処理手段１０６と同じである。

【００３５】図７では、この第２の実施の形態における
アドレス未定デコード情報７０１の様子と、それから生
成されたデコード情報７０４を示す。アドレス未定デコ
ード情報７０１はオペランド情報７０３のみが確定して
おり、その他に命令処理関数の決定の際に参照される命
令の種類を示す情報７０２が入っている。処理関数アド
レス解決手段６０３は、アドレス未定デコード情報７０
１の中からオペランド情報７０３を写してデコード情報
中のデコード情報７０６とし、同時に処理関数の種類を
示す情報７０２に対応した、処理関数の先頭アドレス７
０５を決定しデコード情報を作成し、デコード情報蓄積
部６０４に蓄積する。その後の処理は、第1の実施の形
態と同じである。

【００３６】処理関数の先頭アドレスは、命令実行処理
部の起動時に決まるため、その時点で決定しなくてはな
らないが、この第２実施の形態では、命令コード中のオ
ペランド情報を前もって生成しておくことによりシミュ
レーション実行前の処理を効率的に行うことができる。

【００３７】

【発明の効果】以上のように、この発明のシミュレーシ
ョン装置によれば、シミュレーション実行前に命令フェ
ッチ処理、命令でコード処理を行うようにしたので、シ
ミュレーション実行速度が向上するとともに、１命令コ
ードに対して１回のみ処理するようにしたので、処理効
率が良くなる。さらに、ホストマシンのＣＰＵを最大限
に稼動する命令シミュレーション実行時より、命令シミ
ュレーション実行前の方がホストマシンのＣＰＵの負荷
が低く、デコード処理を命令シミュレーション実行前に
行うようにしていることから、効率が良くなる。

【００３８】また、この発明のシミュレーション装置に
よれば、処理関数の先頭アドレスは命令実行処理の起動
時に決まることから、命令コード中のオペランド情報を
前もって生成するようにしたので、上記効果に加えてシ
ミュレーション実行前の処理を効率良くすることができ
る。

【図面の簡単な説明】

【図１】この発明によるシミュレーション装置の第１実
施の形態の構成を示すブロック図である。

【図２】この発明によるシミュレーション装置の第１実
施の形態の動作を詳細に説明するための説明図である。

【図３】この発明によるシミュレーション装置の第１実
施の形態の動作を説明するためのフローチャートであ
る。

【図４】この発明によるシミュレーション装置の第１実
施の形態における命令デコード処理手段でデコード情報
を作成すると同時にメモリ情報のアドレスとデコード情
報の対応テーブルが作成された様子を示すフローチャー
トである。

【図５】この発明によるシミュレーション装置の第１実
施の形態によりデコード情報参照番号の制御状態を説明
するためのフローチャートである。

【図６】この発明によるシミュレーション装置の第２実
施の形態の構成を示すブロック図である。

【図７】この発明によるシミュレーション装置の第２実
施の形態におけるアドレス未定デコード情報の様子と、
アドレス未定デコード情報から制せされたでコード情報
を示す説明図である。

【図８】従来のシミュレーション装置の構成を示すブロ
ック図である。

【符号の説明】

１０１……メモリ情報蓄積部、１０２……命令フェッチ
処理手段、１０３……命令デコード処理手段、１０４…
…デコード情報蓄積部、１０５……デコード情報参照手
段、１０６……命令実行処理手段、１０７……メモリ情
報、６０１……アドレス未定デコード情報生成手段、６
０２，７０１……アドレス未定デコード情報、６０３…
…処理関数アドレス解決手段、６０４……デコード情報
蓄積部、６０５……デコード情報参照手段、６０６……
命令実行処理部。

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 メモリ情報蓄積部から命令コードを読み
   込む命令フェッチ処理手段と、 上記命令フェッチ処理手段により読み込まれた命令コー
   ドを解釈しターゲットＣＰＵへの命令を決定する命令デ
   コード処理手段と、 上記命令デコード処理手段により決定された命令に対応
   した処理を行う命令実行処理手段と、 上記命令デコード処理手段によって決定される命令をシ
   ミュレーションするために必要な情報をシミュレーショ
   ン実行に先立ちデコード情報として蓄積するデコード情
   報蓄積部と、 上記デコード情報蓄積部内のデコード情報を参照し、上
   記命令デコード処理手段により決定された命令として上
   記命令実行処理手段へ渡し、シーケンス制御命令のシミ
   ュレーションについては、そのシミュレーション中に計
   算したとび先のアドレスをもとに上記デコード情報蓄積
   部内のデコード情報の参照位置を変更するデコード情報
   参照手段と、 を備えることを特徴とするシミュレーション装置。
2. 【請求項２】 上記メモリ情報蓄積部は、ターゲットＣ
   ＰＵが実行を行う検証対象のプログラムを格納すること
   を特徴とする請求項１記載のシミュレーション装置。
3. 【請求項３】 上記命令デコード処理手段は、上記命令
   フェッチ処理手段により取得した値を解析して処理関数
   のアドレスと命令実行時に必要な付加情報を決定してデ
   コード情報蓄積部へ蓄積することを特徴とする請求項１
   記載のシミュレーション装置。
4. 【請求項４】 上記デコード情報参照手段は、上記デコ
   ード情報記憶部からデコード情報を取得して、上記命令
   実行処理手段へ転送することを特徴とする請求項１記載
   のシミュレーション装置。
5. 【請求項５】 上記命令実行処理手段は、上記デコード
   情報参照手段によって取得したデコード情報内の処理関
   数のアドレスとオペランド情報を用いてターゲットＣＰ
   Ｕをシミュレーションすることを特徴とする請求項１記
   載のシミュレーション装置。
6. 【請求項６】 アドレス未定デコード情報を生成して、
   外部記憶手段に保存するアドレス未定デコード情報生成
   手段と、 上記外部記憶手段に保存された上記アドレス未定デコー
   ド情報を順次読み取り、処理関数のアドレスを付加し
   て、デコード情報蓄積部に蓄積する処理関数アドレス解
   決手段と、 上記処理関数アドレス解決手段により付加された処理関
   数のアドレスに対応した処理を行う命令実行処理部と、 上記デコード情報蓄積部内のデコード情報を、参照位置
   を変更しながら参照するデコード情報参照手段と、 を備えることを特徴とするシミュレーション装置。
7. 【請求項７】 上記処理関数アドレス解決手段は、上記
   アドレス未定デコード情報の中からオペランド情報を写
   してデコード情報中のデコード情報として同時に処理関
   数の種類を示す情報に対応した処理関数の先頭アドレス
   を決定してデコード情報を作成して上記デコード情報蓄
   積部に蓄積することを特徴とする請求項６記載のシミュ
   レーション装置。