KR100838756B1 - 질화물계 반도체 발광소자의 제조방법 - Google Patents

질화물계 반도체 발광소자의 제조방법 Download PDF

Info

Publication number
KR100838756B1
KR100838756B1 KR1020070080506A KR20070080506A KR100838756B1 KR 100838756 B1 KR100838756 B1 KR 100838756B1 KR 1020070080506 A KR1020070080506 A KR 1020070080506A KR 20070080506 A KR20070080506 A KR 20070080506A KR 100838756 B1 KR100838756 B1 KR 100838756B1
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
type gallium
nitride layer
forming
Prior art date
Application number
KR1020070080506A
Other languages
English (en)
Inventor
김태형
송상엽
이시혁
조명수
최번재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070080506A priority Critical patent/KR100838756B1/ko
Application granted granted Critical
Publication of KR100838756B1 publication Critical patent/KR100838756B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 질화물계 반도체 발광소자의 제조방법에 관한 것으로서, 특히 기판 상에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 형성하는 단계와, 상기 p형 질화갈륨층과 활성층 및 n형 질화갈륨층의 일부를 메사 식각하여 상기 n형 질화갈륨층의 상면 일부를 노출시키는 단계와, 상기 노출된 n형 질화갈륨층 상에 오믹 금속층을 형성하는 단계와, 상기 오믹 금속층을 레이저 조사하여 오믹 콘택층을 형성하는 단계와, 상기 오믹 콘택층 상에 n형 전극을 형성하는 단계 및 상기 p형 질화갈륨층 상에 p형 전극을 형성하는 단계를 포함하는 질화물계 반도체 발광소자의 제조방법을 제공한다.
질화물계, 발광소자, 오믹콘택층, 레이저

Description

질화물계 반도체 발광소자의 제조방법{MANUFACTURING METHOD FOR NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 질화물계 반도체 발광소자의 제조방법에 관한 것으로, 보다 상세하게는 질화갈륨층과 전극의 오믹 콘택을 구현하는 동시에 열적으로 안정화시킬 수 있는 질화물계 반도체 발광소자의 제조방법에 관한 것이다.
일반적으로, 질화물계 반도체는 비교적 높은 에너지 밴드갭을 갖는 물질(예; GaN 반도체의 경우, 약 3.4eV)로서 청색 또는 녹색 등의 단파장광을 생성하기 위한 광소자에 적극적으로 채용되고 있다. 이러한 질화물계 반도체로는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 물질이 널리 사용되고 있다.
하지만, 상기 질화물계 반도체는 비교적 큰 에너지 밴드갭을 가지므로, 전극과 오믹(ohmic)접촉을 형성하는데 어려움이 있다. 특히, n형 질화갈륨층은 보다 큰 에너지 밴드갭을 가지므로, n형 전극과 접촉부위에서 접촉저항이 높아지며, 이로 인해 소자의 동작전압이 커져 발열량이 증가되는 문제가 있다.
이에 따라, 질화물계 반도체 발광소자는 질화갈륨층의 높은 에너지 밴드로 인해 소자의 동작전압이 커지는 것을 방지하기 위해, 최근 다양한 연구들이 진행되고 있다.
이러한 질화물계 반도체 발광소자는 크게 수평구조 발광소자(laterally structured light emitting diodes)와 수직구조 발광소자(vertically structured light emitting diodes)로 분류된다.
그러면, 이하 도 1을 참조하여 종래 기술에 따라 제조된 질화물계 반도체 발광소자 중 수평구조 질화물 반도체 발광소자를 예를 들어 종래 기술에 따른 문제점을 상세히 설명한다.
도 1은 종래 기술에 따라 제조된 수평구조 질화물계 반도체 발광소자의 구조를 나타낸 단면도이다.
도 1에 도시한 바와 같이, 종래 기술에 따라 제조된 수평구조 질화물계 반도체 발광소자(100)는 사파이어 기판(110) 상에 순차적으로 형성된 n형 질화갈륨층(120), 다중우물구조인 GaN/InGaN 활성층(130) 및 p형 질화갈륨층(140)을 포함하며, 상기 p형 질화갈륨층(140)과 GaN/InGaN 활성층(130)은 일부 식각(mesa etching)공정에 의하여 그 일부영역이 제거되는 바, n형 질화갈륨층(120)의 일부 상면을 노출한 구조를 갖는다.
상기 n형 질화갈륨층(120) 상에는 Ti/Al 또는 Ti/Au 등과 같은 오믹금속으로 n형 전극(170)이 형성되어 있고, 상기 p형 질화갈륨층(140) 상에는 Au/Cr 등으로 이루어진 p형 전극(150)이 형성되어 있다.
이때, 상기 n형 전극(170)을 Ti/Al 또는 Ti/Au 등의 오믹 금속으로 형성하는 이유는, 상기 n형 질화갈륨층(120)이 보다 큰 에너지밴드갭을 가지므로 n형 전극(170)과 접촉시, 접촉저항을 감소시키고, 이로 인해 소자의 동작전압 또한 감소시켜 발열량을 감소시키기 위함이다.
그러나, 종래에는 상기와 같이 n형 전극(170)을 n형 질화갈륨층(120) 상에 Ti/Al 또는 Ti/Au 등의 오믹 금속을 포함한 층을 형성한 다음 이를 어닐링하여 오믹 콘택 특성을 향상시켜 소자의 동작전압을 감소시키는 장점은 있었지만, 어닐링 공정에 의해 발생되는 열에 의해 질화갈륨층에 열응력이 발생하여 소자가 손상될 수 있으며, 상기 n형 전극(170)을 반드시 Al, Au, Ag, Ti, Ni, Pt 등의 오믹 금속을 사용하여 형성하여야 하기 때문에 질화물계 반도체 발광소자의 전반적인 제조 공정에 있어서 한계가 있다.
따라서, 상기 질화물 반도체층의 높은 에너지밴드로 인해 접촉저항이 증가하는 것을 방지하여 동작전압을 감소시킬 수 있는 질화물계 반도체 발광소자 관련 기술의 개발이 계속적으로 요구되고 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 상기 n형 전극을 어떠한 도전성 물질을 사용하여 형성하더라도 질화물 반도체층의 접촉저항을 최소화시켜 동작전압을 감소시킬 수 있는 질화물계 반도체 발광소자의 제조방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해, 본 발명은 기판 상에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 형성하는 단계와, 상기 p형 질화갈륨층과 활성층 및 n형 질화갈륨층의 일부를 메사 식각하여 상기 n형 질화갈륨층의 상면 일부를 노출시키는 단계와, 상기 노출된 n형 질화갈륨층 상에 오믹 금속층을 형성하는 단계와, 상기 오믹 금속층을 레이저 조사하여 오믹 콘택층을 형성하는 단계와, 상기 오믹 콘택층 상에 n형 전극을 형성하는 단계 및 상기 p형 질화갈륨층 상에 p형 전극을 형성하는 단계를 포함하는 질화물계 반도체 발광소자의 제조방법을 제공한다.
상기한 목적을 달성하기 위해 또 다른 본 발명은 기판을 준비하는 단계와, 상기 기판 상에 n형 질화갈륨층과 활성층 및 p형 질화갈륨층을 순차적으로 형성하는 단계와, 상기 p형 질화갈륨층 상에 p형 전극을 형성하는 단계와, 상기 p형 전극 상에 구조지지층을 형성하는 단계와, 상기 기판을 제거하여 n형 질화갈륨층을 노출하는 단계와, 상기 노출된 n형 질화갈륨층의 n형 전극 형성 영역 상에 오믹 금속층을 형성하는 단계와, 상기 오믹 금속층을 레이저 조사하여 오믹 콘택층을 형성하는 단계 및 상기 오믹 콘택층 상에 n형 전극을 형성하는 단계를 포함하는 질화물계 반도체 발광소자의 제조방법을 제공한다.
또한, 상기 본 발명의 질화물계 반도체 발광소자의 제조방법에서, 상기 오믹 금속층은 Al, Au, Ag, Ni, Ti, Pt 등을 사용하여 형성한다.
또한, 상기 본 발명의 질화물계 반도체 발광소자의 제조방법에서, 상기 오믹 콘택층은 상기 오믹 금속층과 그 아래 위치하는 n형 질화갈륨층의 갈륨과의 합금층으로 레이저를 통해 형성한다.
또한, 상기 본 발명의 질화물계 반도체 발광소자의 제조방법에서, 상기 p형 질화갈륨층 상에 p형 전극을 형성하는 단계 이전에, 상기 p형 질화갈륨층 상에 전 류확산층을 형성하는 단계를 더 포함한다.
또한, 상기 본 발명의 질화물계 반도체 발광소자의 제조방법에서, 상기 기판 상에 n형 질화갈륨층을 형성하는 단계 이전에, 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것이 바람직하다.
본 발명은 n형 전극 형성 영역에 해당하는 n형 질화갈륨층 표면에 국부적인 레이저를 이용하여 오믹 콘택층을 형성함으로써, 그 위에 반드시 오믹 금속이 아닌 그 외의 도전성 물질을 사용하여 n형 전극을 형성하여도 오믹 콘택 특성을 향상시킬 수 있다.
또한, 본 발명은 레이저를 상기 노출된 n형 질화갈륨층 표면에 국부적으로 조사함으로써, 레이저가 조사되지 않은 부분은 쇼키 콘택(schottky contact)을 구현할 수 있다.
따라서, 본 발명은 질화물계 반도체 발광소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명의 질화물계 반도체 발광소자의 제조방법에 대한 구체적인 기술적 구성에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조하여 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.
실시예 1
도 2a 내지 도 2f를 참고하여 본 발명의 제1 실시예에 따른 질화물계 반도체 발광소자의 제조방법에 대하여 상세히 설명한다.
도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 질화물계 반도체 발광소자의 제조 방법을 순차적으로 나타낸 공정단면도이다.
우선, 도 2a에 도시한 바와 같이, 광투광성인 기판(110) 상에 n형 질화갈륨층(120), 활성층(130) 및 p형 질화갈륨층(140)이 순차 적층된 구조의 발광 구조물(120)을 형성한다.
상기 기판(110)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며. 사파이어 이외에, 기판(110)은 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다.
상기 n형 질화갈륨층(120), 활성층(130) 및 p형 질화갈륨층(140)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질일 수 있으며, 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜(epitaxial) 성장법 등으로 형성될 수 있다. 보다 구체적으로, 상기 n형 질화갈륨층(120)은, n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, 상기 p형 질화갈륨층(140)은, p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 상기 활성층(130)은 다중 양자우물(Multi-Quantum Well) 구조의 InGaN/GaN층으로 형성될 수 있다.
한편, 상기 활성층(130)은 하나의 양자우물층 또는 더블헤테로 구조로도 형성될 수 있다.
또한, 도시하지는 않았지만, 상기 기판(110) 상에 n형 질화갈륨층(120)을 형성하는 단계 이전에 기판과의 격자정합을 향상시키기 위하여 상기 기판(110) 상에 질화갈륨층으로 이루어진 버퍼층을 형성하는 단계를 더 포함할 수 있다.
그런 다음, 도 2b에 도시한 바와 같이, 상기 n형 질화갈륨층(120) 상면에 n형 전극(도시하지 않음)을 형성하기 위해 메사(mesa) 구조를 형성하는 공정을 실시한다. 보다 상세하게, 상기 메사 구조 형성공정은 상기 p형 질화갈륨층(140) 상면에 식각될 영역을 제외한 일부 영역에 포토레지스트(도시하지 않음)을 형성하는 단계와, 상기 포토레지스트를 식각 마스크로 상기 n형 질화갈륨층(120)의 상면 일부가 노출되도록 상기 p형 질화갈륨층(140)과 활성층(130) 및 n형 질화갈륨층(120)의 일부 영역을 식각하여 제거하는 단계로 이루어진다.
이어서, 도 2c에 도시한 바와 같이, 상기 노출된 n형 질화갈륨층(120)의 n형 전극 형성 영역 상에 오믹 금속층(160)을 형성한다. 상기 오믹 금속층(160)은 Al, Au, Ag, Ni, Ti, Pt 등을 사용하여 형성할 수 있다.
그런 다음, 도 2d에 도시한 바와 같이, 상기 오믹 금속층(160)에 레이저를 조사하여 하부에 위치하는 n형 질화갈륨층(120)의 표면과 화학반응시켜 오믹 콘택층(200)을 형성한다.
보다 상세하게, 상기 오믹 콘택층(200)은 상기 오믹 금속층(160)에 레이저를 조사하여 오믹 금속층(160)을 녹이고 그 아래 위치하는 n형 질화갈륨층(120)을 금속인 Ga과 N2로 열분해함으로써, 열분해된 금속 Ga과 녹은 오믹 금속이 화학반응하여 형성되는 것으로, 즉, 상기 오믹 금속과 그 아래 위치하는 갈륨의 합금층이다.
이에 따라, 본 발명은 상기 노출된 n형 질화갈륨층(120) 표면 중 n형 전극 형성 영역 상에만 선택적으로 오믹 금속층(160)을 형성한 다음, 상기 오믹 금속층(160)만을 국부적으로 레이저 조사하여 오믹 콘택층(200)을 형성함으로써, n형 전극 형성 영역에 해당하는 n형 질화갈륨층(120) 표면에 오믹 콘택을 구현할 수 있다.
또한, 본 발명은 레이저를 상기 노출된 n형 질화갈륨층(120) 표면에 국부적으로 조사함으로써, 레이저가 조사되지 않은 부분은 쇼키 콘택(schottky contact)을 구현할 수 있다.
이어서, 도 2e에 도시한 바와 같이, 상기 오믹 콘택층(200) 상에 n형 전극(170)을 형성한다. 이때, 상기 n형 전극(170)은 반드시 오믹 금속이 아닌 도전 성 물질, 예를 들어, 종래에 오믹 특성이 낮은 Cr/Au 등과 같은 금속 또한 사용 가능하다. 즉, 모든 도전성 물질은 전부 사용 가능하며, 그 결과 질화물계 반도체 발광소자의 전반적인 제조 공정을 용이하게 진행할 수 있다.
또한, 본 발명은 상기 오믹 콘택층(200)을 통해 오믹 콘택을 구현할 수 있으므로, 종래 상기 n형 전극(170)을 형성한 다음, 오믹 콘택을 구현하기 위해 진행하던 어닐링(annealing) 공정을 생략할 수 있다.
그런 다음, 도 2f에 도시한 바와 같이, 상기 p형 질화갈륨층(140) 상에 p형 전극(150)을 형성한다. 상기 p형 전극(150)은 공지의 전극 형성 기술을 이용하여 형성하는 것이 가능하다.
한편, 도시하지는 않았으나, 상기 p형 전극(150)을 형성하기 전에 상기 p형 질화갈륨층(140) 상에 전류확산층을 더 형성할 수 있다.
실시예 2
그러면, 이하 도 3a 내지 도 3f를 참고하여 본 발명의 제2 실시예에 따른 질화물계 반도체 발광소자의 제조방법에 대하여 상세히 설명한다.
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 질화물계 반도체 발광소자의 제조 방법을 순차적으로 나타낸 공정단면도이다.
우선, 도 3a에 도시한 바와 같이, 광투광성인 기판(110) 상에 버퍼층(도시하지 않음), n형 질화갈륨층(120), 활성층(130) 및 p형 질화갈륨층(140)이 순차 적층된 구조의 발광 구조물(120)을 형성한다.
상기 기판(110)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며. 사파이어 이외에, 기판(110)은 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다.
상기 n형 질화갈륨층(120), 활성층(130) 및 p형 질화갈륨층(140)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질일 수 있으며, 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜(epitaxial) 성장법 등으로 형성될 수 있다. 보다 구체적으로, 상기 n형 질화갈륨층(120)은, n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, 상기 p형 질화갈륨층(140)은, p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 상기 활성층(130)은 다중 양자우물(Multi-Quantum Well) 구조의 InGaN/GaN층으로 형성될 수 있다.
한편, 상기 활성층(130)은 하나의 양자우물층 또는 더블헤테로 구조로도 형성될 수 있다.
또한, 도시하지는 않았지만, 상기 기판(110) 상에 n형 질화갈륨층(120)을 형성하는 단계 이전에 기판과의 격자정합을 향상시키기 위하여 상기 기판(110) 상에 질화갈륨층으로 이루어진 버퍼층을 형성하는 단계를 더 포함할 수 있다.
그런 다음, 도 3b에 도시한 바와 같이, 상기 p형 질화갈륨층(140) 상에 p형 전극(150)을 형성한다. 이때, 상기 p형 질화갈륨층(140)은, 상기 n형 질화갈륨층(120)에 비해 상대적으로 전도성이 불량하며, 주로 1㎛ 이하의 얇은 두께로 형성될 뿐만 아니라 pn 접합에 매우 인접한 특성을 가지므로, 전기적, 열적 특성을 고려하여 상기 p형 질화갈륨층(140)의 상부 전면에 오믹 특성과 광반사 특성을 갖도록 형성하는 것이 바람직하다. 다시 말해, 상기 p형 전극(150)은, 오믹 특성과 광반사 특성을 동시에 지닌 금속으로 이루어진 단층 또는 오믹 특성과 광반사 특성을 각각 지닌 금속이 순차 적층되어 이루어진 다층으로 형성할 수 있다.
이어서, 상기 p형 전극(150) 상에 도금 결정핵층(도시하지 않음)을 이용하여 전해 도금 또는 무전해 도금하여 형성된 도금층으로 이루어진 구조지지층(180)을 형성한다.
한편, 본 실시예에서는 상기 구조지지층(180)으로 도금 결정핵층을 결정핵으로 사용하여 형성된 도금층을 설명하고 있으나, 이는 이에 한정되지 않으며, 상기 구조지지층(180)은 최종적인 LED 소자의 지지층 및 전극으로서의 역할을 수행하는 것으로서, 실리콘(Si) 기판, GaAs 기판, Ge 기판 또는 금속층 등을 이용하여 형성할 수 있다.
그런 다음, 도 3c에 도시한 바와 같이, LLO(Laser Lift-Off) 공정을 통해 상기 기판(110)을 제거하여 상기 n형 질화갈륨층(120)을 노출한다.
이어서, 도 3d에 도시한 바와 같이, 상기 노출된 상기 n형 질화갈륨층(120) 의 n형 전극 형성 영역 상에 오믹 금속층(160)을 형성한다. 상기 오믹 금속층(160)은 Al, Au, Ag, Ni, Ti, Pt 등을 사용하여 형성할 수 있다.
그런 다음, 도 3e에 도시한 바와 같이, 상기 오믹 금속층(160)에 레이저를 조사하여 하부에 위치하는 n형 질화갈륨층(120)의 표면과 화학반응시켜 오믹 콘택층(200)을 형성한다.
보다 상세하게, 상기 오믹 콘택층(200)은 상기 오믹 금속층(160)에 레이저를 조사하여 오믹 금속층(160)을 녹이고 그 아래 위치하는 n형 질화갈륨층(120)을 금속인 Ga과 N2로 열분해함으로써, 열분해된 금속 Ga과 녹은 오믹 금속이 화학반응하여 형성되는 것으로, 즉, 상기 오믹 금속과 그 아래 위치하는 갈륨의 합금층이다.
이에 따라, 본 발명은 상기 노출된 n형 질화갈륨층(120) 표면 중 n형 전극 형성 영역 상에만 선택적으로 오믹 금속층(160)을 형성한 다음, 상기 오믹 금속층(160)만을 국부적으로 레이저 조사하여 오믹 콘택층(200)을 형성함으로써, n형 전극 형성 영역에 해당하는 n형 질화갈륨층(120) 표면에 오믹 콘택을 구현할 수 있다.
또한, 본 발명은 레이저를 상기 노출된 n형 질화갈륨층(120) 표면에 국부적으로 조사함으로써, 레이저가 조사되지 않은 부분은 쇼키 콘택(schottky contact)을 구현할 수 있다.
이어서, 도 3f에 도시한 바와 같이, 상기 오믹 콘택층(200) 상에 n형 전극(170)을 형성한다. 이때, 상기 n형 전극(170)은 반드시 오믹 금속이 아닌 도전성 물질, 예를 들어, 종래에 오믹 특성이 낮은 Cr/Au 등과 같은 금속 또한 사용 가 능하다. 즉, 모든 도전성 물질은 전부 사용 가능하며, 그 결과 질화물계 반도체 발광소자의 전반적인 제조 공정을 용이하게 진행할 수 있다.
또한, 본 발명은 상기 오믹 콘택층(200)을 통해 오믹 콘택을 구현할 수 있으므로, 종래 상기 n형 전극(170)을 형성한 다음, 오믹 콘택을 구현하기 위해 진행하던 어닐링(annealing) 공정을 생략할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 종래 기술에 따라 제조된 수평구조 질화물계 반도체 발광소자의 구조를 나타낸 단면도.
도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 질화물계 반도체 발광소자의 제조 방법을 순차적으로 나타낸 공정단면도.
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 질화물계 반도체 발광소자의 제조 방법을 순차적으로 나타낸 공정단면도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 기판 120 : n형 질화갈륨층
130 : 활성층 140 : p형 질화갈륨층
150 : p형 전극 160 : 오믹 금속층
170 : n형 전극 180 : 구조지지층
200 : 오믹콘택층

Claims (10)

  1. 기판 상에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 형성하는 단계;
    상기 p형 질화갈륨층과 활성층 및 n형 질화갈륨층의 일부를 메사 식각하여 상기 n형 질화갈륨층의 상면 일부를 노출시키는 단계;
    상기 노출된 n형 질화갈륨층 상에 오믹 금속층을 형성하는 단계;
    상기 오믹 금속층을 레이저 조사하여 오믹 콘택층을 형성하는 단계;
    상기 오믹 콘택층 상에 n형 전극을 형성하는 단계; 및
    상기 p형 질화갈륨층 상에 p형 전극을 형성하는 단계;를 포함하는 질화물계 반도체 발광소자의 제조방법.
  2. 제1항에 있어서,
    상기 오믹 금속층은 Al, Au, Ag, Ni, Ti, Pt로 이루어진 그룹에서 선택된 어느 하나인 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
  3. 제1항에 있어서,
    상기 오믹 콘택층은 상기 오믹 금속층과 그 아래 위치하는 n형 질화갈륨층의 갈륨 합금층인 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
  4. 제1항에 있어서,
    상기 p형 질화갈륨층 상에 p형 전극을 형성하는 단계 이전에,
    상기 p형 질화갈륨층 상에 전류확산층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
  5. 제1항에 있어서,
    상기 기판 상에 n형 질화갈륨층을 형성하는 단계 이전에,
    상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
  6. 기판을 준비하는 단계;
    상기 기판 상에 n형 질화갈륨층과 활성층 및 p형 질화갈륨층을 순차적으로 형성하는 단계;
    상기 p형 질화갈륨층 상에 p형 전극을 형성하는 단계;
    상기 p형 전극 상에 구조지지층을 형성하는 단계;
    상기 기판을 제거하여 n형 질화갈륨층을 노출하는 단계;
    상기 노출된 n형 질화갈륨층의 n형 전극 형성 영역 상에 오믹 금속층을 형성하는 단계;
    상기 오믹 금속층을 레이저 조사하여 오믹 콘택층을 형성하는 단계; 및
    상기 오믹 콘택층 상에 n형 전극을 형성하는 단계;를 포함하는 질화물계 반도체 발광소자의 제조방법.
  7. 제6항에 있어서,
    상기 오믹 금속층은 Al, Au, Ag, Ni, Ti, Pt로 이루어진 그룹에서 선택된 어느 하나인 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
  8. 제6항에 있어서,
    상기 오믹 콘택층은 상기 오믹 금속층과 그 아래 위치하는 n형 질화갈륨층의 갈륨 합금층인 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
  9. 제6항에 있어서,
    상기 p형 질화갈륨층 상에 p형 전극을 형성하는 단계 이전에,
    상기 p형 질화갈륨층 상에 전류확산층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
  10. 제6항에 있어서,
    상기 기판 상에 n형 질화갈륨층을 형성하는 단계 이전에,
    상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
KR1020070080506A 2007-08-10 2007-08-10 질화물계 반도체 발광소자의 제조방법 KR100838756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070080506A KR100838756B1 (ko) 2007-08-10 2007-08-10 질화물계 반도체 발광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080506A KR100838756B1 (ko) 2007-08-10 2007-08-10 질화물계 반도체 발광소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100838756B1 true KR100838756B1 (ko) 2008-06-17

Family

ID=39771561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080506A KR100838756B1 (ko) 2007-08-10 2007-08-10 질화물계 반도체 발광소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100838756B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140001332A (ko) * 2012-06-26 2014-01-07 엘지이노텍 주식회사 발광 소자
US8921220B2 (en) 2012-03-23 2014-12-30 Samsung Electronics Co., Ltd. Selective low-temperature ohmic contact formation method for group III-nitride heterojunction structured device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102678A (ja) 1999-09-29 2001-04-13 Toshiba Corp 窒化ガリウム系化合物半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102678A (ja) 1999-09-29 2001-04-13 Toshiba Corp 窒化ガリウム系化合物半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921220B2 (en) 2012-03-23 2014-12-30 Samsung Electronics Co., Ltd. Selective low-temperature ohmic contact formation method for group III-nitride heterojunction structured device
KR20140001332A (ko) * 2012-06-26 2014-01-07 엘지이노텍 주식회사 발광 소자

Similar Documents

Publication Publication Date Title
EP1810351B1 (en) Gan compound semiconductor light emitting element
US8502193B2 (en) Light-emitting device and fabricating method thereof
KR100969131B1 (ko) 발광 소자 제조방법
KR102098250B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
KR101039988B1 (ko) 발광 소자 및 그 제조방법
TWI420698B (zh) 半導體發光元件之製造方法
KR20060059783A (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
WO2014045883A1 (ja) Ｌｅｄ素子及びその製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5440674B1 (ja) Ｌｅｄ素子及びその製造方法
KR20090018451A (ko) 수직구조 갈륨계 ｌｅｄ 소자의 제조방법
JP2015153826A (ja) 窒化物半導体発光素子及びその製造方法
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101040012B1 (ko) 반도체 소자 제조방법
KR101064068B1 (ko) 발광소자의 제조방법
KR100886110B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR100850780B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR100814920B1 (ko) 수직구조 질화물계 반도체 발광소자 및 그 제조방법
KR101381985B1 (ko) 수직형 발광소자 제조 방법
KR100918830B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee