CN105047769B - 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法 - Google Patents

一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法 Download PDF

Info

Publication number
CN105047769B
CN105047769B CN201510343304.2A CN201510343304A CN105047769B CN 105047769 B CN105047769 B CN 105047769B CN 201510343304 A CN201510343304 A CN 201510343304A CN 105047769 B CN105047769 B CN 105047769B
Authority
CN
China
Prior art keywords
substrate
layer
light
wet etching
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510343304.2A
Other languages
English (en)
Other versions
CN105047769A (zh
Inventor
李政鸿
徐志波
林兓兓
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Sanan Optoelectronics Co Ltd
Original Assignee
Anhui Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Sanan Optoelectronics Co Ltd filed Critical Anhui Sanan Optoelectronics Co Ltd
Priority to CN201510343304.2A priority Critical patent/CN105047769B/zh
Publication of CN105047769A publication Critical patent/CN105047769A/zh
Application granted granted Critical
Publication of CN105047769B publication Critical patent/CN105047769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明提出了一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，先利用二次成长方式，制作并插入一层氮化铝层，藉由该层终止因衬底与后续外延层的晶格失配所导致缺陷的延伸；同时，二次成长中PVD法制备的氮化铝层因低温生长的多晶格特性，利用简单湿法方式即可腐蚀去除，以达到第一衬底简单、快速剥离的目的。

Description

一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法
技术领域
本发明涉及一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法。
背景技术
发光二极管（LED）具有节能、环保、寿命长等优点，已经广泛应用于背光、户外显示、景观照明以及普通照明等领域。然而在照明设备上最广泛应用是蓝光光源+黄荧光粉产生白光，而目前主要的蓝光器件为氮化镓半导体，其外延生长主要有同质外延生长和异质外延生长，同质外延生长采用与氮化物半导体晶格匹配的衬底进行生长，如氮化镓衬底，异质外延生长采用与氮化物半导体晶格失配的衬底进行生长，如蓝宝石衬底、硅衬底等。然晶格失配导致的晶体缺陷对于后续的芯片性能具有较为严重的不良影响。
随着氮化镓技术的成熟，再加上LED在照明应用上的大力使用，产品端对于亮度的需求增强，因此如何制作出高亮度的LED器是现今最重要的议题。而目前蓝光LED通常采用Al2O3蓝宝石衬底，蓝宝石衬底硬度高、热导率和电导率低。如果采用正装结构，一方面会带来静电的问题，另一方面，在大电流情况下会带来散热问题。另外，由于正面电极朝上，会遮掉一部分光，发光效率会降低。大功率蓝光 LED芯片倒装结构（flip chip）可以比传统的结构得到更多的有效出光。而蓝宝石作为原始衬底的倒装结构通常采用激光烧蚀技术进行衬底的剥离，但在用激光照射 LED 芯片时，激光会进入有源层，对有源层造成损伤，从而会影响 LED 芯片的性能；且激光剥离的成本较高，不利与大规模生产使用。
发明内容
针对上述问题，本发明提出了一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，先利用二次成长方式，制作并插入一层氮化铝层，藉由该层终止因衬底与后续外延层的晶格失配所导致缺陷的延伸；同时，二次成长中物理气相沉积法（PVD法）制备的氮化铝层因低温生长的多晶格特性，利用简单湿法方式即可腐蚀去除，以达到第一衬底简单、快速剥离的目的。
本发明采取的技术方案为：一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，包括以下步骤：
提供第一衬底；
在所述第一衬底表面制备外延片，所述外延片结构至少包括第一氮化镓层、第二氮化镓层、N型层、量子阱层及P型层；
制备N型和P型电极，将包含N型和P型电极的外延片键合于第二衬底上；
后利用湿法蚀刻剥离第一衬底形成倒装发光二极管结构；
其中，所述第一氮化镓层与第二氮化镓层之间还包括一物理气相沉积法沉积的氮化铝层；所述湿法蚀刻前还包括在第一衬底非外延层表面形成沟槽的步骤，所述沟槽的底部位于氮化铝层与第一氮化镓层接触表面或氮化铝层内部，以方便蚀刻溶液腐蚀氮化铝层，实现第一衬底的剥离。
优选的，所述第一衬底为为蓝宝石平片衬底、蓝宝石图形化衬底、硅衬底、碳化硅衬底、氮化镓衬底、玻璃衬底中的任意一种。
优选的，所述第二衬底为Si、SiC或Cu衬底。
优选的，所述湿法蚀刻步骤中还包括超声震荡过程，加快蚀刻速率。
优选的，所述湿法蚀刻溶液为NaOH、KOH、Ba(OH)2、 RbOH、CsOH、FrOH中一种或几种的组合溶液。
优选的，所述氮化铝层厚度为1～10000埃。
优选的，所述沟槽采用激光切割或金刚石切割形成。
优选的，所述沟槽数目大于1。
优选的，所述沟槽在第一衬底非外延层表面形成网状分布结构。
优选的，所述N型和P型电极包括欧姆接触层、反光金属层和第一金属融合层。
优选的，所述反光金属层材料为铝或银或金材料。
优选的，所述第一氮化镓层和第二氮化镓层均为厚度0.5~5微米的非掺杂层或N型掺杂层。
在现有技术中，倒装发光二极管衬底剥离的常规制备方法为：在第一衬底上形成过渡渠道结构，然后利用化学气相沉积法（MOCVD法）生长氮化铝缓冲层、发光外延层，后再键合第二衬底，进行蚀刻剥离第一衬底，形成倒装发光二极管结构；该制备方法中，由于在第一衬底上形成过渡结构，后在此基础上沉积生长缓冲层和外延层，导致外延层与衬底之间晶格差异较大，晶体缺陷增多，外延层晶体质量降低，造成后续形成倒装发光二极管时的光效降低；同时，因MOCVD法生长的氮化铝层的结晶特性，当利用湿法蚀刻溶液进行蚀刻时，蚀刻速率缓慢，不适用于大规模产业化需求。
而利用本发明方法制备发光二极管结构中，利用二次生长方式，先于第一衬底上MOCVD法形成第一氮化镓层（为非掺杂或N型掺杂层），再PVD法形成氮化铝层，再MOCVD法形成第二氮化镓层（为非掺杂或N型掺杂层）、N型层、量子阱层及P型层。首先，利用表面平整的第一氮化镓层阻挡后续沉积的外延层与衬底晶格失配产生的晶体缺陷，提高后续外延层的整体质量，减少因晶体质量不佳造成的后续倒装发光二极管的光效降低现象，尤其是底层质量不佳产生的光吸收现象（即为黄带现象）；其次，使用PVD法低温形成的氮化铝层具有多晶格特性，可再次阻挡及缓冲第一衬底与第一氮化镓层及后续外延层之间因晶格失配产生的晶体缺陷及应力；同时由于镓原子较铝原子体积偏大且表面迁移能力强，具有修复晶格缺陷的作用，因此第二氮化镓层可以有效地终止通过氮化铝层延伸而至的缺陷，改善后续N型层、量子阱层及P型层的整体晶格质量，提升发光二极管的发光性能。
同时试验证明，在本发明方法中，于第一衬底非外延层面利用金刚石切割或激光切割形成沟槽，沟槽的底部位于氮化铝层与第一氮化镓层接触表面或氮化铝层内部，当进行湿法蚀刻时，氮化铝层与湿法蚀刻溶液接触被腐蚀，而因PVD法沉积氮化铝层所具有的多晶格特性及各向异性，使得该氮化铝层在温和条件下（30~60℃）即可被快速蚀刻（1nm/min的蚀刻速率），实现第一衬底的剥离；且沟槽结构在第一衬底非外延层表面形成网状分布结构，增加湿法蚀刻溶液与氮化铝层接触面积，增加蚀刻速率，本方法的制备流程简单，有利于简化倒装发光二极管的衬底剥离制程，提升生产效率。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1为本发明实施例之发光二极管外延片结构示意图。
图2 为本发明实施例之包含N/P电极的发光二极管结构示意图。
图3为本发明实施例之N/P电极结构示意图。
图4为本发明实施例之键合第二衬底后发光二极管结构示意图。
图5为本发明实施例之第一衬底研磨减薄后发光二极管结构示意图。
图6为本发明实施例之形成沟槽后发光二极管结构截面示意图。
图7为本发明实施例之第一衬底非外延层面沟槽俯视图。
图8为本发明实施例之蚀刻结束后第一衬底剥离外延片示意图。
图9为本发明实施例之倒装发光二极管结构。
图中：10. 第一衬底；21. 成核层；22. 第一氮化镓层；23. 氮化铝层；24. 第二氮化镓层；30. N型层；40. 量子阱层；50. P型层；61. N型电极；62. P型电极；611(621). 欧姆接触层；612(622). 反光金属层；613(623). 第一金属融合层；70. 第二金属融合层；80.第二衬底；90. 沟槽。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式进行详细说明。
实施例1
参看附图1，提供第一衬底10，为蓝宝石平片衬底、蓝宝石图形化衬底、硅衬底、碳化硅衬底、氮化镓衬底、玻璃衬底中的任意一种，此处优选蓝宝石图形化衬底，在第一衬底10表面制备外延片，外延片结构至少包括MOCVD法沉积的成核层21、厚度为0.5~5微米的非掺杂或N型掺杂的第一氮化镓层22、厚度为0.5~5微米的非掺杂或N型掺杂第二氮化镓层24、N型层30、量子阱层40和P型层50；其中，在MOCVD法沉积第一氮化镓层22结束后，利用PVD法在第一氮化镓层22表面沉积一层厚度为1~10000埃的氮化铝层23，因第一氮化镓层22为表面平整结构，在其上可沉积得到质量较优的氮化铝层23，利用第一氮化镓层22阻挡及缓冲第一衬底10与后续外延层之间因晶格失配产生的缺陷及应力，而利用氮化铝层23再次阻挡及缓冲第一衬底10与第一氮化镓层22及后续外延层因晶格不匹配产生的缺陷及应力，提升后续MOCVD法沉积的非掺杂或N型掺杂第二氮化镓层24、N型层30、量子阱层40和P型层50组成的半导体结构的晶体质量，降低因晶格质量不佳造成的发光效率降低的现象。
参看附图2~4，随后制备N型电极61和P型电极62，所述N型和P型电极61、62由从外延层开始依次为欧姆接触层611（621）、反光金属层612（622）和第一金属融合层613（623）组成，其中，反光金属层612（622）材料为铝或银或金材料；将包含N型和P型电极61、62的外延片键合于沉积有第二金属融合层70的第二衬底80上，使第二金属融合层70与N型和P型电极61、62表面的第一金属融合层613（623）接触，并施加压力使其紧密接触，后升温促使两金属融合层熔融粘结在一起，实现键合第二衬底80的目的，第二衬底为Si、SiC或Cu衬底中的一种。然后，如附图5所示，对第一衬底10非外延层面进行研磨减薄至30~80微米，当然此研磨步骤为非必须步骤，本发明为易于后续制程的进行，故将第一衬底10研磨减薄至适当厚度。再利用激光切割第一衬底10的研磨面形成数目大于1的沟槽90，当然，沟槽也可使用金刚石切割形成。沟槽90底部位于第一氮化镓层22与氮化铝层23接触表面或者该沟槽90底部延伸至氮化铝层23内部，但终止于氮化铝层23与第二氮化镓层24的接触表面；所述沟槽90多条交错形成网状结构分布于第一衬底10非外延层面（附图6和7）。后再将具有沟槽90的外延片置入湿法蚀刻溶液中，湿法蚀刻溶液选用NaOH、KOH、Ba(OH)2、 RbOH、CsOH、FrOH中一种或几种的混合溶液，此处优选使用NaOH溶液，同时配合超声震荡，利用湿法蚀刻溶液腐蚀氮化铝层23，实现第一衬底10的剥离，最终形成倒装发光二极管结构（附图8和9）。
由于PVD法沉积的氮化铝层23具有低温生长的多晶格薄膜特性，当利用湿法蚀刻溶液进行蚀刻时，在较温和条件下即可进行，例如在NaOH溶液中，30~60℃下即可达到1nm/min的蚀刻速率，且因沟槽90呈网状结构分布于第一衬底10的非外延层面，增加了氮化铝层23与湿法蚀刻溶液的接触面积，加快了蚀刻速率，有效提升了生产速率；同时，由于第一氮化镓层22和氮化铝层23有效的阻挡及缓冲了第一衬底10与外延层因晶格不匹配产生的缺陷及应力，有效提升了后续沉积外延层的晶体质量，使得最终制备的倒装发光二极管避免了因晶格质量不佳造成的发光效率降低的现象，有效改善发光二极管的发光效率。
应当理解的是，上述具体实施方案为本发明的优选实施例，本发明的范围不限于该实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。

Claims (11)

1.一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，包括以下步骤：
提供第一衬底；
在所述第一衬底表面制备外延片，所述外延片结构至少包括第一氮化镓层、第二氮化镓层、N型层、量子阱层及P型层；
制备N型和P型电极，将包含N型和P型电极的外延片键合于第二衬底上；
后利用湿法蚀刻剥离第一衬底形成倒装发光二极管结构；
其特征在于： 所述第一氮化镓层与第二氮化镓层之间还包括一物理气相沉积法沉积的氮化铝层；所述湿法蚀刻前还包括在第一衬底非外延层表面形成沟槽的步骤，所述沟槽的底部位于所述氮化铝层与第一氮化镓层接触表面或氮化铝层内部，以方便蚀刻溶液腐蚀氮化铝层，实现第一衬底的剥离。
2.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述第一衬底为蓝宝石平片衬底、蓝宝石图形化衬底、硅衬底、碳化硅衬底、氮化镓衬底、玻璃衬底中的任意一种。
3.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述第二衬底为Si、SiC或Cu衬底。
4.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述湿法蚀刻溶液为NaOH、KOH、Ba(OH)2、 RbOH、CsOH、FrOH中一种或几种的混合溶液。
5.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述氮化铝层厚度为1～10000埃。
6.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述沟槽采用激光切割或金刚石切割形成。
7.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述沟槽数目大于1。
8.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述沟槽在第一衬底非外延层表面形成网状分布结构。
9.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述N型和P型电极包括欧姆接触层、反光金属层和第一金属融合层。
10.根据权利要求9所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述反光金属层材料为铝或银或金材料。
11.根据权利要求1所述的一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法，其特征在于：所述第一氮化镓层和第二氮化镓层均为厚度0.5~5微米的非掺杂层或N型掺杂层。
CN201510343304.2A 2015-06-19 2015-06-19 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法 Active CN105047769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510343304.2A CN105047769B (zh) 2015-06-19 2015-06-19 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510343304.2A CN105047769B (zh) 2015-06-19 2015-06-19 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法

Publications (2)

Publication Number Publication Date
CN105047769A CN105047769A (zh) 2015-11-11
CN105047769B true CN105047769B (zh) 2017-12-29

Family

ID=54454155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510343304.2A Active CN105047769B (zh) 2015-06-19 2015-06-19 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法

Country Status (1)

Country Link
CN (1) CN105047769B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470720B (zh) * 2018-03-23 2020-07-28 广东省半导体产业技术研究院 利用湿法腐蚀剥离衬底的方法
CN108461587A (zh) * 2018-05-29 2018-08-28 河源市众拓光电科技有限公司 一种干湿法补偿以提升垂直结构led芯片光提取率的方法
CN109560114B (zh) 2018-12-06 2021-01-26 京东方科技集团股份有限公司 显示面板的制造方法、显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140867A (zh) * 2007-07-26 2008-03-12 西安电子科技大学 基于Al2O3衬底的GaN薄膜的生长方法
CN101840972A (zh) * 2009-03-19 2010-09-22 先进开发光电股份有限公司 倒装芯片式半导体光电元件的结构及其制造方法
CN101866880A (zh) * 2009-04-16 2010-10-20 先进开发光电股份有限公司 分离基板与半导体层的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200929A (ja) * 2006-01-23 2007-08-09 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法
WO2012090254A1 (ja) * 2010-12-28 2012-07-05 Ｄｏｗａエレクトロニクス株式会社 ｎ型ＩＩＩ族窒化物半導体層とのオーミック接触用の電極とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140867A (zh) * 2007-07-26 2008-03-12 西安电子科技大学 基于Al2O3衬底的GaN薄膜的生长方法
CN101840972A (zh) * 2009-03-19 2010-09-22 先进开发光电股份有限公司 倒装芯片式半导体光电元件的结构及其制造方法
CN101866880A (zh) * 2009-04-16 2010-10-20 先进开发光电股份有限公司 分离基板与半导体层的方法

Also Published As

Publication number Publication date
CN105047769A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN102117869B (zh) 一种剥离发光二极管衬底的方法
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
US9246048B2 (en) Semiconductor light emitting devices having an uneven emission pattern layer and methods of manufacturing the same
CN101931039B (zh) 具有双层交错贯穿孔洞的氮化镓基发光二极管及其制作工艺
US9356188B2 (en) Tensile separation of a semiconducting stack
CN100386890C (zh) 一种GaN基发光二极管的制作方法
CN105023984B (zh) 一种基于GaN厚膜的垂直结构LED芯片的制备方法
US10002988B2 (en) Surface treatment of a semiconductor light emitting device
CN105047769B (zh) 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法
CN106549087A (zh) 一种高亮度led芯片的制备方法
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
WO2018137337A1 (zh) 薄膜型发光二极管及其制作方法
CN102569556B (zh) 具有高导通n型欧姆接触的发光二极管及制作方法
KR101308127B1 (ko) 발광 다이오드의 제조 방법
KR20090028229A (ko) 질화물계 발광소자 및 그 제조방법
CN1298020C (zh) 一种用于氮化镓外延生长的复合衬底
CN102522468A (zh) 具有良好n型欧姆接触的发光二极管及其制作方法
JP5449415B2 (ja) 半導体発光素子
JP5449414B2 (ja) 半導体発光素子
CN217426775U (zh) 一种无荧光粉的白光led芯片及复合基板
TW201304183A (zh) 垂直導通結構發光二極體的製作方法及其製品
US20210210656A1 (en) Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer
TWI552381B (zh) 垂直導通式發光二極體之製造方法
KR20040067397A (ko) 반도체 발광 다이오드 제조 방법
CN116995162A (zh) 垂直型深紫外发光二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant