CN1534841B - 半导体激光器元件及其制造方法 - Google Patents

半导体激光器元件及其制造方法 Download PDF

Info

Publication number
CN1534841B
CN1534841B CN2004100316299A CN200410031629A CN1534841B CN 1534841 B CN1534841 B CN 1534841B CN 2004100316299 A CN2004100316299 A CN 2004100316299A CN 200410031629 A CN200410031629 A CN 200410031629A CN 1534841 B CN1534841 B CN 1534841B
Authority
CN
China
Prior art keywords
spine
layer
semiconductor laser
laser component
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100316299A
Other languages
English (en)
Other versions
CN1534841A (zh
Inventor
竹内邦生
广山良治
井上大二朗
冈本重之
松冈宪昭
龟山真吾
太田洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003337877A external-priority patent/JP2005109003A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1534841A publication Critical patent/CN1534841A/zh
Application granted granted Critical
Publication of CN1534841B publication Critical patent/CN1534841B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34326—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on InGa(Al)P, e.g. red laser

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

得到一种可实现放热特性和可靠性(寿命)提高、制造工序简化和制造合格率提高的半导体激光器元件。该半导体激光器元件具备形成于发光层上、构成凸状脊部的半导体层；至少覆盖脊部侧面来形成的、由半导体构成的电流阻挡层；接触脊部上面地形成的第一金属电极；和与脊部隔开规定间隔并配置在脊部两侧的凸状支承部。

Description

半导体激光器元件及其制造方法
技术领域
本发明涉及一种半导体激光器元件及其制造方法，尤其是涉及具有凸状脊部的半导体激光器元件及其制造方法。
背景技术
以前，已知具有形成电流通路的凸状脊部的半导体激光器元件。这种半导体激光器元件例如公开于特开2002-252421号公报中。
图50是说明现有具有脊部的半导体激光器元件的截面图。参照图50来说明现有具有脊部的半导体激光器元件的结构。
在以前具有脊部的半导体激光器元件中，如图50所示，在n型GaAs基板201上依次形成由n型GaInP构成的n型缓冲层202、由n型AlGaInP构成的n型包覆层203、由GaInP/AlGaInP构成的包含多重量子阱(MQW)活性层的发光层204和由p型AlGaInP构成的p型第一包覆层205。
在p型第一包覆层205的上面之上的规定区域中，形成由p型AlGaInP构成的p型第二包覆层206、由p型GaInP构成的中间层207、与由p型GaAs构成的接触层208所构成的台地形状(台形状)脊部。该脊部被形成为条状(细长状)。
另外，为了仅使脊部(接触层208)的上面露出，形成具有层叠n型AlInP层与n型GaAs层结构的电流阻挡层209，以覆盖p型第一包覆层205的上面与脊部的两侧面。另外，形成由p型GaAs构成的p型盖层210，以覆盖露出的脊部的上面和电流阻挡层209的上面。
另外，在上述脊部附近的p型盖层210上形成p侧电极211。另外，在n型GaAs基板201的背面形成n侧电极212。
下面，参照图50来说明备有具有上述结构的具有现有脊部的半导体激光器元件的制造过程。首先，在n型GaAs基板201上，使用MOVPE法(Metal Organic Vapor Phase Epitaxy：有机金属气相外延)，依次生长由n型GaInP构成的n型缓冲层202、由n型AlGaInP构成的n型包覆层203、由GaInP/AlGaInP构成的包含多重量子阱(MQW)活性层的发光层204、由p型AlGaInP构成的p型第一包覆层205、由p型AlGaInP构成的p型第二包覆层206、由p型GaInP构成的中间层207和由p型GaAs构成的接触层208。
接着，使用光刻技术与蚀刻技术，隔开规定间隔，在接触层208上形成SiO2层(未图示)。将该SiO2层作为掩膜，蚀刻p型第二包覆层206、中间层207和接触层208，从而在p型第一包覆层205上的中央部中条状形成由p型第二包覆层206、中间层207和接触层208构成的台地形状(台形状)脊部。
接着，将形成于脊部上的SiO2层(未图示)作为掩膜，使由n型AlInP层与n型GaAs层构成的电流阻挡层209生长，以覆盖p型第一包覆层205的上面上与脊部的两侧面上。之后，去除脊部上的SiO2层(未图示)。
之后，使用MOVPE法，形成由p型GaAs构成的p型盖层210，以覆盖在露出的脊部的上面上和电流阻挡层209的上面上。之后，使用起飞发射(lift off)法，在上述脊部附近的p型盖层210上形成p侧电极211。
另外，在蚀刻n型GaAs基板201的背面后，在n型GaAs基板201的背面上形成n侧电极212。这样，形成以前具有脊部的半导体激光器元件。
图51是表示以向下连接(junction-down)方式将图50所示现有半导体激光器元件装配在副载置件(sub-mount)上的状态的截面图。所谓向下连接方式是从靠近发光层(活性层)204侧的表面装配在副载置件上的方式。参照图51，当以向下连接方式将上述现有半导体激光器元件装配在副载置件251中时，使半导体激光器元件表面的p侧电极211的凸部向下，经由钎焊料(solder)等低熔点金属构成的焊接材料253，将该凸部装配在副载置件251的金属膜(电极)252上。此时，通常副载置件251还具有吸收半导体激光器元件的热后向外部放热的散热器功能。因此，从半导体激光器元件产生的热经p型盖层210、p侧电极211、焊接材料253和金属膜252从上述脊部放热到副载置件251。
但是，在上述现有半导体激光器元件中，在以向下连接方式将半导体激光器元件装配在副载置件251上的情况下，与由钎焊料等低熔点金属构成的焊接材料253相比，从半导体激光器元件产生的热经导热性低的p型GaAs构成的p型盖层210放热到副载置件251，所以产生放热特性低等缺陷。因此，在现有半导体激光器元件中，存在可靠性(寿命)低等问题。
另外，在上述现有半导体激光器元件中，基于MOVPE法的半导体层结晶生长必需进行从n型缓冲层202到接触层208的生长、电流阻挡层209的生长和p型盖层210的生长共计3次。结果，还存在半导体激光器元件的制造工序变复杂的问题。
另外，在上述现有半导体激光器元件中，在以向下连接方式将半导体激光器元件装配在副载置件251上的情况下，半导体激光器元件易相对副载置件251倾斜，所以通过将钎焊料等焊接材料253附着在倾斜的半导体激光器元件的侧端面上，夹持包含MQW活性层的发光层204的p侧和n侧的各半导体层易短路。结果，还存在制造合格率低等问题。
另外，在上述现有半导体激光器元件中，在以向下连接方式将半导体激光器元件装配在副载置件251上的情况下，因为仅p侧电极211的凸部接触副载置件251的金属膜252，所以产生易向p侧电极211的凸部下的脊部施加应力等缺陷。若应力施加在脊部，则存在动作电流和动作电压增加等问题。另外，若向脊部施加应力，则还存在来自半导体激光器元件的射出光中在平行于包含MQW活性层的发光层204的方向上具有电场分量的TE模式与在垂直于发光层204的方向上具有电场分量的TM模式的偏振光的强度比(TE模式的强度/TM模式的强度：偏振光比)变小等问题。
发明内容
本发明的一个目的在于提供一种可实现放热特性和可靠性(寿命)提高与制造工序简化和制造合格率提高的半导体激光器元件。
为了实现上述目的，根据本发明的第一方面的半导体激光器元件具备：形成于基板上的发光层；形成于发光层上、构成凸状脊部的半导体层；至少覆盖脊部侧面来形成的、由半导体构成的电流阻挡层；接触脊部上面地形成的第一金属电极；和与脊部隔开规定间隔并配置在脊部两侧的凸状支承部。
在根据该第一方面的半导体激光器元件中，如上所述，通过接触脊部上面地形成第一金属电极，与在脊部的上面上形成由导热性比金属低的半导体层构成的盖层的情况相比，容易放热在驱动半导体激光器元件时产生的热。由此，因为可抑制驱动半导体激光器元件时的温度上升，所以可提高半导体激光器元件的可靠性(寿命)。另外，因为在脊部的两侧配置凸状的支承部，所以当使用钎焊料等焊接层将半导体激光器元件装配在副载置件上时，不会倾斜装配半导体激光器元件。从而，因为钎焊料难以蔓延到半导体激光器元件的侧面，所以可抑制p侧和n侧的各半导体层间的短路或经支承部的泄漏电流的发生。这样，因为可抑制短路或泄漏电流，所以可提高半导体激光器元件的制造合格率与可靠性(寿命)。并且，因为在脊部和电流阻挡层的上面上不必使用由半导体层构成的盖层，所以可省略1次半导体层的生长工序。由此，可简化制造工序。结果，可得到能提高放热特性和可靠性(寿命)、简化制造工序和提高制造合格率的半导体激光器元件。
在根据上述第一方面的半导体激光器元件中，优选在支承部的上面上形成由半导体构成的电流阻挡层，而不是形成在脊部的上面上。根据该结构，在脊部与支承部具有相同厚度的情况下，因为支承部的高度仅比脊部的高度大电流阻挡层的厚度大小，所以在脊部和支承部上形成第一金属电极的情况下，第一金属电极位于支承部上的部分的高度比第一金属电极位于脊部上的部分的高度大。由此，在将第一金属电极装配在副载置件上时，第一金属电极位于支承部上的部分接触副载置件，同时，第一金属电极位于脊部上的部分不接触副载置件，所以可降低施加于脊部上的应力。因此，因为可防止应力引起的半导体激光器元件特性的恶化，所以可提高可靠性(寿命)。另外，在施加于脊部上的应力小的情况下，因为来自半导体激光器元件的射出激光的偏振光比变大，所以可容易得到向记录型光盘记录必需的50以上的偏振光比。另外，此时，支承部优选具有与脊部的上面实质相同的高度。
在根据上述第一方面的半导体激光器元件中，第一金属电极优选包含多个金属电极层。
在根据上述第一方面的半导体激光器元件中，第一金属电极优选包含具有反映凸状脊部形状、支承部形状和电流阻挡层形状的凹凸形状的上面。根据该结构，当将第一金属电极装配在副载置件上时，可通过第一金属电极位于支承部上的部分来容易防止倾斜装配半导体激光器元件。
此时，第一金属电极中位于支承部上方的部分优选具有比位于脊部上方的部分的高度大的高度。根据该结构，在将第一金属电极装配在副载置件上时，第一金属电极位于支承部上的部分容易接触副载置件，同时，第一金属电极位于脊部上的部分不接触副载置件，所以可降低施加于脊部上的应力。
在根据上述第一方面的半导体激光器元件中，优选经焊接层将凸状脊部和支承部装配在副载置件上。根据该结构，可经副载置件放热脊部中产生的热。
此时，将第一金属电极装配在副载置件上，使第一金属电极中位于支承部上方的部分接触副载置件，同时，第一金属电极中位于脊部上方的部分不接触副载置件。根据该结构，可降低施加于脊部上的应力。
在根据上述第一方面的半导体激光器元件中，优选隔开规定间隔从元件端面向内侧配置支承部的元件端面(与共振器面垂直的半导体元件的侧面)侧的侧面。根据该结构，因为在元件端面中不形成支承部，所以可抑制钎焊料等焊接层经位于元件端面中的支承部的外侧面蔓延到元件端面中。由此，可防止钎焊料等焊接层蔓延到元件端面中引起的p型层与n型层短路等缺陷。
在根据上述第一方面的半导体激光器元件中，优选由电流阻挡层覆盖支承部的元件端面侧的侧面、上面和脊部侧的侧面。根据该结构，当将第一金属电极装配在副载置件上时，在钎焊料等焊接层附着在支承部的侧面上时，支承部中不流过电流，所以通电到半导体激光器元件中的电流仅流入脊部。由此，可得到发光效率高的半导体激光器元件。
在根据上述第一方面的半导体激光器元件中，第一金属电极的膜厚优选为5微米以上。根据该结构，因为膜厚越大，第一金属电极的柔软性增加，所以可减小作用于脊部上的应力。结果，可增大来自半导体激光器元件的射出激光的偏振光比，所以可容易得到记录型光盘必需的50以上的偏振光比。
在根据上述第一方面的半导体激光器元件中，优选第一金属电极含有导电类型与构成脊部的半导体层相同的掺杂物。根据该结构，因为可使第一金属电极与构成脊部的半导体层欧姆接触，所以可减小接触电阻。结果，可进一步抑制半导体激光器元件的发热。
此时，优选构成脊部的半导体层由III-V族化合物半导体构成，第一金属电极中含有的导电类型与构成脊部的半导体层相同的掺杂物包含从由Zn、Cd、Be、Mg、Ca和Ba构成的组中选择的至少一个元素。根据该结构，可容易通过上述元素p型化构成脊部的III-V族化合物半导体层，同时，可使第一金属电极与p型化后的上述脊部欧姆接触。
在根据上述第一方面的半导体激光器元件中，优选在脊部两侧分别各配置多个凸状支承部。根据该结构，当使用钎焊料等焊接层将半导体激光器元件装配在副载置件上时，因为与副载置件的接触面积增加，所以可进行更稳定的装配。
在根据上述第一方面的半导体激光器元件中，发光层在基板上隔开规定间隔形成，分别包含具有发光部的多个发光层，构成凸状脊部的半导体层、电流阻挡层、第一金属电极和凸状支承部形成于多个发光层的每个之上。根据该结构，可实现具有多个发光层的多光束激光器(半导体激光器元件)的放热特性和可靠性(寿命)的提高、制造工序的简化和制造合格率的提高。
在根据上述第一方面的半导体激光器元件中，优选脊部的下端与支承部的下端的间隔为20微米以上。根据该结构，降低了形成电流阻挡层时多晶生长膜向脊部上面的掩膜的附着，所以可抑制多晶生长膜向脊部上面的掩膜附着引起的高电阻化。由此，可抑制动作电压的上升。另外，通过将脊部的下端与凸部的下端的间隔设为20微米以上，可不使结构复杂地抑制高电阻化。
在上述脊部的下端与支承部的下端的间隔为20微米以上的半导体激光器元件中，优选脊部的下端与支承部的下端的间隔为100微米以下。根据该结构，在向下连接方式的组装中，钎焊料等焊接材料平滑到达形成于脊部与支承部之间的电极的沟部中。从而，在电极与副载置件或散热器之间不产生空间。结果，可使半导体激光器元件中产生的热充分放到副载置件或散热器中。
在上述脊部的下端与支承部的下端的间隔为20微米以上的半导体激光器元件中，电流阻挡层可由包含铝的化合物半导体构成。在形成由包含铝的化合物半导体构成的电流阻挡层时，在将脊部的下端与支承部的下端的间隔为20微米以上的情况下，降低多晶生长膜向脊部上面的掩膜附着的效果显著。
根据本发明第二方面的半导体激光器元件具备：形成于基板上的发光层；形成于发光层上、构成凸状脊部的半导体层；形成于脊部侧面的电流阻挡层；接触脊部上面地形成的第一金属电极；和形成于第一金属电极上、紧贴性比第一金属电极好的第二金属电极。
在根据该第二方面的半导体激光器元件中，如上所述，通过接触脊部上面地形成第一金属电极，与在脊部的上面上形成由导热性比金属低的半导体层构成的盖层的情况相比，容易放热在驱动半导体激光器元件时产生的热。由此，因为可抑制驱动半导体激光器元件时的温度上升，所以可提高半导体激光器元件的可靠性(寿命)。另外，通过在第一金属电极上形成紧贴性比第一金属电极好的第二金属电极，在第一金属电极与构成脊部的半导体层的紧贴性低的情况下，也可抑制第一金属电极从脊部上面剥离。由此，可提高半导体激光器元件的可靠性(寿命)。并且，因为不必在脊部和电流阻挡层的上面形成由半导体层构成的盖层，所以可省略1次半导体层的生长工序。由此，可简化制造工序。结果，可得到能提高放热特性和可靠性(寿命)、简化制造工序和提高制造合格率的半导体激光器元件。
在上述包含第一金属电极和第二金属电极的半导体激光器元件中，优选形成为第二金属电极接触电流阻挡层。根据该结构，在第一金属电极与构成脊部的半导体层的紧贴性低的情况下，也可容易抑制第一金属电极从脊部上面剥离。
在上述包含第一金属电极和第二金属电极的半导体激光器元件中，优选第一金属电极含有导电类型与构成脊部的半导体层相同的掺杂物。根据该结构，因为可使第一金属电极与构成脊部的半导体层欧姆接触，所以可减小接触电阻。结果，可进一步抑制半导体激光器元件的发热。
此时，优选构成脊部的半导体层由III-V族化合物半导体构成，导第一金属电极中含有的电类型与构成脊部的半导体层相同的掺杂物包含从由Zn、Cd、Be、Mg、Ca和Ba构成的组中选择的至少一个元素。根据该结构，可容易通过上述元素p型化构成脊部的III-V族化合物半导体层，同时，可使第一金属电极与p型化后的上述脊部欧姆接触。
在根据上述第二方面的半导体激光器元件中，优选第一金属电极与第二金属电极的膜厚之和为5微米以上。根据该结构，因为第一金属电极和第二金属电极的柔软性增加，所以可减小作用于脊部上的应力。结果，因为可增大来自半导体激光器元件的射出激光的偏振光比，所以可容易得到记录型光盘必需的50以上的偏振光比。
根据本发明第三方面的半导体激光器元件的制造方法具备：在基板上形成发光层的工序；在发光层上形成构成凸状脊部的半导体层的工序；形成由半导体构成的电流阻挡层以至少覆盖脊部的侧面的工序；和形成凸状支承部、以使脊部的下端与支承部的下端的间隔为20微米以上的工序。
在根据该第三方面的半导体激光器元件的制造方法中，如上所述，通过形成凸状支承部，使脊部的下端与支承部的下端的间隔为20微米以上，降低了形成电流阻挡层时多晶生长膜向脊部上面的掩膜的附着，所以可抑制多晶生长膜向脊部上面的掩膜附着引起的高电阻化。由此，可抑制动作电压的上升。另外，通过将脊部的下端与支承部的下端的间隔设为20微米以上，可不使结构复杂地抑制高电阻化。
在根据上述第三方面的半导体激光器元件的制造方法中，优选形成支承部的工序包含形成支承部以使脊部的下端与支承部的下端的间隔为100微米以下的工序。根据该结构，在向下连接方式的组装中，钎焊料等焊接材料平滑到达形成于脊部与支承部之间的电极的沟部中。从而，在电极与副载置件或散热器之间不产生空间。结果，可使半导体激光器元件中产生的热充分放到副载置件或散热器中。
在根据上述第三方面的半导体激光器元件的制造方法中，优选形成电流阻挡层的工序包含在脊部的上面形成电介质构成的掩膜的工序；和在掩膜以外的部分中使由半导体构成的电流阻挡层结晶生长的工序。根据该结构，通过由电介质构成的掩膜，可在脊部的两侧面、支承部的上面和两侧面和脊部与支承部之间的区域中选择地生长电流阻挡层。另外，因为脊部的下端与支承部的下端的间隔为20微米以上，所以可抑制结晶向脊部上面的掩膜附着。
附图说明
图1是说明本发明实施方式1的半导体激光器元件的截面图。
图2是说明本发明实施方式1的半导体激光器元件的发光层结构的截面图。
图3-图6是说明本发明实施方式1的半导体激光器元件的制造工序的截面图。
图7是表示以向下连接方式将图1所示实施方式1的半导体激光器元件装配在副载置件上的状态的截面图。
图8是说明以向下连接方式将图1所示实施方式1的半导体激光器元件装配在副载置件上的方法的截面图。
图9是说明本发明实施方式2的半导体激光器元件的截面图。
图10-图12是说明本发明实施方式2的半导体激光器元件的制造工序的截面图。
图13是表示以向下连接方式将图9所示实施方式2的半导体激光器元件装配在副载置件上的状态的截面图。
图14是说明以向下连接方式将图9所示实施方式2的半导体激光器元件装配在副载置件上的方法的截面图。
图15是表示实施方式2的半导体激光装置的p侧电极膜厚与偏振光比的关系特性图。
图16是表示掺杂了有Zn的p型GaAs层与金属层之间的电阻和电极间距离的关系特性图。
图17是说明本发明实施方式3的半导体激光器元件的截面图。
图18是说明本发明实施方式4的半导体激光器元件的截面图。
图19是表示以向下连接方式将图18所示实施方式4的半导体激光器元件装配在副载置件上的状态的截面图。
图20是说明以向下连接方式将图18所示实施方式4的半导体激光器元件装配在副载置件上的方法的截面图。
图21是说明本发明实施方式5的半导体激光器元件的截面图。
图22-图24是说明本发明实施方式5的半导体激光器元件的制造工序的截面图。
图25表示以向下连接方式将图21所示实施方式5的半导体激光器元件装配在副载置件上的状态的截面图。
图26是说明以向下连接方式将图21所示实施方式5的半导体激光器元件装配在副载置件上的方法的截面图。
图27是说明本发明实施方式6的半导体激光器元件的截面图。
图28-图31是说明本发明实施方式6的半导体激光器元件的制造工序的截面图。
图32是表示以向下连接方式将图27所示实施方式6的半导体激光器元件装配在副载置件上的状态的截面图。
图33是说明以向下连接方式将图27所示实施方式6的半导体激光器元件装配在副载置件上的方法的截面图。
图34是说明本发明实施方式7的半导体激光器元件的截面图。
图35-图37是说明本发明实施方式7的半导体激光器元件的制造工序的截面图。
图38是表示以向下连接方式将图34所示实施方式7的半导体激光器元件装配在副载置件上的状态的截面图。
图39是说明以向下连接方式将图34所示实施方式7的半导体激光器元件装配在副载置件上的方法的截面图。
图40是说明本发明实施方式8的半导体激光器元件的截面图。
图41-图46是说明本发明实施方式8的半导体激光器元件的制造工序的截面图。
图47是表示脊间隔与动作电压的关系的相关图。
图48是说明本发明实施方式9的半导体激光器元件的截面图。
图49是说明本发明实施方式9的半导体激光器元件的制造工序的截面图。
图50是说明现有的具有脊部的半导体激光器元件的截面图。
图51是表示以向下连接方式将图50所示现有半导体激光器元件装配在副载置件上的状态的截面图。
具体实施方式
下面，根据附图来说明本发明的实施方式。
(实施方式1)
下面，参照图1和图2来说明本发明实施方式1的半导体激光器元件的结构。
在实施方式1的半导体激光器元件中，如图1所示，在从(100)面向[011]面倾斜9度的n型GaAs基板1上，依次形成n型缓冲层2、n型包覆层3、发光层4和p型第一包覆层5。n型缓冲层2具有约0.3微米的膜厚，同时，由掺杂了有Si的n型GaInP构成。另外，n型包覆层3具有约2微米的膜厚，同时，由仅以3×1017cm-3的剂量掺杂了Si的n型AlGaInP(Al组成比：0.7)构成。
如图2所示，发光层4包括具有约20nm膜厚的由AlGaInP(Al组成比：0.2)构成的第一导光层4a、具有交互层叠具有约8nm膜厚的由AlGaInP(Al组成比：0)(GaInP)构成的3层阱层4b和具有约5nm膜厚的由AlGaInP(Al组成比：0.6)构成的2层势垒层4c的多重量子阱(MQW)结构的活性层、和具有约20nm膜厚的AlGaInP(Al组成比：0.5)构成的第二导光层4d。另外，向阱层4b中导入以降低阈值电流或提高激光特性为目的的压缩变形。另外，向势垒层4c中导入与阱层4b反方向的扩展变形，从而包含MQW活性层的发光层4变为变形补偿结构。另外，p型第一包覆层5具有约0.25微米的膜厚，同时，由仅以1×1018cm-3的剂量掺杂了Zn的p型AlGaInP(Al组成比：0.7)构成。
如图1所示，在p型第一包覆层5的上面上形成由p型第二包覆层6、中间层7和接触层8构成的台地形状(台形状)脊部12和一对伪脊部13。另外，伪脊部13是本发明的[支承部]的一例。p型第二包覆层6具有约1.3微米的膜厚，同时，由仅以1×1018cm-3的剂量掺杂了Zn的p型AlGaInP(Al组成比：0.7)构成。中间层7具有约0.1微米的膜厚，同时，由仅掺杂了1×1018cm-3的Zn的p型GaInP构成。接触层8具有约0.3微米的膜厚，同时，由仅掺杂了2×1019cm-3的Zn的p型GaAs构成。脊部12形成为具有约2.5微米宽度的底部和约1.5微米宽的上部的条形状(细长状)。伪脊部13夹持脊部12地与脊部12隔开约50微米的间隔来形成。
另外，形成层叠掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层的电流阻挡层9，以覆盖在p型第一包覆层5的上面上、脊部12的两侧面上、伪脊部13的上面上、伪脊部13的侧面中面向脊部12的侧面上。即，脊部12的上面和伪脊部13的侧面中与脊部12相反侧的侧面不被电流阻挡层9覆盖。
这里，在实施方式1中，电流阻挡层9不形成在脊部12的上面上，另一方面，形成在伪脊部13的上面上，所以伪脊部13的上面的高度仅比脊部12的上面大电流阻挡层9的膜厚大小(＝d(约0.8微米)。另外，形成在从p型第一包覆层5侧按Cr层、Au层的顺序层叠、同时具有约3微米的总计膜厚的由Cr/Au层构成的第一p侧电极10，以覆盖露出的脊部12(接触层8)的上面上和电流阻挡层9的上面上。第一p侧电极10形成为反映脊部12、伪脊部13和电流阻挡层9的形状的凹凸形状。因此，形成于伪脊部13上的第一p侧电极10的高度仅比形成于脊部12上的第一p侧电极10大电流阻挡层9的膜厚大小(d)。另外，第一p侧电极10是本发明的“第一金属电极”的一例。
另外，在n型GaAs基板1的背面上形成由从n型GaAs基板1侧按Au-Ge层、Au层的顺序层叠的Au-Ge/Au层构成的n侧电极11。
另外，在实施方式1的半导体激光器元件的共振器面附近的脊部12和伪脊部13中，Zn等杂质从接触层8扩散到包含MQW活性层的发光层4之前的各层。从而，形成共振器面附近的MQW活性层无序化的窗结构。另外，在构成上述窗结构的共振器面附近的脊部12的上面形成电流阻挡层9，从而不向上述共振器面附近的脊部12注入无用的电流，形成端面非注入结构。
下面，参照图1-图6，说明具有上述结构的本发明实施方式1的半导体激光器元件的制造工序。首先，如图3所示，使用MOVPE法，在从(100)面向[011]面倾斜9度的n型GaAs基板1上形成半导体各层2-8。具体而言，在n型GaAs基板1上形成约0.3微米膜厚的由掺杂了Si的n型GaInP构成的n型缓冲层2。之后，在n型缓冲层2上，形成约2微米膜厚的由以3×1017cm-3的剂量掺杂了Si的n型AlGaInP构成的n型包覆层3。之后，在n型包覆层3上形成包含由GaInP/AlGaInP构成的MQW活性层的发光层4。之后，在发光层4上形成约0.25微米膜厚的由以1×1018cm-3的剂量掺杂了Zn的p型AlGaInP(Al组成比：0.7)构成的p型第一包覆层5。然后，在p型第一包覆层5上形成约1.3微米膜厚的由以1×1018cm-3的剂量掺杂了Zn的p型AlGaInP(Al组成比：0.7)构成的p型第二包覆层6。之后，在p型第二包覆层6上形成约0.1微米膜厚的由掺杂了1×1018cm-3的Zn的p型GaInP构成的中间层7。之后，形成约0.3微米膜厚的由掺杂了2×1019cm-3的Zn的p型GaAs构成的接触层8。
这里，如图2所示，发光层4通过依次层叠具有约20nm膜厚的由AlGaInP(Al组成比：0.2)构成的第一导光层4a、具有由约8nm膜厚的由AlGaInP(Al组成比：0)(GaInP)构成的3层阱层4b和具有约5nm膜厚的由AlGaInP(Al组成比：0.6)构成的2层势垒层4c构成的多重量子阱(MQW)结构的活性层、和具有约20nm膜厚的由AlGaInP(Al组成比：0.5)构成的第二导光层4d来形成。
接着，如图4所示，使用光刻技术与蚀刻技术，隔开规定间隔，在接触层8上形成SiO2层15。再将SiO2层15作为掩膜，蚀刻p型第二包覆层6、中间层7和接触层8，从而形成台地形状(台形状)脊部12和伪脊部13。脊部12形成为条形状，底部宽度约为2.5微米。
接着，如图5所示，仅残留脊部12上的SiO2层15，去除伪脊部13上的SiO2层15。之后，将脊部12上的SiO2层15作为掩膜，形成掺杂了Se的具有约0.3微米膜厚的n型AlInP和具有约0.5微米膜厚的n型GaAs层构成的电流阻挡层9，以覆盖在p型第一包覆层5的上面上、脊部12的两侧面上、伪脊部13的上面上、伪脊部13的侧面中面向脊部12的侧面上。即，脊部12的上面和伪脊部13的侧面中与脊部12相反侧的侧面是电流阻挡层9露出。
接着，去除由脊部12上的SiO2层15构成的掩膜。之后，在氮气氛气中以520度(℃)进行10分钟热处理，从而进行p型第一包覆层5、p型第二包覆层6、和中间层7的p型化。
之后，如图6所示，使用真空淀积法等，形成在从p型第一包覆层5侧按Cr层、Au层的顺序层叠、同时具有约3微米的总计膜厚的由Cr/Au层构成的第一p侧电极10，以覆盖在露出的脊部12的上面上和电流阻挡层9的上面上。第一p侧电极10形成为反映脊部12、伪脊部13和电流阻挡层9的形状的凹凸形状，所以，形成于伪脊部13上的第一p侧电极10的部分10b的高度仅比形成于脊部12上的第一p侧电极10的部分10a大电流阻挡层9的膜厚大小(d)。
之后，在蚀刻n型GaAs基板1的背面直到n型GaAs基板1的膜厚变为约100微米左右后，如图1所示，在n型GaAs基板1的背面形成从n型GaAs基板1侧按Au-Ge层、Au层的顺序层叠的由Au-Ge/Au层构成的n侧电极11。之后，在氢气氮气混合气氛中以430℃进行5分钟热处理，从而得到第一p侧电极10和n侧电极11的欧姆接触。这样，形成本发明实施方式1的半导体激光器元件。
参照图7和图8，根据实施方式1的半导体激光器元件使半导体激光器元件表面的第一p侧电极10的凸部向下，经由钎焊料等低熔点金属构成的焊接材料153，装配在副载置件151的金属膜(电极)152上。因为形成于伪脊部13上的第一p侧电极10的部分10b的高度仅比形成于脊部12上的第一p侧电极10的部分10a大电流阻挡层9的膜厚大小(d)，所以在以向下连接方式将根据上述实施方式1的半导体激光器元件装配在副载置件151的情况下，在副载置件151的金属膜152与脊部121上的第一p侧电极10的部分10a之间设置规定的间隙(＝d)。
在实施方式1中，如上所述，通过接触脊部12上面上地形成第一p侧电极10，从而与在脊部12的上面上形成由半导体层构成的p型盖层210(参照图50)的情况相比，可容易放热在驱动半导体激光器元件时产生的热。由此，抑制驱动半导体激光器元件时的温度上升，所以可提高半导体激光器元件的可靠性(寿命)。另外，与现有半导体激光器元件不同，因为不必在脊部12和电流阻挡层9的上面上形成由半导体层构成的p型盖层210(参照图50)，所以可省略1次MOVPE法的半导体层的生长工序。由此，可简化制造工序。
另外，通过在脊部12两侧设置伪脊部13，当使用钎焊料等以向下连接方式将半导体激光器元件装配在副载置件151上时，不会倾斜装配半导体激光器元件。由此，钎焊料难以蔓延到半导体激光器元件的侧面，所以可抑制p侧和n侧各半导体层之间产生短路。这样，因为可抑制上述短路，所以可提高半导体激光器元件的制造合格率和可靠性。另外，形成于伪脊部13上的第一p侧电极10的高度仅比形成于脊部12上的第一p侧电极10大电流阻挡层9的膜厚大小(＝d)，所以在将半导体激光器元件装配在副载置件151上时，可在副载置件151与脊部12上的第一p侧电极10之间设置规定的间隙(＝d)(参照图7)。由此，如图7和图8所示，当以向下连接方式将半导体激光器元件装配在副载置件151上时，可降低施加于脊部12上的应力。从而，可抑制应力引起的半导体激光器元件特性的恶化。结果，可提高半导体激光器元件的可靠性和制造合格率。
(实施方式2)
参照图9，说明实施方式2中在将p侧电极形成2层结构的同时、在伪脊部的上面上和两侧面上形成电流阻挡层的实例。
首先，参照图9来说明根据本发明实施方式2的半导体激光器元件的结构。在实施方式2的半导体激光器元件中，与图1所示实施方式1的半导体激光器元件一样，在n型GaAs基板1上，依次形成n型缓冲层2、n型包覆层3、发光层4和p型第一包覆层5。在p型第一包覆层5的上面上形成由p型第二包覆层6、中间层7和接触层8构成的台地形状(台形状)脊部12和伪脊部13a。另外，伪脊部13a是本发明的[支承部]的一例。
这里，在实施方式2中，伪脊部13a形成于比n型GaAs基板1的端部稍靠内侧。从而，在伪脊部13a与n型GaAs基板1的端部之间，形成p型第一包覆层5的上面从伪脊部13a露出的区域。另外，形成层叠掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层的电流阻挡层9a，以覆盖在p型第一包覆层5的上面上、脊部12的两侧面上、伪脊部13a的上面上和两侧面上。另外，各层2-8的组成和膜厚与实施方式1的各层2-8一样。
另外，在实施方式2中，形成在从p型第一包覆层5侧按Cr层、Au层的顺序层叠、同时具有约1微米的总计膜厚的由Cr/Au层构成的第一p侧电极21、和从第一p侧电极21侧按Pd层、Au层的顺序层叠、同时具有约2微米的总计膜厚的由Pd/Au层构成的第二p侧电极22，以覆盖在露出的脊部12的上面上和电流阻挡层9a的上面上。第一p侧电极21和第二p侧电极22形成为反映脊部12、伪脊部13a和电流阻挡层9a的形状的凹凸形状。因此，形成于伪脊部13a上的p侧第二p侧电极22的高度仅比形成于脊部12上的第二p侧电极22大电流阻挡层9a的膜厚大小(d)。另外，第一p侧电极21和第二p侧电极22是本发明的“第一金属电极”的一例。
另外，与实施方式1一样，在n型GaAs基板1的背面上形成由从n型GaAs基板1侧按Au-Ge层、Au层的顺序层叠的Au-Ge/Au层构成的n侧电极11。由此，形成实施方式2的半导体激光器元件。
另外，在实施方式2的半导体激光器元件中，与实施方式1一样，形成共振器面附近的MQW活性层无序化的窗结构(未图示)。并且，在实施方式2的半导体激光器元件中，与实施方式1一样，在构成上述窗结构的共振器面附近的脊部12的上面形成具有电流阻挡层9的端面非注入结构。
图10-图12是说明本发明实施方式2的半导体激光器元件的制造工序的截面图。下面，参照图9-图12来说明实施方式2的半导体激光器元件的制造工序。首先，使用与如图3所示的实施方式1的制造工序一样的制造工序，在n型GaAs基板1上依次形成n型缓冲层2、n型包覆层3、发光层4、p型第一包覆层5、p型第二包覆层6、中间层7和接触层8。之后，如图10所示，使用光刻技术与蚀刻技术，隔开规定间隔，在接触层8上形成SiO2层15a。再将SiO2层15a作为掩膜，蚀刻p型第二包覆层6、中间层7和接触层8，从而形成台地形状(台形状)脊部12和伪脊部13a。此时，通过伪脊部13a形成于比基板1的端部稍靠内侧，在伪脊部13a与基板1的端部之间形成p型包覆层5的上面露出的区域。
接着，如图11所示，仅残留脊部12上的SiO2层15a，去除伪脊部13a上的SiO2层15a。之后，将脊部12上的SiO2层15a作为掩膜，形成掺杂了Se的具有约0.5微米膜厚的n型AlInP和具有约0.3微米膜厚的n型GaAs层构成的电流阻挡层9a，以覆盖在p型第一包覆层5的上面上、脊部12的两侧面上、伪脊部13a的上面上和两侧面上。
接着，去除由脊部12上的SiO2层15a构成的掩膜。之后，在氮气氛气中以520℃进行10分钟热处理，从而进行p型第一包覆层5、p型第二包覆层6、和中间层7的p型化。
之后，如图12所示，使用真空淀积法等，形成第一p侧电极21，以覆盖在露出的脊部12的上面上和电流阻挡层9a的上面上。另外，在第一p侧电极21上形成从第一p侧电极21侧按Pd层、Au层顺序层叠的同时、具有约2微米的膜厚的由Pd/Au层构成的第二p侧电极22。第一p侧电极21和第二p侧电极22形成为反映脊部12、伪脊部13a和电流阻挡层9a的形状的凹凸形状，所以，形成于伪脊部13a上的第二p侧电极22的部分22b的高度仅比形成于脊部12上的第二p侧电极22的部分22a大电流阻挡层9a的膜厚大小(d)。
之后，在蚀刻n型GaAs基板1的背面后，如图9所示，在n型GaAs基板1的背面上形成n侧电极11。之后，在氢气氮气混合气氛中以430℃进行5分钟热处理，从而得到第一p侧电极21、第二p侧电极22和n侧电极11的欧姆接触。这样，形成本发明实施方式2的半导体激光器元件。
参照图13和图14，根据本发明实施方式2的半导体激光器元件使半导体激光器元件表面的第二p侧电极22的凸部向下，经由钎焊料等低熔点金属构成的焊接材料153，装配在副载置件151的金属膜(电极)152上。因为形成于伪脊部13上的第二p侧电极22的部分22b的高度仅比形成于脊部12上的第二p侧电极22的部分22a大电流阻挡层9a的膜厚大小(d)，所以在以向下连接方式将根据上述实施方式2的半导体激光器元件装配在副载置件151的情况下，在副载置件151与脊部12上的第二p侧电极22的部分22a之间设置规定的间隙(＝d)。
这里，评价图9所示实施方式2的半导体激光装置与图50所示现有(比较例)的半导体激光装置的动作特性。结果，70℃下的连续振荡(CW)输出为50mW时的动作电流(Iop)在现有(比较例)的半导体激光装置中为107.9mA，相反，在实施方式2的半导体激光装置中为88.4mA，减少近20％。因此，可判断实施方式2的半导体激光装置与现有(比较例)的半导体激光装置相比，可抑制动作电流的增加。从而，实施方式2可抑制动作电流的增加导致的发热量。
在实施方式2中，如上所述，通过将p侧电极形成第一p侧电极21和第二p侧电极22的层叠结构，可容易厚膜化p侧电极，所以可控制施加于脊部12上的应力。由此，可控制从半导体激光器元件射出的激光的偏振光比。为了确认该效果，评价p侧电极膜厚对上述实施方式2的半导体激光装置的光输出的影响。
图15中示出本发明实施方式2的半导体激光装置的p侧电极膜厚与偏振光比的关系。这里，p侧电极膜厚是第一p侧电极21和第二p侧电极22的膜厚之和。参照图15，发现偏振光比随着p侧电极膜厚增加而增加的倾向。因此，p侧电极膜厚越大，偏振光比也越大，表示适于向记录型光盘记录。例如，在通过层叠具有约1微米膜厚的第一p侧电极21和具有约5微米膜厚的第二p侧电极22，设p侧电极膜厚约为6微米的情况下，偏振光比增大到60。从而，通过将p侧电极膜厚设为约5微米以上，可得到向记录型光盘记录必需的50以上的偏振光比。
在实施方式2中，如上所述，通过覆盖电流阻挡层9a地形成于伪脊部13a上面上和两侧面上，在以向下连接方式将半导体激光器元件装配在副载置件151上的情况下，即使由钎焊料构成的焊接材料153附着在伪脊部13a的侧面上，伪脊部13a中也不流过电流。由此，因为通到半导体激光器元件的电流仅流过脊部12，所以可形成发光效率高的半导体激光器元件。
另外，在实施方式2中，通过在比n型GaAs基板1的端部稍靠内侧形成伪脊部13a，在n型GaAs基板1的端部不形成伪脊部13a，而形成具有平行于n型GaAs基板1的上面的电流阻挡层9a。由此，在将半导体激光器元件装配在副载置件151上的情况下，在n型GaAs基板1的端部，由钎焊料构成的焊接材料153难以从电流阻挡层9a蔓延到p型第一包覆层5、发光层4和n型包覆层3。结果，进而在p侧和n侧的各自半导体层的端部难以产生短路，所以可进一步提高半导体激光器元件的可靠性。
(实施方式3)
参照图16和图17来说明实施方式3中使用含有p型掺杂物的第一金属电极的同时、使用紧贴性比第一金属电极高的第二金属电极的半导体激光器元件的实例。
图16中示出使电极间距离变化来测量形成于掺杂了Zn的p型GaAs层上的各金属层构成的电极间的电阻结果。另外，通过在p型GaAs层上形成各金属层后，在氢气氮气混合气氛中以430℃进行50分钟热处理，得到p型GaAs层与各金属层的欧姆接触(电阻性接触)。参照图16，可知在任一电极间距离下，按包含作为p型GaAs层掺杂物的Zn的Au-Zn层、Au层的顺序层叠的Au-Zn/Au层与p型GaAs层的电阻比从p型GaAs层按Cr层、Au层的顺序层叠的Cr/Au层与p型GaAs层的电阻和按Pd层、Au层顺序层叠的Pd/Au层与p型GaAs层的电阻小。从而，通过在金属电极中包含与半导体层(p型GaAs层)相同导电类型的掺杂物(Zn)，可得到接触电阻小的良好欧姆接触。另外，对p型GaAs层的附着力的评价结果，Au-Zn/Au层对p型GaAs层的附着力弱，担心剥离，相反，Cr/Au层和Pd/Au层对p型GaAs层的附着力大。
首先，参照图17来说明本发明实施方式3的半导体激光器元件的结构。图17中，向与图9相同的部分附加相同符号，省略说明。在实施方式3的半导体激光器元件中，与图9所示实施方式2的半导体激光器元件一样，在n型GaAs基板1上，依次形成n型缓冲层2、n型包覆层3、发光层4和p型第一包覆层5。在p型第一包覆层5的上面上形成由p型第二包覆层6、中间层7和接触层8构成的台地形状(台形状)脊部12和伪脊部13a。另外，形成层叠掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层的电流阻挡层9a，以覆盖在p型第一包覆层5的上面上、脊部12的两侧面上、伪脊部13a的上面上和两侧面上。另外，各层2-8的组成和膜厚与实施方式2的各层2-8一样。
这里，在实施方式3中，在脊部12的上面上和电流阻挡层9a的上面上，形成具有约1微米膜厚的、按Au-Zn层、Au层的顺序层叠的Au-Zn/Au层构成的第一p侧电极31，覆盖露出的脊部12。并且，在电流阻挡层9a的上面上、第一p侧电极31的上面上和两侧面上、伪脊部13a的上面上和两侧面上形成从p型第一包覆层5侧按Cr层、Au层的顺序层叠的且具有约5微米总计膜厚的Cr/Au层构成的第二p侧电极32，以覆盖第一p侧电极31。另外，第一p侧电极31是本发明的[第一金属电极]的一例，第二p侧电极32是本发明的[第二金属电极]的一例。另外，Zn是本发明的[与构成脊部的半导体层相同导电类型的掺杂物]的一例。
另外，与实施方式2一样，在n型GaAs基板1的背面上形成由从n型GaAs基板1侧按Au-Ge层、Au层的顺序层叠的Au-Ge/Au层构成的n侧电极11。由此，形成实施方式3的半导体激光器元件。
另外，在实施方式3的半导体激光器元件中，与实施方式1一样，形成无序化共振器面附近的MQW活性层的窗结构(未图示)。并且，在实施方式3的半导体激光器元件中，与实施方式1一样，在构成上述窗结构的共振器面附近的脊部12的上面形成电流阻挡层9a，形成端面非注入结构。
下面，说明实施方式3的半导体激光器元件的制造工序。首先，使用与如图10和图11所示的实施方式2的制造工序一样的制造工序，在形成至电流阻挡层9a之后，去除由脊部12上的SiO2层15a(参照图11)构成的掩膜。之后，在氮气氛气中以520℃进行10分钟热处理，从而进行p型第一包覆层5、p型第二包覆层6、和中间层7的p型化。
之后，如图17所示，使用真空淀积法等，在脊部12的上面上和电流阻挡层9a的上面上形成具有约1微米膜厚的按Au-Zn层、Au层的顺序层叠的Au-Zn/Au构成的第一p侧电极31，以覆盖露出的脊部12的上面上，之后，进行布图，仅在脊部12附近残留第一p侧电极31。并且，在电流阻挡层9a的上面上、第一p侧电极31的上面上和两侧面上、伪脊部13a的上面上和两侧面上形成从p型第一包覆层5侧按Cr层、Au层的顺序层叠的且具有约5微米总计膜厚的Cr/Au层构成的第二p侧电极32，以覆盖第一p侧电极31。
下面，与实施方式2一样，在蚀刻n型GaAs基板1的背面后，在n型GaAs基板1的背面上形成n侧电极11。之后，在氢气氮气混合气氛中以430℃进行5分钟热处理，从而得到第一p侧电极31、第二p侧电极32和n侧电极11的欧姆接触。这样，形成本发明实施方式3的半导体激光器元件。
在实施方式3中，因为第一p侧电极31包含作为与接触层8相同导电类型的掺杂物的Zn，所以第一p侧电极31与接触层8之间的接触电阻变小，可得到良好的欧姆接触。从而，可进一步降低半导体激光器元件动作时的发热。另外，通过形成紧贴性大的第二p侧电极32来覆盖紧贴性相对接触层8小的第一p侧电极31和电流阻挡层9a，可抑制第一p侧电极31剥离。从而，可提高半导体激光器元件的可靠性。
(实施方式4)
参照图18，说明实施方式4中将上述实施方式2的结构中p侧电极形成1层结构的实例。另外，实施方式4的其它结构与上述实施例2一样。
首先，参照图18来说明根据实施方式4的半导体激光器元件的结构。在实施方式4的半导体激光器元件中，与图9所示实施方式2的半导体激光器元件一样，在n型GaAs基板1上，依次形成n型缓冲层2、n型包覆层3、发光层4和p型第一包覆层5。在p型第一包覆层5的上面上形成由p型第二包覆层6、中间层7和接触层8构成的台地形状(台形状)脊部12和伪脊部13a。
另外，在实施方式4中，与实施方式2一样，伪脊部13a形成于比n型GaAs基板1的端部稍靠内侧。从而，在伪脊部13a与n型GaAs基板1的端部之间，形成p型第一包覆层5的上面从伪脊部13a露出的区域。另外，形成层叠掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层的电流阻挡层9a，以覆盖p型第一包覆层5的上面上、脊部12的两侧面上、伪脊部13a的上面上和两侧面上。另外，本实施方式4的各层2-8的组成和膜厚与实施方式2的各层2-8一样。
另外，在实施方式4中，形成在从p型第一包覆层5侧按Cr层、Au层的顺序层叠、同时具有约3微米的总计膜厚的由Cr/Au层构成的第一p侧电极40，以覆盖在露出的脊部12的上面上和电流阻挡层9a的上面上。第一p侧电极40形成为反映脊部12、伪脊部13a和电流阻挡层9a的形状的凹凸形状。因此，形成于伪脊部13a上的第一p侧电极40的部分40b的高度仅比形成于脊部12上的第一p侧电极40的部分40a大电流阻挡层9a的膜厚大小(d)。另外，第一p侧电极40是本发明的[第一金属电极]的一例。
另外，与实施方式2一样，在n型GaAs基板1的背面上形成由从n型GaAs基板1侧按Au-Ge层、Au层的顺序层叠的Au-Ge/Au层构成的n侧电极11。由此，形成实施方式2的半导体激光器元件。
另外，作为实施方式4的半导体激光器元件的制造工序，除第一p侧电极40的制造工序以外，与上述实施方式2的制造工序一样。作为第一p侧电极40的制造工序，使用真空淀积法等，形成在从p型第一包覆层5侧按Cr层、Au层的顺序层叠、同时具有约3微米的总计膜厚的由Cr/Au层构成的第一p侧电极40，以覆盖在露出的脊部12的上面上和电流阻挡层9a的上面上。此时，第一p侧电极40形成为反映脊部12、伪脊部13a和电流阻挡层9a的形状的凹凸形状，所以，形成于伪脊部13a上的第一p侧电极40的部分40b的高度仅比形成于脊部12上的第一p侧电极40的部分40a大电流阻挡层9a的膜厚大小(d)。
参照图19和图20，根据实施方式4的半导体激光器元件使半导体激光器元件表面的第一p侧电极40的凸部向下，经由钎焊料等低熔点金属构成的焊接材料153，装配在副载置件151的金属膜(电极)152上。因为形成于伪脊部13上的第一p侧电极40的部分40b的高度仅比形成于脊部12上的第一p侧电极40的部分40a大电流阻挡层9a的膜厚大小(＝d)，所以在以向下连接方式将根据上述实施方式4的半导体激光器元件装配在副载置件151的情况下，在副载置件151与脊部12上的第一p侧电极40的部分40a之间设置规定的间隙(＝d)。由此，可降低施加于脊部12上的应力。
在实施方式4中，通过将电流阻挡层9a形成于伪脊部13a的上面上和两侧面上，在以向下连接方式将半导体激光器元件装配在副载置件151上的情况下，即使钎焊料等的焊接材料153附着在伪脊部13a的侧面上，伪脊部13a中也不流过电流。由此，因为通到半导体激光器元件的电流仅流过脊部12，所以可形成发光效率高的半导体激光器元件。
另外，在实施方式4中，与上述实施方式2一样，通过在比n型GaAs基板1的端部稍靠内侧形成伪脊部13a，在n型GaAs基板1的端部不形成伪脊部13a，而形成具有平行于n型GaAs基板1的上面的电流阻挡层9a。由此，在将半导体激光器元件装配在副载置件151上的情况下，在n型GaAs基板1的端部，由钎焊料构成的焊接材料153难以从电流阻挡层9a蔓延到p型第一包覆层5、发光层4和n型包覆层3。结果，在p侧和n侧的各半导体的端部进一步难以产生短路，所以可进一步提高半导体激光器元件的可靠性。
另外，实施方式4的其它效果与上述实施方式2一样。
(实施方式5)
参照图21，说明实施方式5中对于上述实施方式4的结构在脊部两侧各存在多个(2个)伪脊部时的结构。
首先，参照图21来说明根据实施方式5的半导体激光器元件的结构。在实施方式5的半导体激光器元件中，在n型GaAs基板51上，依次形成n型缓冲层52、n型包覆层53、发光层54和p型第一包覆层55。在p型第一包覆层55的上面上形成具有约2.5微米宽度(下端宽度)的台地形状(台形状)脊部62、和具有约30微米宽度(下端宽度)的台地形状(台形状)伪脊部63a和63b。另外，伪脊部63a和63b是本发明的[支承部]的一例。脊部62、伪脊部63a和63b由p型第二包覆层56、中间层57和接触层58构成。
这里，在实施方式5中，在脊部62两侧分别形成两个伪脊部63a和63b。另外，脊部62与内侧(脊部62侧)的伪脊部63a的中心间距离为约70微米，脊部62与外侧伪脊部63b的中心间距离为约120微米。另外，芯片宽度(图21的n型GaAs基板51的宽度)约为300微米。外侧伪脊部63b形成于比n型GaAs基板51的端部稍靠内侧。从而，在外侧伪脊部63b与n型GaAs基板51的端部之间，形成p型第一包覆层55的上面露出的区域。另外，形成层叠掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层的电流阻挡层59，以覆盖在p型第一包覆层55的上面上、脊部62的两侧面上、伪脊部63a和63b的上面上和两侧面上。另外，实施方式5的各层52-58的组成和膜厚与实施方式1的各层2-8一样。
另外，在实施方式5中，形成在从p型第一包覆层55侧按Cr层、Au层的顺序层叠、同时具有约3微米的总计膜厚的由Cr/Au层构成的第一p侧电极60，以覆盖在露出的脊部62的上面上和电流阻挡层59的上面上。第一p侧电极60形成为反映脊部62、伪脊部63a、63b和电流阻挡层59的形状的凹凸形状。因此，形成于伪脊部63a、63b上的第一p侧电极60的部分60b和60c的高度仅比形成于脊部62上的第一p侧电极60的部分60a大电流阻挡层59的膜厚大小(＝d)。另外，第一p侧电极60是本发明的[第一金属电极]的一例。
另外，在n型GaAs基板51的背面上形成由从n型GaAs基板51侧按Au-Ge层、Au层的顺序层叠的Au-Ge/Au层构成的n侧电极61。由此，形成实施方式5的半导体激光器元件。
下面，参照图21-图24来说明实施方式5的半导体激光器元件的制造工序。首先，使用与如图3所示的实施方式1的制造工序一样的制造工序，在n型GaAs基板51上依次形成n型缓冲层52、n型包覆层53、发光层54、p型第一包覆层55、p型第二包覆层56、中间层57和接触层58。之后，如图22所示，使用光刻技术与蚀刻技术，隔开规定间隔，在接触层58上形成SiO2层65。再将SiO2层65作为掩膜，蚀刻p型第二包覆层56、中间层57和接触层58，从而形成台地形状(台形状)脊部62、台地形状(台形状)的内侧伪脊部63a、和台地形状(台形状)的外侧伪脊部63b。此时，通过外侧伪脊部63b形成于比n型GaAs基板51的端部稍靠内侧，在伪脊部13a与n型GaAs基板51的端部之间形成p型包覆层55的上面露出的区域。
接着，如图23所示，仅残留脊部62上的SiO2层65，去除伪脊部63a和63b上的SiO2层65。之后，将脊部62上的SiO2层65作为掩膜，形成掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层构成的电流阻挡层59，以覆盖p型第一包覆层55的上面上、脊部62的两侧面上、伪脊部63a和63b的上面上和两侧面上。
接着，去除由脊部62上的SiO2层65构成的掩膜。之后，在氮气氛气中以520℃进行10分钟热处理，从而进行p型第一包覆层55、p型第二包覆层56、和中间层57的p型化。
之后，如图24所示，使用真空淀积法等，形成第一p侧电极60，以覆盖在露出的脊部62的上面上和电流阻挡层59的上面上。第一p侧电极60形成为反映脊部62、伪脊部63a、63b和电流阻挡层59的形状的凹凸形状。所以，形成于伪脊部63a和63b上的第一p侧电极60的部分60b和60c的高度仅比形成于脊部62上的第一p侧电极60的部分60a大电流阻挡层59的膜厚大小(＝d)。
之后，在蚀刻n型GaAs基板51的背面后，如图21所示，在n型GaAs基板51的背面上形成n侧电极61。之后，在氢气氮气混合气氛中以430℃进行5分钟热处理，从而得到第一p侧电极60和n侧电极61的欧姆接触。这样，形成实施方式5的半导体激光器元件。
参照图25和图26，根据实施方式5的半导体激光器元件使半导体激光器元件表面的第一p侧电极60的凸部向下，经由钎焊料等低熔点金属构成的焊接材料163，装配在副载置件161的金属膜(电极)162上。因为形成于伪脊部63a和63b上的第一p侧电极60的部分60b和60c的高度仅比形成于脊部62上的第一p侧电极60的部分60a大电流阻挡层59的膜厚大小(＝d)，所以在以向下连接方式将根据上述实施方式5的半导体激光器元件装配在副载置件161的情况下，在副载置件161与脊部62上的第一p侧电极60的部分60a之间设置规定的间隙(＝d)。由此，可降低施加于脊部62上的应力。
在实施方式5中，如上所述，通过在脊部62两侧分别形成两个伪脊部63a和63b，在以向下连接方式将半导体激光器元件装配在副载置件161上的情况下，由于与副载置件161的接触面积增加，所以可进行更稳定的装配。
另外，在实施方式5中，如上所述，通过在伪脊部63a和63b的上面上和两侧面上形成电流阻挡层59，如图25和图26所示，在以向下连接方式将半导体激光器元件装配在副载置件161上的情况下，即使由钎焊料构成的焊接材料163附着在伪脊部63a和63b的侧面上，伪脊部63a和63b中也不流过电流。由此，因为通到半导体激光器元件的电流仅流过脊部62，所以可形成发光效率高的半导体激光器元件。
另外，在实施方式5中，通过在比n型GaAs基板51的端部稍靠内侧形成伪脊部63a和63b，在n型GaAs基板51的端部不形成外侧伪脊部63b，而形成具有平行于n型GaAs基板51的上面的电流阻挡层59。由此，在将半导体激光器元件装配在副载置件161上的情况下，在n型GaAs基板51的端部，由钎焊料构成的焊接材料163难以从电流阻挡层59蔓延到p型第一包覆层55、发光层54和n型包覆层53。结果，在p侧和n侧的各半导体层的端部难以产生短路，所以可进一步提高半导体激光器元件的可靠性。
(实施方式6)
参照图27，说明实施方式6中将本发明适用于具有两个发光部的半导体激光器元件(多光束激光器)时的实例。
首先，参照图27来说明根据实施方式6的半导体激光器元件的结构。在实施方式6的半导体激光器元件中，形成两个发光部82a和82b。具体而言，在n型GaAs基板71上，依次形成n型缓冲层72和n型包覆层73。在n型包覆层73上，在对应于两个发光部82a和82b的位置上形成两个发光层74。在各发光层74上形成p型第一包覆层75。在各p型第一包覆层75的上面上形成具有约2.5微米宽度(下端宽度)的台地形状(台形状)脊部83和具有约30微米宽度(下端宽度)的台地形状(台形状)伪脊部84。另外，伪脊部84是本发明的[支承部]的一例。脊部83和伪脊部84由p型第二包覆层76、中间层77和接触层78构成。脊部83和伪脊部84的中心间距离为约60微米。另外，整体芯片宽度(图27的n型GaAs基板71的宽度)约为400微米，对应于各发光部82a和82b的区域的宽度约为200微米。另外，形成用于分离发光部82a与发光部82b的具有约10微米-约50微米宽度的元件分离沟槽85。
这里，在实施方式6中，伪脊部84形成于比n型GaAs基板71的端部稍靠内侧。从而，在伪脊部84与n型GaAs基板71的端部之间，形成p型第一包覆层75的上面从伪脊部84露出的区域。另外，形成层叠掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层的电流阻挡层79，以覆盖在p型第一包覆层75的上面上、脊部83的两侧面上、伪脊部84的上面上和两侧面上。另外，各层72-78的组成和膜厚与上述实施方式1的各层2-8一样。
另外，在实施方式6中，形成在从p型第一包覆层75侧按Cr层、Au层的顺序层叠、同时具有约3微米的总计膜厚的由Cr/Au层构成的第一p侧电极80，以覆盖在露出的脊部83的上面上和电流阻挡层79的上面上。第一p侧电极80形成为反映脊部83、伪脊部84和电流阻挡层79的形状的凹凸形状。因此，形成于伪脊部84上的第一p侧电极80的部分80b的高度仅比形成于脊部83上的第一p侧电极80的部分80a大电流阻挡层79的膜厚大小(＝d)。另外，第一p侧电极80是本发明的[第一金属电极]的一例。
另外，在n型GaAs基板71的背面上形成由从n型GaAs基板71侧按Au-Ge层、Au层的顺序层叠的Au-Ge/Au层构成的n侧电极81。由此，形成实施方式6的半导体激光器元件。
下面，参照图27-图31来说明实施方式6的半导体激光器元件的制造工序。首先，使用与如图3所示的实施方式1的制造工序一样的制造工序，在n型GaAs基板71上依次形成n型缓冲层72、n型包覆层73、发光层74、p型第一包覆层75、p型第二包覆层76、中间层77和接触层78。之后，如图28所示，使用光刻技术与蚀刻技术，隔开规定间隔，在接触层78上形成SiO2层86。再将SiO2层86作为掩膜，蚀刻p型第二包覆层76、中间层77和接触层78，从而在对应于发光部82a和82b的区域中，分别形成台地形状(台形状)脊部83和一对伪脊部84。此时，通过伪脊部84形成于比n型GaAs基板71的端部稍靠内侧，在伪脊部84与n型GaAs基板71的端部之间形成p型包覆层75的上面露出的区域。
接着，如图29所示，仅残留脊部83上的SiO2层86，去除伪脊部84上的SiO2层86。之后，将脊部83上的SiO2层86作为掩膜，生长掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层构成的电流阻挡层79，以覆盖在p型第一包覆层75的上面上、脊部83的两侧面上、伪脊部84的上面上和两侧面上。
接着，去除由脊部83上的SiO2层86构成的掩膜。之后，在氮气氛气中以520℃进行10分钟热处理，从而进行p型第一包覆层75、p型第二包覆层76、和中间层77的p型化。
之后，如图30所示，使用真空淀积法等，形成第一p侧电极80，以覆盖在露出的脊部83的上面上和电流阻挡层79的上面上。第一p侧电极80形成为反映脊部83、伪脊部84和电流阻挡层79的形状的凹凸形状，所以，形成于伪脊部84上的第一p侧电极80的部分80b的高度仅比形成于脊部83上的第一p侧电极80的部分80a大电流阻挡层79的膜厚大小(＝d)。
之后，如图31所示，在蚀刻n型GaAs基板71的背面后，在n型GaAs基板71的背面上形成n侧电极81。之后，在氢气氮气混合气氛中以430℃进行5分钟热处理，从而得到第一p侧电极80和n侧电极81的欧姆接触。
之后，如图27所示，使用光刻技术与蚀刻技术，蚀刻电流阻挡层79、p型第一包覆层75和发光层74，从而形成具有约10微米-50微米宽度的元件分离沟槽85。这样，形成具有两个发光部82a和82b的实施方式6的半导体激光器元件。
参照图32和图33，根据实施方式6的半导体激光器元件使半导体激光器元件表面的第一p侧电极80的凸部向下，经由钎焊料等低熔点金属构成的焊接材料163a和163b，装配在副载置件161的金属膜(电极)162上。因为形成于伪脊部84上的第一p侧电极80的部分80b的高度仅比形成于脊部83上的第一p侧电极80的部分80a大电流阻挡层79的膜厚大小(＝d)，所以在以向下连接方式将根据上述实施方式6的半导体激光器元件装配在副载置件161的情况下，在副载置件161与脊部83上的第一p侧电极80的部分80a之间设置规定的间隙(＝d)。由此，可降低施加于脊部83上的应力。
在实施方式6中，如上所述，通过将电流阻挡层79形成于伪脊部84的上面上和两侧面上，在以向下连接方式将半导体激光器元件装配在副载置件161上的情况下，即使由钎焊料构成的焊接材料163a和163b附着在伪脊部84的侧面上，伪脊部84中也不流过电流。由此，因为通到半导体激光器元件的电流仅流过脊部83，所以可形成发光效率高的、具有两个发光部82a和82b的半导体激光器元件(多光束激光器)。
另外，在实施方式6中，通过在比n型GaAs基板71的端部稍靠内侧形成伪脊部84，在n型GaAs基板71的端部不形成伪脊部84，而形成具有平行于n型GaAs基板71的上面的电流阻挡层79。由此，在将半导体激光器元件装配在副载置件161上的情况下，在n型GaAs基板71的端部，由钎焊料构成的焊接材料163a和163b难以从电流阻挡层79蔓延到p型第一包覆层75、发光层74和n型包覆层73。结果，在p侧和n侧的各半导体层的端部难以产生短路，所以可进一步提高半导体激光器元件的可靠性。
(实施方式7)
参照图34，说明实施方式7中与上述实施方式1-6不同、脊部和伪脊部具有垂直侧面的结构。
首先，参照图34来说明根据实施方式7的半导体激光器元件的结构。在实施方式7的半导体激光器元件中，与实施方式1一样，在n型GaAs基板1上，依次形成n型缓冲层2、n型包覆层3、发光层4和p型第一包覆层5。另外，在p型第一包覆层5的上面上形成具有约2.5微米宽度(下端宽度)的脊部92和具有约50微米宽度(下端宽度)的伪脊部93。另外，伪脊部93是本发明的[支承部]的一例。脊部92和伪脊部93由p型第二包覆层6、中间层7和接触层8构成。
这里，在实施方式7中，脊部92和伪脊部93形成为具有垂直形状的侧面。另外，脊部92和伪脊部93的中心间距离为约100微米。另外，芯片宽度(图34的n型GaAs基板1的宽度)约为300微米。另外，伪脊部93形成于比n型GaAs基板1的端部稍靠内侧。从而，在伪脊部93与n型GaAs基板1的端部之间，形成p型第一包覆层5的上面从伪脊部93露出的区域。另外，形成层叠掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层的电流阻挡层89，以覆盖在p型第一包覆层5的上面上、脊部92的两侧面上、伪脊部93的上面上和两侧面上。另外，本实施方式7中的各层2-8的组成和膜厚分别与上述实施方式1的各层2-8一样。
另外，在实施方式7中，形成在从p型第一包覆层5侧按Cr层、Au层的顺序层叠、同时具有约3微米的总计膜厚的由Cr/Au层构成的第一p侧电极90，以覆盖在露出的脊部92的上面上和电流阻挡层89的上面上。第一p侧电极90形成为反映脊部92、伪脊部93和电流阻挡层89的形状的凹凸形状。因此，形成于伪脊部93上的第一p侧电极90的部分90b的高度仅比形成于脊部92上的第一p侧电极90的部分90a大电流阻挡层89的膜厚大小(＝d)。另外，第一p侧电极90是本发明的[第一金属电极]的一例。
另外，在n型GaAs基板1的背面上形成由从n型GaAs基板1侧按Au-Ge层、Au层的顺序层叠的Au-Ge/Au层构成的n侧电极11。由此，形成实施方式7的半导体激光器元件。
下面，参照图34-图37来说明实施方式7的半导体激光器元件的制造工序。首先，使用与如图3所示的实施方式1的制造工序一样的制造工序，在n型GaAs基板1上依次形成n型缓冲层2、n型包覆层3、发光层4、p型第一包覆层5、p型第二包覆层6、中间层7和接触层8。之后，如图35所示，使用光刻技术与蚀刻技术，隔开规定间隔，在接触层8上形成SiO2层95。再将SiO2层95作为掩膜，蚀刻p型第二包覆层6、中间层7和接触层8，从而形成具有垂直侧面形状的脊部92和一对伪脊部93。具有垂直侧面形状的脊部92和一对伪脊部93可通过调节蚀刻条件来容易形成。此时，通过伪脊部93形成于比n型GaAs基板1的端部稍靠内侧，在伪脊部93与n型GaAs基板1的端部之间形成p型包覆层5的上面露出的区域。
接着，如图36所示，仅残留脊部92上的SiO2层95，去除伪脊部93上的SiO2层95。之后，将脊部92上的SiO2层95作为掩膜，使掺杂了Se的具有约0.5微米膜厚的n型AlInP层和具有约0.3微米膜厚的n型GaAs层构成的电流阻挡层89生长，以覆盖在p型第一包覆层5的上面上、脊部92的两侧面上、伪脊部93的上面上和两侧面上。
接着，去除由脊部92上的SiO2层95构成的掩膜。之后，在氮气氛气中以520℃进行10分钟热处理，从而进行p型第一包覆层5、p型第二包覆层6、和中间层7的p型化。
之后，如图37所示，使用真空淀积法等，形成第一p侧电极90，以覆盖在露出的脊部92的上面上和电流阻挡层89的上面上。第一p侧电极90形成为反映脊部92、伪脊部93和电流阻挡层89的形状的凹凸形状。所以，形成于伪脊部93上的第一p侧电极90的部分90b的高度仅比形成于脊部92上的第一p侧电极90的部分90a大电流阻挡层89的膜厚大小(＝d)。另外，第一p侧电极90形成为具有反映脊部92和伪脊部93的垂直形状侧面的垂直形状的侧面。
之后，如图34所示，在蚀刻n型GaAs基板1的背面后，在n型GaAs基板1的背面上形成n侧电极11。之后，在氢气氮气混合气氛中以430℃进行5分钟热处理，从而得到第一p侧电极90和n侧电极11的欧姆接触。这样，形成实施方式7的半导体激光器元件。
参照图38和图39，根据实施方式7的半导体激光器元件使半导体激光器元件表面的第一p侧电极90的凸部向下，经由钎焊料等低熔点金属构成的焊接材料153，装配在副载置件151的金属膜(电极)152上。因为形成于伪脊部93上的第一p侧电极90的部分90b的高度仅比形成于脊部92上的第一p侧电极90的部分90a大电流阻挡层89的膜厚大小(＝d)，所以在以向下连接方式将根据上述实施方式7的半导体激光器元件装配在副载置件151的情况下，在副载置件151与脊部92上的第一p侧电极90的部分90a之间设置规定的间隙(＝d)。由此，可降低施加于脊部92上的应力。
在实施方式7中，如上所述，通过将伪脊部93形成为具有垂直形状的侧面，从而第一p侧电极90形成为具有反映伪脊部93的垂直形状侧面的垂直形状的侧面，所以在以向下连接方式将半导体激光器元件装配在副载置件151上的情况下，由钎焊料构成的焊接材料153容易滑入伪脊部93的垂直形状的内侧面间。由此，可再现性好地将钎焊料构成的焊接材料153埋入伪脊部93的垂直形状的内侧面间，同时，由钎焊料构成的焊接材料153难以延伸到元件端面侧。结果，可进一步抑制因由钎焊料构成的焊接材料153蔓延到元件端面而引起的短路。
另外，在实施方式7中，通过在比n型GaAs基板1的端部稍靠内侧形成伪脊部93，在n型GaAs基板1的端部不形成伪脊部93，而形成具有平行于n型GaAs基板1的上面的电流阻挡层89。由此，在将半导体激光器元件装配在副载置件151上的情况下，在n型GaAs基板1的端部，由钎焊料构成的焊接材料153难以从电流阻挡层89蔓延到p型第一包覆层5、发光层4和n型包覆层3。结果，在p侧和n侧的各半导体层的端部难以产生短路，所以可进一步提高半导体激光器元件的可靠性。
另外，在实施方式7中，如上所述，通过在伪脊部93的上面上和两侧面上形成电流阻挡层89，在以向下连接方式将半导体激光器元件装配在副载置件151上的情况下，即使由钎焊料构成的焊接材料153附着在伪脊部93的侧面上，伪脊部93中也不流过电流。由此，因为通到半导体激光器元件的电流仅流过脊部92，所以可形成发光效率高的半导体激光器元件。
(实施方式8)
参照图40，说明实施方式8中将脊部的下端与伪脊部的下端之间距离设定在约20微米以上、约100微米以下的实例。
在本实施方式8的半导体激光器元件中，在n型GaAs基板101上，依次形成具有约0.3微米厚度的由n型GaInP构成的n型缓冲层102、具有约2微米厚度的由n型AlGaInP构成的n型包覆层103、由GaInP/AlGaInP构成的MQW活性层(量子阱活性层)104、和具有约0.3微米厚度的由p型AlGaInP构成的p型第一包覆层105。另外，在p型第一包覆层105上形成台地形状(台形状)脊部112和一对伪脊部113。脊部112和一对伪脊部113由具有约1.2微米厚度的由p型AlGaInP构成的p型第二包覆层106、具有约0.1微米厚度的由p型GaInP构成的中间层7、和具有约0.3微米厚度的由p型GaAs构成的接触层108构成。另外，伪脊部113是本发明的[支承部]的一例。
这里，在实施方式8中，将脊部112的下端与伪脊部113的下端之间距离设定在约20微米以上、约100微米以下。
另外，形成具有约0.3微米厚度的由n型AlInP构成的电流阻挡层109，以覆盖脊部112的两侧面、p型第一包覆层105的上面和伪脊部113的两侧面和上面。另外，在脊部112(接触层108)上和电流阻挡层109上的规定区域中形成p侧欧姆电极110。另外，在n型GaAs基板101的背面上形成n侧欧姆电极111。另外，作为上述p侧欧姆电极111，优选使用具有315W/m·K(27℃)导热率的Au(金)等的高导热率、放热性好的材料。该p侧欧姆电极111是本发明的[第一金属电极]的一例。
在具有上述结构的实施方式8的半导体激光器元件中，通过向p侧欧姆电极110和n侧欧姆电极111施加电压，从n型包覆层103向MQW活性层104注入电子，从p型第一包覆层105向MQW活性层104注入空穴。结果，从MQW活性层104发出红色的激光。
下面，参照图40-图46来说明实施方式8的半导体激光器元件的制造工序。
首先，如图41所示，通过MOVPE(Metal Organic Vapor PhaseEpitaxy)法在n型GaAs基板101上依次生长具有约0.3微米厚度的由n型GaInP构成的n型缓冲层102、具有约2微米厚度的由n型A1GaInP构成的n型包覆层103、由GaInP/AlGaInP构成的MQW活性层(量子阱活性层)104、具有约0.3微米厚度的由p型AlGaInP构成的p型第一包覆层105、具有约1.2微米厚度的由p型AlGaInP构成的p型第二包覆层106、具有约0.1微米厚度的由p型GaInP构成的中间层7、和具有约0.3微米厚度的由p型GaAs构成的接触层108。
接着，如图42所示，通过溅射法、真空淀积法或电子束淀积法等，在接触层108上形成具有约0.2微米厚度的SiO2层114。之后，使用光刻技术与蚀刻技术，隔开规定间隔，在接触层108上形成SiO2层114。SiO2层114的蚀刻由缓冲氟酸(buffered hydrofluoric acid)进行。该SiO2层114是本发明的[由电介质构成的掩膜]的一例。
接着，如图43所示，将SiO2层114作为掩膜，蚀刻p型第二包覆层106、中间层107和接触层108，从而形成条状(细长状)脊部112和伪脊部113。该蚀刻工序通过用酒石酸类或磷酸类蚀刻液湿蚀刻接触层108、中间层107和p型第二包覆层106的规定区域来进行。此时的蚀刻深度例如约为1.3微米。从而，在条状脊部112的两侧隔开规定间隔平行地形成条状伪脊部113。
之后，如图44所示，使用光刻技术与缓冲氟酸的蚀刻技术，去除伪脊部113上的SiO2层114。
之后，如图45所示，将脊部112上的SiO2层114作为选择生长用掩膜，通过MOVPE法，在p型第一包覆层105的上面上、伪脊部113的上面和两侧面上、脊部112的两侧面结晶生长约0.3微米厚度的由n型AlInP构成的电流阻挡层109。作为该电流阻挡层109的结晶生长条件，优选生长温度为约600℃以上、约700℃以下，生长压力优选约50Torr以上、约100Torr以下。之后，通过蚀刻去除脊部112上的SiO2层114。
优选，如图46所示，通过溅射法、真空淀积法或电子束淀积法等，在脊部112(接触层108)上和电流阻挡层109上的规定区域中形成p侧欧姆电极110。另外，通过利用蚀刻来蚀刻n型GaAs基板101的背面，使从n型GaAs基板101的背面到p侧欧姆电极110的上面的厚度约为110微米。并且，通过溅射法、真空淀积法或电子线束淀积法等，在n型GaAs基板101的背面上形成n侧欧姆电极111。这样，形成实施方式8的半导体激光器元件。
这里，上述形成于接触层108上的SiO2层114的布图通过对应于如下设定的脊部112和伪脊部113的形状来进行。
下面，说明脊部112和伪脊部113的形状。在以下说明中，如图43所示，将脊部112的下端部宽度定义为脊部宽度WR，将伪脊部113的下端部宽度定义为伪脊部宽度WS。另外，将半导体激光器元件(芯片)的宽度(n型GaAs基板101的宽度)定义为芯片宽度L。将脊部112与两侧伪脊部113之间的间隔、即脊部112的下端部与伪脊部113的下端部之间的距离定义为脊部间隔WB。另外，将脊部112与伪脊部113之间形成的p侧欧姆电极110的凹处定义为电极沟部G。
在实施方式8中，图43所示脊部宽度WR、支承区域宽度WS、脊部间隔WB和芯片宽度L形成为彼此满足下式。
L≥2WS+WR+2WB...(1)
例如，芯片宽度L为300微米，支承区域宽度WS为50微米，脊部宽度WR为2.5微米，脊部间隔WB为50微米。此时，上式(1)的右边为202.5微米，所以满足条件。
这里，上述脊部间隔WB优选设定在20微米以上、100微米以下。脊部间隔WB优选为20微米以上的原因在于通过下述实验得到的图47的曲线。
本申请发明人着眼于由n型AlInP构成的电流阻挡层109边生长边蔓延到SiO2层114上，边在SiO2层114上进行聚集生长(多结晶生长)，从而半导体激光器元件的动作电压变化，进行下述实验。
首先，使用上述实施方式8的制造工序，制作使脊部间隔WB(参照图43)变化的多个半导体激光器元件。以5微米间距从5微米到50微米来设定多个半导体激光器元件的脊部间隔WB。另外，在制作的多个半导体激光器元件中，芯片宽度L为300微米，支承区域宽度WS为50微米，脊部宽度WR为2.5微米。另外，测定制作的多个半导体激光器元件中流过40mA电流时的动作电压。
图47中示出脊部间隔WB对半导体激光器元件的动作电压的影响。参照图47，半导体激光器元件的动作电压随着脊部间隔WB在从5微米到20微米的范围内变大而急剧减少。即，随着脊部间隔WB在从5微米到20微米的范围内变大，半导体激光器元件的电阻值变小。另外，半导体激光器元件的动作电压在脊部间隔WB为从20微米到50微米的范围内如虚线BL所示，为基本恒定的值，稳定。
根据上述实验结果，在脊部间隔WB为20微米以下时，在构成选择生长掩膜SiO2层114上与其它半导体层上的n型AlInP构成的电流阻挡层109的选择生长性降低，所以多晶膜向SiO2层114的附着增大，结果，导致动作电压上升。相反，通过将脊部间隔WB设定在20微米以上，降低由n型AlInP构成的电流阻挡层109向接触层108上(SiO2层114)的多晶生长膜的附着，抑制伴随多晶生长膜向接触层108上(SiO2层114)的附着的高电阻化。因此，优选脊部间隔WB为20微米以上。
另一方面，脊部间隔WB优选为100微米以下的理由如下。
在以向下连接方式组装实施方式8的半导体激光器元件时，半导体激光器元件的p侧欧姆电极110经由钎焊料等构成的焊接材料装配在副载置件或散热器(未图示)上。
这里，在实施方式8的半导体激光器元件中，如图46所示，在p侧欧姆电极110上形成电极沟部G。从而，若脊部间隔WB为100微米以上，则有时钎焊料不会平滑地蔓延到电极沟部G中。此时，在半导体激光器元件的p侧欧姆电极110与副载置件或散热器(未图示)之间产生空间，半导体激光器元件中产生的热无法充分放热到副载置件或散热器。因此，脊部间隔WB优选为100微米以下。
基于上述理由，在实施方式8的半导体激光器元件中，脊部间隔WB优选设定在20微米以上、100微米以下。
在实施方式8中，如上所述，通过将脊部间隔WB设定在20微米以上，在形成电流阻挡层109时，抑制具有Al成分的由n型AlInP构成的电流阻挡层109蔓延到SiO2层114上并生长或多晶生长。由此，因为可抑制由n型AlInP构成的电流阻挡层109的多晶生长膜附着于SiO2层114，所以可抑制多晶生长膜附着于SiO2层114引起的高电阻化。结果，可抑制半导体激光器元件的电压上升。因此，可降低使用半导体激光器元件时的功耗。
另外，在实施方式8中，通过将脊部间隔WB设定在20微米以上、100微米以下，可不使结构复杂地抑制高电阻化。
另外，在实施方式8中，通过将脊部间隔WB的宽度设定在100微米以下，在向下连接方式的组装中，由于由钎焊料构成的焊接材料可平滑地蔓延到电极沟部G中，所以可抑制在半导体激光器元件的p侧欧姆电极110与副载置件或散热器(未图示)之间产生空间。由此，半导体激光器元件中产生的热可充分放热到副载置件或散热器，同时，可将半导体激光器元件稳定且准确地装配在副载置件或散热器上。
(实施方式9)
参照图48，说明实施方式9的半导体激光器元件与上述实施方式8不同，在伪脊部上残留SiO2层的状态下形成p侧欧姆电极的结构。实施方式9的其它结构与实施方式8一样。
在实施方式9中，与上述实施方式8一样，在n型GaAs基板101上，依次形成缓冲层102、n型包覆层103、MQW活性层(量子阱活性层)104、和p型第一包覆层105。另外，在p型第一包覆层105上形成台地形状(台形状)脊部112和一对伪脊部113。脊部112和一对伪脊部113与上述实施方式8一样，由p型第二包覆层106、中间层107、和接触层108构成。另外，实施方式9的各层102-108的组成和膜厚与实施方式8的各层102-108的组成和膜厚相同。
这里，在实施方式9中，与上述实施方式8一样，将脊部112的下端与伪脊部113的下端之间距离设定在约20微米以上、约100微米以下。另外，在一对伪脊部113的上面上形成SiO2层114。另外，形成具有约0.3微米厚度的由n型AlInP构成的电流阻挡层109a，以覆盖脊部112的两侧面、p型第一包覆层105的上面和伪脊部113的两侧面。另外，在脊部112(接触层108)上、电流阻挡层109a和SiO2层114上，形成p侧欧姆电极120。另外，作为上述p侧欧姆电极120，优选使用具有315W/m·K(27℃)导热率的Au(金)等的高导热率、放热性好的材料。该p侧欧姆电极120是本发明的[第一金属电极]的一例。另外，在n型GaAs基板101的背面上形成n侧欧姆电极111。
下面，参照图48和图49来说明实施方式9的半导体激光器元件的制造方法。
首先，使用与图41-43所示的实施方式8的制造工序一样的工序，形成脊部112和一对伪脊部113。
另外，在实施方式9中，去除一对伪脊部113上的SiO2层114，形成由n型AlInP构成的电流阻挡层109a。即，如图49所示，将脊部112和一对伪脊部113上的SiO2层114作为选择生长用掩膜，通过MOVPE法，在p型第一包覆层105的上面上、脊部112和一对伪脊部113的两侧面结晶生长具有约0.3微米厚度的由n型AlInP构成的电流阻挡层109a。作为上述由n型AlInP构成的电流阻挡层109a的结晶生长条件，优选生长温度为约600℃以上、约700℃以下，生长压力优选约50Torr以上、约100Torr以下。之后，通过蚀刻去除脊部112上的Si02层114。
最后，如图48所示，通过溅射法、真空淀积法或电子束淀积法等，在脊部112(接触层108)上和电流阻挡层109a上的规定区域中形成p侧欧姆电极120。另外，通过利用蚀刻来蚀刻n型GaAs基板101的背面，使从n型GaAs基板101的背面到p侧欧姆电极110的上面的厚度约为100微米。并且，通过溅射法、真空淀积法或电子线束淀积法等，在n型GaAs基板101的背面上形成n侧欧姆电极111。这样，形成实施方式9的半导体激光器元件。
在实施方式9中，如上所述，通过将脊部间隔WB设定在20微米以上，在形成电流阻挡层109a时，抑制具有Al成分的由n型AlInP构成的电流阻挡层109a延伸到SiO2层114上并生长或多晶生长。由此，因为可抑制由n型AlInP构成的电流阻挡层109a的多晶生长膜附着于脊部112上的SiO2层114，所以可抑制多晶生长膜附着于脊部112上的SiO2层114引起的高电阻化。结果，可抑制半导体激光器元件的电压上升。因此，可降低使用半导体激光器元件时的功耗。
另外，在实施方式9中，通过将脊部间隔WB设定在20微米以上、100微米以下的范围，可不使结构复杂地抑制高电阻化。
另外，在实施方式9中，通过将脊部间隔WB的宽度设定在100微米以下，在向下连接方式的组装中，由于由钎焊料构成的焊接材料可平滑地回到电极沟部G中，所以可抑制在半导体激光器元件的p侧欧姆电极120与副载置件或散热器(未图示)之间产生空间。由此，半导体激光器元件中产生的热可充分放热到副载置件或散热器，同时，可将半导体激光器元件稳定且准确地装配在副载置件或散热器上。
这次公开的实施方式在所有方面是示例，应认为非限制性的。本发明的范围由权利要求的范围而非上述实施方式的说明表示，还包含与权利要求的范围均等含义和范围内的所有变更。
例如，在上述实施方式1-9中，构成半导体激光器元件的半导体层由AlGaInP构成，但本发明不限于此，也可使用AlGaAs类、AlGaInAs类、GaInAsP类和GaN类等的III-V族化合物半导体。
另外，在上述实施方式3中，使用含Zn的金属层来作为第一p侧电极，但本发明不限于此，也可含有导电类型与构成脊部的半导体层相同的掺杂物，只要构成脊部的半导体层是III-V族化合物半导体，则也可包含从Cd、Be、Mg、Ca和Ba构成的组中选择的至少一种元素。
另外，在上述实施方式1和2中，作为第一p侧电极，使用从p型第一包覆层侧按Cr层、Au层的顺序层叠的Cr/Au层来形成，作为第二p侧电极，使用从p型第一包覆层侧按Pd层、Au层的顺序层叠的Pd/Au层来形成，但本发明不限于此，也可使用从p型第一包覆层侧按Ti层、Pt层、Au层的顺序层叠的Ti/Pt/Au层等其它金属材料来作为p侧电极材料。另外，金属电极也可以是2层以上。
另外，在上述实施方式1和7中，作为电流阻挡层，使用掺杂了Se的n型AlInP层与n型GaAs层的层叠膜，但本发明不限于此，也可使用SiN或SiO2等的绝缘层。
另外，在上述实施方式1-3中，脊部与伪脊部的间隔约为50微米，但本发明不限于此，也可隔开距脊部约20微米以上的距离来配置伪脊部。由此，在形成电流阻挡层时，由于可抑制多结晶膜在用作掩膜的SiO2膜上生长，所以可抑制半导体激光器元件的电阻增大。
另外，在上述实施方式1-9中，当形成脊部和伪脊部时，将p型第二包覆层蚀刻去除其膜厚大小(＝d)，以残留p型第一包覆层，但本发明不限于此，也可在p型第一包覆层与p型第二包覆层之间设置由GaInP等构成的蚀刻停止层。由此，可提高蚀刻的控制性。
另外，在上述实施方式1-7中，使用向阱层中导入压缩变形的变形补偿结构的发光层，但本发明不限于此，也可是向阱层中导入扩展变形的变形补偿结构的发光层，也可以是不导入变形的发光层。
另外，作为构成用于本发明的焊接材料的钎焊料的材料，可使用PbSn、AuSn、AgSn和SnAgCu等。

Claims (22)

1.一种半导体激光器元件，其特征在于，具备：
形成于基板上的发光层；
形成于所述发光层上、构成凸状脊部的半导体层；
至少覆盖所述脊部的侧面来形成的、由半导体构成的电流阻挡层；
接触所述脊部上面地形成的金属电极；和
与所述脊部隔开规定间隔并配置在所述脊部两侧的凸状的支承部，
由所述电流阻挡层覆盖所述支承部的上面、所述支承部的侧面中的所述脊部侧的侧面和所述支承部的侧面中与所述脊部相反侧的侧面，
所述金属电极包括与所述脊部的上面接触地形成的第一金属电极和在所述第一金属电极上形成的第二金属电极，
所述第一金属电极按照覆盖所述脊部的上面和在所述脊部的侧面形成的所述电流阻挡层的方式形成，
所述第二金属电极按照与在所述支承部的上面上和所述支承部的侧面中所述脊部侧的侧面上形成的所述电流阻挡层接触的方式形成。
2.根据权利要求1所述的半导体激光器元件，其特征在于：
在所述支承部的上面上形成所述由半导体构成的电流阻挡层，而不是形成在所述脊部的上面上。
3.根据权利要求2所述的半导体激光器元件，其特征在于：
所述支承部具有与所述脊部的上面相同的高度。
4.根据权利要求1所述的半导体激光器元件，其特征在于：
经焊接层将所述凸状脊部和所述支承部装配在副载置件上。
5.根据权利要求4所述的半导体激光器元件，其特征在于：
将所述金属电极装配在所述副载置件上，使所述金属电极中位于所述支承部上方的部分接触所述副载置件，同时，所述金属电极中位于所述脊部上方的部分不接触所述副载置件。
6.根据权利要求1所述的半导体激光器元件，其特征在于：
隔开规定间隔从所述元件端面向内侧配置所述支承部的侧面中与所述脊部相反侧的侧面。
7.根据权利要求1所述的半导体激光器元件，其特征在于：
所述金属电极的膜厚为5微米以上。
8.根据权利要求1所述的半导体激光器元件，其特征在于：
所述第一金属电极含有导电类型与构成所述脊部的半导体层相同的掺杂物。
9.根据权利要求8所述的半导体激光器元件，其特征在于：
构成所述脊部的半导体层由III-V族化合物半导体构成，
所述第一金属电极中含有的导电类型与构成所述脊部的半导体层相同的掺杂物包含从Zn、Cd、Be、Mg、Ca和Ba的组中选择的至少一个元素。
10.根据权利要求1所述的半导体激光器元件，其特征在于：
在所述脊部两侧分别各配置多个所述凸状支承部。
11.根据权利要求1所述的半导体激光器元件，其特征在于：
所述发光层在所述基板上隔开规定间隔形成，分别包含具有发光部的多个发光层，
构成所述凸状脊部的半导体层、所述电流阻挡层、所述金属电极和所述凸状支承部形成于所述多个发光层的每个之上。
12.根据权利要求1所述的半导体激光器元件，其特征在于：
所述脊部的下端与所述支承部的下端的间隔为20微米以上。
13.根据权利要求12所述的半导体激光器元件，其特征在于：
所述脊部的下端与所述支承部的下端的间隔为100微米以下。
14.根据权利要求12所述的半导体激光器元件，其特征在于：
所述电流阻挡层由包含铝的化合物半导体构成。
15.一种半导体激光器元件，其特征在于，具备：
形成于基板上的发光层；
形成于所述发光层上、构成凸状脊部的半导体层；
形成于所述脊部侧面的电流阻挡层；
接触所述脊部上的上面地形成的第一金属电极；
形成于所述第一金属电极上、紧贴性比所述第一金属电极好的第二金属电极；和
与所述脊部隔开规定间隔并配置在所述脊部两侧的凸状的支承部，
由所述电流阻挡层覆盖所述支承部的上面、所述支承部的侧面中的所述脊部侧的侧面和所述支承部的侧面中与所述脊部相反侧的侧面，
所述第一金属电极按照覆盖所述脊部的上面和在所述脊部的侧面形成的所述电流阻挡层的方式形成，
所述第二金属电极按照与在所述支承部的上面上和所述支承部的侧面中所述脊部侧的侧面上形成的所述电流阻挡层接触的方式形成。
16.根据权利要求15所述的半导体激光器元件，其特征在于：
形成为所述第二金属电极接触所述电流阻挡层。
17.根据权利要求15所述的半导体激光器元件，其特征在于：
所述第一金属电极含有导电类型与构成所述脊部的半导体层相同的掺杂物。
18.根据权利要求17所述的半导体激光器元件，其特征在于：
构成所述脊部的半导体层由III-V族化合物半导体构成，
所述第一金属电极中含有的导电类型与构成所述脊部的半导体层相同的掺杂物包含从Zn、Cd、Be、Mg、Ca和Ba的组中选择的至少一个元素。
19.根据权利要求15所述的半导体激光器元件，其特征在于：
所述第一金属电极与所述第二金属电极的膜厚之和为5微米以上。
20.一种半导体激光器元件的制造方法，其特征在于，具备：
在基板上形成发光层的工序；
在所述发光层上形成构成凸状脊部的半导体层的工序；
形成由半导体构成的电流阻挡层以至少覆盖所述脊部的侧面的工序；
按照接触所述脊部的上面的方式形成金属电极的工序；和
形成凸状的支承部、以使所述脊部的下端与所述支承部的下端的间隔为20微米以上的工序，
由所述电流阻挡层覆盖所述支承部的上面、所述支承部的侧面中的所述脊部侧的侧面和所述支承部的侧面中与所述脊部相反侧的侧面，
形成所述金属电极的工序包括与所述脊部的上面接触地形成第一金属电极的工序和在所述第一金属电极上形成第二金属电极的工序，
所述第一金属电极按照覆盖所述脊部的上面和在所述脊部的侧面形成的所述电流阻挡层的方式形成，
所述第二金属电极按照与在所述支承部的上面上和所述支承部的侧面中所述脊部侧的侧面上形成的所述电流阻挡层接触的方式形成。
21.根据权利要求20所述的半导体激光器元件的制造方法，其特征在于：
形成所述支承部的工序包含形成所述支承部以使所述脊部的下端与所述支承部的下端的间隔为100微米以下的工序。
22.根据权利要求20所述的半导体激光器元件的制造方法，其特征在于，
形成所述电流阻挡层的工序包含：
在所述脊部的上面形成电介质构成的掩膜的工序；和
在所述掩膜以外的部分中使由所述半导体构成的电流阻挡层结晶生长的工序。
CN2004100316299A 2003-03-31 2004-03-31 半导体激光器元件及其制造方法 Expired - Fee Related CN1534841B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003093976 2003-03-31
JP2003093976 2003-03-31
JP2003-093976 2003-03-31
JP2003337877A JP2005109003A (ja) 2003-09-29 2003-09-29 半導体レーザ素子およびその製造方法
JP2003337877 2003-09-29
JP2003-337877 2003-09-29

Publications (2)

Publication Number Publication Date
CN1534841A CN1534841A (zh) 2004-10-06
CN1534841B true CN1534841B (zh) 2010-04-21

Family

ID=33512924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100316299A Expired - Fee Related CN1534841B (zh) 2003-03-31 2004-03-31 半导体激光器元件及其制造方法

Country Status (2)

Country Link
US (2) US7260130B2 (zh)
CN (1) CN1534841B (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061022B1 (en) * 2003-08-26 2006-06-13 United States Of America As Represented By The Secretary Of The Army Lateral heat spreading layers for epi-side up ridge waveguide semiconductor lasers
WO2005124952A1 (ja) * 2004-06-18 2005-12-29 Sony Corporation 半導体発光装置およびその製造方法
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
JP2006128609A (ja) * 2004-09-30 2006-05-18 Toshiba Corp リッジ導波型半導体レーザおよびその製造方法
US7707603B2 (en) * 2005-01-28 2010-04-27 Microsoft Corporation Digital media transfer based on user behavior
JP4872450B2 (ja) * 2006-05-12 2012-02-08 日立電線株式会社 窒化物半導体発光素子
CN100592584C (zh) * 2006-07-21 2010-02-24 三菱电机株式会社 半导体光元件的制造方法
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9404197B2 (en) 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
EP2319086A4 (en) 2008-08-04 2014-08-27 Soraa Inc WHITE LIGHTING DEVICES WITH NON POLAR OR SEMI-POLAR GALLIUM-HARDENED MATERIALS AND INFLUENCES
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8323405B2 (en) 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US7976630B2 (en) 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US20100147210A1 (en) * 2008-12-12 2010-06-17 Soraa, Inc. high pressure apparatus and method for nitride crystal growth
US8461071B2 (en) 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9589792B2 (en) 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8306081B1 (en) * 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
JP5465514B2 (ja) * 2009-11-19 2014-04-09 日本オクラロ株式会社 光半導体装置
JP5660940B2 (ja) * 2010-04-27 2015-01-28 住友電工デバイス・イノベーション株式会社 光半導体装置の製造方法
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8492185B1 (en) 2011-07-14 2013-07-23 Soraa, Inc. Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
US9694158B2 (en) 2011-10-21 2017-07-04 Ahmad Mohamad Slim Torque for incrementally advancing a catheter during right heart catheterization
US10029955B1 (en) 2011-10-24 2018-07-24 Slt Technologies, Inc. Capsule for high pressure, high temperature processing of materials and methods of use
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
US9275912B1 (en) 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
US9299555B1 (en) 2012-09-28 2016-03-29 Soraa, Inc. Ultrapure mineralizers and methods for nitride crystal growth
US9650723B1 (en) 2013-04-11 2017-05-16 Soraa, Inc. Large area seed crystal for ammonothermal crystal growth and method of making
JP2014229744A (ja) * 2013-05-22 2014-12-08 住友電気工業株式会社 半導体発光組立体
KR102256591B1 (ko) * 2014-10-31 2021-05-27 서울바이오시스 주식회사 고효율 발광 장치
US10892597B2 (en) 2016-07-14 2021-01-12 Panasonic Corporation Nitride semiconductor laser and nitride semiconductor laser device
US10174438B2 (en) 2017-03-30 2019-01-08 Slt Technologies, Inc. Apparatus for high pressure reaction
CN108551077A (zh) * 2018-03-08 2018-09-18 深圳瑞波光电子有限公司 一种半导体激光器件及其制作方法
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
TWI772587B (zh) * 2018-12-28 2022-08-01 晶元光電股份有限公司 半導體元件
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
US20210210930A1 (en) * 2020-01-08 2021-07-08 Applied Optoelectronics, Inc. Techniques for electrically isolating n and p-side regions of a semiconductor laser chip for p-side down bonding
WO2021162727A1 (en) 2020-02-11 2021-08-19 SLT Technologies, Inc Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US20210288222A1 (en) * 2020-03-11 2021-09-16 Lumileds Llc Light Emitting Diode Devices With Common Electrode

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781097B2 (ja) * 1992-01-30 1998-07-30 三菱電機株式会社 半導体装置およびその製造方法
JPH0645683A (ja) 1992-07-21 1994-02-18 Sharp Corp 半導体レーザ素子
JP3451818B2 (ja) 1995-12-15 2003-09-29 ソニー株式会社 半導体レーザー
JPH10284794A (ja) 1997-04-02 1998-10-23 Sony Corp 半導体レーザ
US20020028390A1 (en) * 1997-09-22 2002-03-07 Mohammad A. Mazed Techniques for fabricating and packaging multi-wavelength semiconductor laser array devices (chips) and their applications in system architectures
JPH11145558A (ja) 1997-11-05 1999-05-28 Hitachi Ltd 半導体光素子、送受信モジュールおよび光通信システム
DE69932686T2 (de) 1998-09-25 2007-08-09 Mitsubishi Chemical Corp. Halbleiterlichtstrahler und dessen Herstellungsverfahren
JP3864634B2 (ja) 1998-09-25 2007-01-10 三菱化学株式会社 半導体発光装置及びその製造方法
JP2000244063A (ja) 1999-02-19 2000-09-08 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2001024280A (ja) 1999-07-13 2001-01-26 Oki Electric Ind Co Ltd 半導体光機能素子
JP4067278B2 (ja) * 2001-01-29 2008-03-26 三洋電機株式会社 半導体発光素子およびその製造方法
JP4148664B2 (ja) * 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
JP3679720B2 (ja) 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP4370911B2 (ja) * 2001-05-31 2009-11-25 日亜化学工業株式会社 半導体レーザ素子
JP2003031905A (ja) 2001-07-12 2003-01-31 Hitachi Ltd 多ビーム半導体レーザ素子及び半導体レーザ装置

Also Published As

Publication number Publication date
US20040252739A1 (en) 2004-12-16
US7260130B2 (en) 2007-08-21
CN1534841A (zh) 2004-10-06
US20070274359A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
CN1534841B (zh) 半导体激光器元件及其制造方法
JP5194055B2 (ja) フリップチップ接合で製作した多重波長レーザアレー
JP3685306B2 (ja) ２波長半導体レーザ素子及びその製造方法
EP1434320B1 (en) Semiconductor laser device and method of manufacturing the same
US8275013B2 (en) Semiconductor laser device and method of manufacturing the same
JP2004274057A (ja) 半導体レーザーダイオードのサブマウント、その製造方法及びこれを採用した半導体レーザーダイオード組立体
US5663975A (en) Multi-beam semiconductor laser with separated contacts characterized by semiconductor mixed crystal and active layer
JP3659621B2 (ja) 窒化物系半導体レーザ装置の製造方法
JP2003101113A (ja) 窒化物半導体レーザ装置
JP3081094B2 (ja) 半導体レーザ及びその製造方法
JP4583058B2 (ja) 半導体レーザ素子
JP2005191209A (ja) 半導体レーザ装置およびその製造方法
JP2004186678A (ja) 窒化物半導体発光素子
CA2186575C (en) High output semiconductor laser element having robust electrode structure
JP2000124540A (ja) 半導体発光素子
EP1677397A1 (en) Semiconductor laser and manufacturing method
JP2001015861A (ja) 半導体レーザ装置
JP2005327826A (ja) 集積型半導体レーザ装置、集積型半導体レーザ装置の製造方法、集積型半導体発光装置、集積型半導体発光装置の製造方法、光学ピックアップ装置および光ディスク装置
JP2007129162A (ja) 半導体レーザ装置および半導体レーザ素子
KR100277938B1 (ko) 화합물 반도체 레이저 다이오드 및 그 제조방법
EP0457344A2 (en) Semiconductor light-emitting device
JP2001094211A (ja) 半導体発光素子およびその製造方法
JP2006024665A (ja) アレイ型半導体レーザ装置
JP2003060276A (ja) 半導体発光装置およびその製造方法
JPH05226770A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20130331