JP2000124540A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JP2000124540A JP2000124540A JP29553298A JP29553298A JP2000124540A JP 2000124540 A JP2000124540 A JP 2000124540A JP 29553298 A JP29553298 A JP 29553298A JP 29553298 A JP29553298 A JP 29553298A JP 2000124540 A JP2000124540 A JP 2000124540A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- semiconductor
- metal layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005219 brazing Methods 0.000 abstract description 36
- 238000005520 cutting process Methods 0.000 abstract description 12
- 239000010931 gold Substances 0.000 description 59
- 239000000463 material Substances 0.000 description 35
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 25
- 229910003460 diamond Inorganic materials 0.000 description 20
- 239000010432 diamond Substances 0.000 description 20
- 238000003776 cleavage reaction Methods 0.000 description 18
- 230000007017 scission Effects 0.000 description 18
- 239000000758 substrate Substances 0.000 description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000005253 cladding Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005275 alloying Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 230000009193 crawling Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910003086 Ti–Pt Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 ジャンクションダウン形態の実装時のｐ−ｎ
接合短絡不良発生率を低減し、歩留及び信頼性の低下を
防止する。 【解決の手段】 半導体チップ１０のｐ−ｎ接合部が露
出している側面に接する辺に沿って、Ａｕ膜２８ｂが除
去されＴｉ膜２８ｂが露出している領域を設け、ｐ−ｎ
接合短絡の原因であるチップ側面へのロウ材４２の這い
上がりの起点となる、チップ切り分け作業時におけるＡ
ｕ膜２８ｂのチップ側面への張り付きまたは側面からの
はみ出しを防止する。
接合短絡不良発生率を低減し、歩留及び信頼性の低下を
防止する。 【解決の手段】 半導体チップ１０のｐ−ｎ接合部が露
出している側面に接する辺に沿って、Ａｕ膜２８ｂが除
去されＴｉ膜２８ｂが露出している領域を設け、ｐ−ｎ
接合短絡の原因であるチップ側面へのロウ材４２の這い
上がりの起点となる、チップ切り分け作業時におけるＡ
ｕ膜２８ｂのチップ側面への張り付きまたは側面からの
はみ出しを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体発光素子に関
し、特に半導体発光素子を構成する半導体チップの電極
構造の改良に関するものである。
し、特に半導体発光素子を構成する半導体チップの電極
構造の改良に関するものである。
【０００２】
【従来の技術】半導体発光素子は一般に、半導体基板及
びエピタキシャル成長により前記半導体基板上に形成し
たｐ−ｎ接合（ジャンクション）を含む積層構造を加工
して得られる半導体チップの前記積層構造上部に形成さ
れている電極を、半導体素子の電極を構成する金属ステ
ムまたはマウントにロウ材を用いて固着して構成され
る。該構成は、チップの前記積層構造側がステムに固着
されるため、ジャンクションダウン形態での実装と呼ば
れる。
びエピタキシャル成長により前記半導体基板上に形成し
たｐ−ｎ接合（ジャンクション）を含む積層構造を加工
して得られる半導体チップの前記積層構造上部に形成さ
れている電極を、半導体素子の電極を構成する金属ステ
ムまたはマウントにロウ材を用いて固着して構成され
る。該構成は、チップの前記積層構造側がステムに固着
されるため、ジャンクションダウン形態での実装と呼ば
れる。
【０００３】前記チップの前記積層構造上部に形成され
る前記電極は、前記半導体基板がｎ型の場合にはｐ型領
域に対する電極となり、逆に前記半導体基板がｐ型の場
合にはｎ型領域に対する電極となる。いずれの場合も、
一般にｐ型またはｎ型半導体にオーミック接触する金属
層とステムに固着される側の金属層を含む積層構造を有
している。
る前記電極は、前記半導体基板がｎ型の場合にはｐ型領
域に対する電極となり、逆に前記半導体基板がｐ型の場
合にはｎ型領域に対する電極となる。いずれの場合も、
一般にｐ型またはｎ型半導体にオーミック接触する金属
層とステムに固着される側の金属層を含む積層構造を有
している。
【０００４】また前記半導体チップは、半導体層の積層
工程を含む、前記半導体基板の形状を保ったままの状態
での加工工程（一般にウェハプロセスと呼ばれる）が終
了し、上面に前記電極金属層を有する状態で、一般に正
方形または長方形に切り分けられ、さらに所定の加工工
程（切り分け工程を含めて、一般に組立工程と呼ばれ
る）を経て半導体素子となる。ここで前記切り分け作業
は、前記電極金属上面側から、発光ダイオード等であれ
ばダイサーと呼ばれるダイアモンド・ソー等を用いて直
接行われ、半導体レーザであればスクライバーと呼ばれ
る装置でダイアモンド針を用いて所定の間隔で所定の方
向にけがき線（スクライブ線とも呼ばれる）をいれた
後、該けがき線に沿って前記半導体基板をへき開して行
われる。なお半導体レーザの場合前記へき開は２度行わ
れ、初めのへき開（１次へき開と呼ばれる）により細く
長いバーとし、対向するへき開面の一方に高反射率膜、
他方に低反射率膜を被着し、次いで２次へき開によりチ
ップ化する。
工程を含む、前記半導体基板の形状を保ったままの状態
での加工工程（一般にウェハプロセスと呼ばれる）が終
了し、上面に前記電極金属層を有する状態で、一般に正
方形または長方形に切り分けられ、さらに所定の加工工
程（切り分け工程を含めて、一般に組立工程と呼ばれ
る）を経て半導体素子となる。ここで前記切り分け作業
は、前記電極金属上面側から、発光ダイオード等であれ
ばダイサーと呼ばれるダイアモンド・ソー等を用いて直
接行われ、半導体レーザであればスクライバーと呼ばれ
る装置でダイアモンド針を用いて所定の間隔で所定の方
向にけがき線（スクライブ線とも呼ばれる）をいれた
後、該けがき線に沿って前記半導体基板をへき開して行
われる。なお半導体レーザの場合前記へき開は２度行わ
れ、初めのへき開（１次へき開と呼ばれる）により細く
長いバーとし、対向するへき開面の一方に高反射率膜、
他方に低反射率膜を被着し、次いで２次へき開によりチ
ップ化する。
【０００５】従って半導体発光素子の場合、前記半導体
チップの２組の対向する側面の内少なくとも１組が露出
した、すなわちｐ−ｎ接合部が露出した状態で、前記ス
テムへの固着作業が行われる。該固着は前記半導体チッ
プ側の前記電極層と前記金属ステム面との間にインジウ
ム（Ｉｎ）等のロウ材を介在させて前記半導体チップを
前記ステムに圧着し、前記ロウ材を加熱溶解して前記電
極層と合金化させることにより行われる。
チップの２組の対向する側面の内少なくとも１組が露出
した、すなわちｐ−ｎ接合部が露出した状態で、前記ス
テムへの固着作業が行われる。該固着は前記半導体チッ
プ側の前記電極層と前記金属ステム面との間にインジウ
ム（Ｉｎ）等のロウ材を介在させて前記半導体チップを
前記ステムに圧着し、前記ロウ材を加熱溶解して前記電
極層と合金化させることにより行われる。
【０００６】従ってステムに固着される側の前記電極層
を形成する金属は、（１）前記ロウ材を介してステムに
圧着できるだけの柔らかさ、すなわち展延性の高さを有
し、（２）前記半導体チップの電気的及び光学的特性を
劣化させることのない低温で前記ロウ材と合金化できる
ものでなければならないことから、一般に金（Ａｕ）が
用いられている。
を形成する金属は、（１）前記ロウ材を介してステムに
圧着できるだけの柔らかさ、すなわち展延性の高さを有
し、（２）前記半導体チップの電気的及び光学的特性を
劣化させることのない低温で前記ロウ材と合金化できる
ものでなければならないことから、一般に金（Ａｕ）が
用いられている。
【０００７】固着後の前記半導体チップは、固着面から
前記ロウ材が側面に沿って不規則に拡がり、拡がりの先
端は線状に伸びている（一般に這い上がりと呼ばれる）
ものが多い。
前記ロウ材が側面に沿って不規則に拡がり、拡がりの先
端は線状に伸びている（一般に這い上がりと呼ばれる）
ものが多い。
【０００８】前記ｐ−ｎ接合部が露出した側面に前記ロ
ウ材の前記這い上がりが起こり、該這い上がりの先端が
前記ｐ−ｎ接合部に届いている場合には、該ｐ−ｎ接合
が短絡されてしまう。半導体発光素子は順バイアスで動
作するから、前記ｐ−ｎ接合部の短絡により直ちに半導
体発光素子が動作不能となることはない。しかし発光に
寄与すべき順バイアス電流の一部が前記這い上がったロ
ウ材を通して流れるため、発光量と素子に流れる電流と
の比、すなわち発光効率が低下する。さらに半導体レー
ザの場合は、レーザ発振閾値電流が大きくなる。また前
記ｐ−ｎ接合部の短絡が起こると、半導体発光素子の逆
電界耐圧特性をはじめ各種電気特性が低下する。前記発
光効率及び該各種電気特性の低下、前記レーザ発振の閾
値電流の増大により、半導体発光素子の諸特性に対して
あらかじめ定められた数値が満足されないとき、該半導
体発光素子は不良品と判定される。また良品と判定され
た場合でも、前記数値の限界に極めて近い状態でかろう
じて良品となったものは、比較的短時間で特性不良とな
る可能性が極めて高い。
ウ材の前記這い上がりが起こり、該這い上がりの先端が
前記ｐ−ｎ接合部に届いている場合には、該ｐ−ｎ接合
が短絡されてしまう。半導体発光素子は順バイアスで動
作するから、前記ｐ−ｎ接合部の短絡により直ちに半導
体発光素子が動作不能となることはない。しかし発光に
寄与すべき順バイアス電流の一部が前記這い上がったロ
ウ材を通して流れるため、発光量と素子に流れる電流と
の比、すなわち発光効率が低下する。さらに半導体レー
ザの場合は、レーザ発振閾値電流が大きくなる。また前
記ｐ−ｎ接合部の短絡が起こると、半導体発光素子の逆
電界耐圧特性をはじめ各種電気特性が低下する。前記発
光効率及び該各種電気特性の低下、前記レーザ発振の閾
値電流の増大により、半導体発光素子の諸特性に対して
あらかじめ定められた数値が満足されないとき、該半導
体発光素子は不良品と判定される。また良品と判定され
た場合でも、前記数値の限界に極めて近い状態でかろう
じて良品となったものは、比較的短時間で特性不良とな
る可能性が極めて高い。
【０００９】すなわち半導体チップの側面における前記
ロウ材の這い上がりは、半導体発光素子の歩留（良品
率）及び信頼性の低下の原因となる。
ロウ材の這い上がりは、半導体発光素子の歩留（良品
率）及び信頼性の低下の原因となる。
【００１０】前記ロウ材の這い上がりによる歩留及び信
頼性の低下の防止を意図した構成として、例えば須郷等
（特許公開平８−１７２２３８号）は、ウェハプロセス
において、前記２次へき開を行うスクライブ線に相当す
る領域に前記半導体基板面まで到達する深さ約３μｍの
溝を掘り込み、該溝の側面及び底面を絶縁膜で覆うとい
う半導体レーザ素子の製法を開示している。本構成によ
る半導体レーザ・チップは、２組の対向する側面の内１
組は前述のように高反射率膜及び低反射率膜で被覆さ
れ、残る１組は絶縁膜で被覆されているため、前記ｐ−
ｎ接合部が露出する側面はなく、従ってチップ固着時に
前記ロウ材の這い上がりが生じても前記ｐ−ｎ接合部の
短絡は起こらず、よって半導体レーザ素子の歩留及び信
頼性の低下は生じない。
頼性の低下の防止を意図した構成として、例えば須郷等
（特許公開平８−１７２２３８号）は、ウェハプロセス
において、前記２次へき開を行うスクライブ線に相当す
る領域に前記半導体基板面まで到達する深さ約３μｍの
溝を掘り込み、該溝の側面及び底面を絶縁膜で覆うとい
う半導体レーザ素子の製法を開示している。本構成によ
る半導体レーザ・チップは、２組の対向する側面の内１
組は前述のように高反射率膜及び低反射率膜で被覆さ
れ、残る１組は絶縁膜で被覆されているため、前記ｐ−
ｎ接合部が露出する側面はなく、従ってチップ固着時に
前記ロウ材の這い上がりが生じても前記ｐ−ｎ接合部の
短絡は起こらず、よって半導体レーザ素子の歩留及び信
頼性の低下は生じない。
【００１１】ところで半導体レーザ素子をはじめ、半導
体発光素子の積層構造は一般に組成の異なる数種の半導
体層からなっている。該積層構造に化学的エッチングに
より前記溝を掘り込む場合、ある与えられたエッチング
液に対するエッチング速度は組成の異なる半導体間では
必ずしも等しくはないため、各層ごとにエッチングされ
る量が異なり前記掘り込まれた溝の側面には凹凸が生じ
る。特にＩｎＧａＰ系の層とＧａＡｓまたはＡｌＧａＡ
ｓ系の層を含む積層構造の場合、ＧａＡｓまたはＡｌＧ
ａＡｓ系用のエッチング液ではＩｎＧａＰ系をエッチン
グできないため、前記溝を掘り込む工程で複数のエッチ
ング液を使用しなければならず、工程が煩雑になるだけ
でなく、前記溝側面の凹凸がさらに激しくなることもあ
る。前記側面に凹凸をもつ溝の側面及び底面を前記絶縁
膜で完全に被覆することは極めて困難である。特に前記
溝の開口部から見て影になる部分への被覆は、前記凹凸
の差が大きい場合にはほとんど不可能である。
体発光素子の積層構造は一般に組成の異なる数種の半導
体層からなっている。該積層構造に化学的エッチングに
より前記溝を掘り込む場合、ある与えられたエッチング
液に対するエッチング速度は組成の異なる半導体間では
必ずしも等しくはないため、各層ごとにエッチングされ
る量が異なり前記掘り込まれた溝の側面には凹凸が生じ
る。特にＩｎＧａＰ系の層とＧａＡｓまたはＡｌＧａＡ
ｓ系の層を含む積層構造の場合、ＧａＡｓまたはＡｌＧ
ａＡｓ系用のエッチング液ではＩｎＧａＰ系をエッチン
グできないため、前記溝を掘り込む工程で複数のエッチ
ング液を使用しなければならず、工程が煩雑になるだけ
でなく、前記溝側面の凹凸がさらに激しくなることもあ
る。前記側面に凹凸をもつ溝の側面及び底面を前記絶縁
膜で完全に被覆することは極めて困難である。特に前記
溝の開口部から見て影になる部分への被覆は、前記凹凸
の差が大きい場合にはほとんど不可能である。
【００１２】イオン・スパッタリング等の物理的エッチ
ング法を用いれば上記の問題は回避できる。しかし物理
的エッチングは化学的エッチングに比べてエッチング速
度が極めて小さいため、ウェハ面に深さが約３μｍでダ
イアモンド針の先端が入る１００μｍ程度の幅をもつ前
記溝を、所定の間隔で平行に何本も掘り込むには極めて
長い時間がかかる。すなわち物理的エッチングは、実現
は可能であるが容易ではない。
ング法を用いれば上記の問題は回避できる。しかし物理
的エッチングは化学的エッチングに比べてエッチング速
度が極めて小さいため、ウェハ面に深さが約３μｍでダ
イアモンド針の先端が入る１００μｍ程度の幅をもつ前
記溝を、所定の間隔で平行に何本も掘り込むには極めて
長い時間がかかる。すなわち物理的エッチングは、実現
は可能であるが容易ではない。
【００１３】すなわち上記の構造は、前記ロウ材の這い
上がりによる半導体発光素子の歩留及び信頼性の低下を
防止できる可能性を示してはいるが、実現は容易ではな
い。
上がりによる半導体発光素子の歩留及び信頼性の低下を
防止できる可能性を示してはいるが、実現は容易ではな
い。
【００１４】半導体発光素子が工業用のみならず民生用
としても広く大量に使用されるようになった現在、製造
コストの低減及び信頼性の向上が強く求められている。
従って前記ロウ材の這い上がりによる前記ｐ−ｎ接合部
の短絡を防止し、よって半導体発光素子の歩留及び信頼
性の低下を防止できる、容易に実現可能な手法が強く望
まれている。
としても広く大量に使用されるようになった現在、製造
コストの低減及び信頼性の向上が強く求められている。
従って前記ロウ材の這い上がりによる前記ｐ−ｎ接合部
の短絡を防止し、よって半導体発光素子の歩留及び信頼
性の低下を防止できる、容易に実現可能な手法が強く望
まれている。
【００１５】
【発明が解決しようとする課題】ステムに固着される側
の電極金属層として一般に使用されているＡｕ膜は、前
述したように極めて展延性に富むことが選ばれる理由の
１つである。従って前記Ａｕ膜は、切り分け作業時のダ
イアモンド・ソーでの切断またはダイアモンド針でのけ
がき及びへき開時に容易に引き伸ばされる。このため、
前記引き伸ばされたＡｕ膜が切り分け作業後の前記半導
体チップ側面に張り付いていたり、あるいはバリ状に切
れて側面からはみ出していたりすることがしばしばであ
る。さらに、前記半導体チップ固着時に、上記のチップ
側面に張り付いているか、バリ状に側面からはみ出して
いるＡｕ膜を起点にして、前記ロウ材が這い上がること
が既に確認されている。
の電極金属層として一般に使用されているＡｕ膜は、前
述したように極めて展延性に富むことが選ばれる理由の
１つである。従って前記Ａｕ膜は、切り分け作業時のダ
イアモンド・ソーでの切断またはダイアモンド針でのけ
がき及びへき開時に容易に引き伸ばされる。このため、
前記引き伸ばされたＡｕ膜が切り分け作業後の前記半導
体チップ側面に張り付いていたり、あるいはバリ状に切
れて側面からはみ出していたりすることがしばしばであ
る。さらに、前記半導体チップ固着時に、上記のチップ
側面に張り付いているか、バリ状に側面からはみ出して
いるＡｕ膜を起点にして、前記ロウ材が這い上がること
が既に確認されている。
【００１６】上記の問題はステムに固着される側の電極
金属層として、Ａｕ以外の金属膜を選んだとしても解決
されない。なぜならばステムに固着される側の電極金属
層としての第１の選択基準である高展延性により、切り
分け作業後の前記電極膜の半導体チップ側面への張り付
き、側面からのバリ状のはみ出しが生じることは避けら
れず、さらに第２の選択基準であるロウ材との低温合金
化により、側面に張り付いているかまたは側面からバリ
状にはみ出している前記電極膜を起点とするロウ材の這
い上がりが生じてしまうからである。
金属層として、Ａｕ以外の金属膜を選んだとしても解決
されない。なぜならばステムに固着される側の電極金属
層としての第１の選択基準である高展延性により、切り
分け作業後の前記電極膜の半導体チップ側面への張り付
き、側面からのバリ状のはみ出しが生じることは避けら
れず、さらに第２の選択基準であるロウ材との低温合金
化により、側面に張り付いているかまたは側面からバリ
状にはみ出している前記電極膜を起点とするロウ材の這
い上がりが生じてしまうからである。
【００１７】本発明の目的は、前記電極膜の半導体チッ
プ側面への張り付きまたは側面からのバリ状のはみ出し
を無くし、よって前記チップ側面の前記ロウ材の這い上
がりを抑制して半導体発光素子の歩留及び信頼性の低下
を防止できる、容易に実現可能な、半導体チップの改良
された電極構造を提供することにある。
プ側面への張り付きまたは側面からのバリ状のはみ出し
を無くし、よって前記チップ側面の前記ロウ材の這い上
がりを抑制して半導体発光素子の歩留及び信頼性の低下
を防止できる、容易に実現可能な、半導体チップの改良
された電極構造を提供することにある。
【００１８】
【課題を解決するための手段】本発明による半導体発光
素子は、複数の半導体層を積層した半導体積層部と、該
半導体積層部の上面の少なくとも一部に接する第２金属
層と、該第２金属層の上面に接する第１金属層とを備え
た半導体発光素子において、前記第１金属層の外縁の少
なくとも一部が前記第２金属層の外縁より内側に位置
し、前記第１金属層の外縁の外側に前記第２金属層の上
面が露出している領域を有することを特徴とするもので
ある。
素子は、複数の半導体層を積層した半導体積層部と、該
半導体積層部の上面の少なくとも一部に接する第２金属
層と、該第２金属層の上面に接する第１金属層とを備え
た半導体発光素子において、前記第１金属層の外縁の少
なくとも一部が前記第２金属層の外縁より内側に位置
し、前記第１金属層の外縁の外側に前記第２金属層の上
面が露出している領域を有することを特徴とするもので
ある。
【００１９】前記第２金属層は、高融点金属からなる
か、あるいは複数の金属層を積層してなり、該積層金属
層の少なくとも最上層が高融点金属層であることが望ま
しい。
か、あるいは複数の金属層を積層してなり、該積層金属
層の少なくとも最上層が高融点金属層であることが望ま
しい。
【００２０】前記高融点金属は、白金（Ｐｔ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）及びタングステン（Ｗ）
のいずれか１つであることが望ましい。
（Ｔｉ）、モリブデン（Ｍｏ）及びタングステン（Ｗ）
のいずれか１つであることが望ましい。
【００２１】
【発明の効果】ステムに固着される側の電極金属層とし
て代表的なＡｕ膜を例に挙げて、本発明の効果を説明す
る。
て代表的なＡｕ膜を例に挙げて、本発明の効果を説明す
る。
【００２２】本発明の構造によれば、半導体発光素子の
半導体チップの少なくともｐ−ｎ接合部が露出している
側面に接する辺に沿ってＡｕ膜が存在しない領域を設け
ることができる。従って半導体チップの切り分け作業時
にダイアモンド・ソーまたはダイアモンド針がＡｕ膜に
接触することは無く、よってＡｕ膜が引き伸ばされるこ
とはない。ゆえに切り分け作業後にＡｕ膜のｐ−ｎ接合
部が露出している側面への張り付きまたは側面からのバ
リ状のはみ出しが見られることはなく、固着時に側面に
張り付くか側面からバリ状にはみ出したＡｕ膜を起点と
するロウ材の這い上がりも生じない。
半導体チップの少なくともｐ−ｎ接合部が露出している
側面に接する辺に沿ってＡｕ膜が存在しない領域を設け
ることができる。従って半導体チップの切り分け作業時
にダイアモンド・ソーまたはダイアモンド針がＡｕ膜に
接触することは無く、よってＡｕ膜が引き伸ばされるこ
とはない。ゆえに切り分け作業後にＡｕ膜のｐ−ｎ接合
部が露出している側面への張り付きまたは側面からのバ
リ状のはみ出しが見られることはなく、固着時に側面に
張り付くか側面からバリ状にはみ出したＡｕ膜を起点と
するロウ材の這い上がりも生じない。
【００２３】さらに本発明の構造によれば、Ａｕ膜は少
なくとも一部が半導体積層部の上面に接する第２金属層
の上面に接して設けられているから、Ａｕ膜の存在しな
い領域には第２金属層の上面が露出し、したがって半導
体チップ固着時にロウ材が半導体積層部上面に直接接触
し加熱されることによる、半導体発光素子の特性劣化を
生じることはない。
なくとも一部が半導体積層部の上面に接する第２金属層
の上面に接して設けられているから、Ａｕ膜の存在しな
い領域には第２金属層の上面が露出し、したがって半導
体チップ固着時にロウ材が半導体積層部上面に直接接触
し加熱されることによる、半導体発光素子の特性劣化を
生じることはない。
【００２４】またＡｕ層の部分的な除去は、従来からフ
ォトリソグラフィーと化学的エッチングにより行われて
いる技術を用いて容易に達成できる。
ォトリソグラフィーと化学的エッチングにより行われて
いる技術を用いて容易に達成できる。
【００２５】なお本発明の構造では、切り分け作業時に
第２金属層は必ずダイアモンド・ソーまたはダイアモン
ド針により切断される。したがって第２金属層が、Ａｕ
膜に比して展延性が小さく、ロウ材との合金化反応も小
さい金属で構成されているとしても、ロウ材の這い上が
りによるｐ−ｎ接合の短絡の可能性は残る。
第２金属層は必ずダイアモンド・ソーまたはダイアモン
ド針により切断される。したがって第２金属層が、Ａｕ
膜に比して展延性が小さく、ロウ材との合金化反応も小
さい金属で構成されているとしても、ロウ材の這い上が
りによるｐ−ｎ接合の短絡の可能性は残る。
【００２６】上記の問題は、第２金属層に固着時の加熱
温度でロウ材と合金化反応を起こさない高融点金属を用
いれば回避できる。
温度でロウ材と合金化反応を起こさない高融点金属を用
いれば回避できる。
【００２７】またｐ型またはｎ型の半導体とオーミック
接触をする金属が、必ずしも高融点金属あるいはＡｕ膜
との接着強度の大きい金属であるとは限らないが、第２
金属層を半導体とオーミック接触する金属層及び該金属
層とＡｕ膜の両者との接着強度の大きい高融点金属層か
らなる２層積層構造とすることにより、Ａｕ膜のはがれ
を生じることなくロウ材の這い上がりを防止できる。
接触をする金属が、必ずしも高融点金属あるいはＡｕ膜
との接着強度の大きい金属であるとは限らないが、第２
金属層を半導体とオーミック接触する金属層及び該金属
層とＡｕ膜の両者との接着強度の大きい高融点金属層か
らなる２層積層構造とすることにより、Ａｕ膜のはがれ
を生じることなくロウ材の這い上がりを防止できる。
【００２８】さらに高融点金属層のもつ高い内部応力を
緩和し、内部応力による高融点金属層のはがれを防止す
るため、第２金属層を３層以上の積層構造とする必要が
ある場合であっても、半導体に接する層が半導体とオー
ミック接触する金属層であり、最上層が高融点金属層で
あれば、固着作業時のロウ材の這い上がりを防止でき
る。
緩和し、内部応力による高融点金属層のはがれを防止す
るため、第２金属層を３層以上の積層構造とする必要が
ある場合であっても、半導体に接する層が半導体とオー
ミック接触する金属層であり、最上層が高融点金属層で
あれば、固着作業時のロウ材の這い上がりを防止でき
る。
【００２９】固着時の加熱温度でロウ材と合金化反応を
起こさない高融点金属には、白金（Ｐｔ），チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）が
ある。
起こさない高融点金属には、白金（Ｐｔ），チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）が
ある。
【００３０】
【実施例】本発明の第１の実施例を図１を用いて説明す
る。図１（ａ）は、本発明を実施した利得導波型半導体
レーザ素子を構成する半導体チップの反射膜が被覆され
た側面側から見た断面構造図、図１（ｂ）は該半導体チ
ップを上面から見た平面構造図、図１（ｃ）は該半導体
チップをジャンクションダウン形態でステムに実装した
状態を示す本発明の第１の実施例の断面模式図である。
る。図１（ａ）は、本発明を実施した利得導波型半導体
レーザ素子を構成する半導体チップの反射膜が被覆され
た側面側から見た断面構造図、図１（ｂ）は該半導体チ
ップを上面から見た平面構造図、図１（ｃ）は該半導体
チップをジャンクションダウン形態でステムに実装した
状態を示す本発明の第１の実施例の断面模式図である。
【００３１】前記半導体チップ１０は、以下のようにし
て作成した。Ｓｉドープ量２×１０18ｃｍ-3のｎ−Ｇａ
Ａｓ基板２１上に減圧有機金属化学的気相成長（ＭＯＣ
ＶＤ）法により、順次Ｓｉドープ量１×１０18ｃｍ-3、
厚さ０．５μｍのｎ−ＧａＡｓバッファ層２２、Ｓｉド
ープ量１×１０18ｃｍ-3、厚さ２．５μｍのｎ−Ａｌ
0.5Ｇａ0.5Ａｓクラッド層２３，アンドープＳＣＨ活性
層２４，Ｚｎドープ量１×１０18ｃｍ-3、厚さ２μｍの
ｐ−Ａｌ0.5Ｇａ0.5Ａｓクラッド層２５，Ｚｎドープ量
３×１０19ｃｍ-3、厚さ０．３μｍのｐ−ＧａＡｓキャ
ップ層２６を積層した。ＳＣＨ活性層２４の層構成はｎ
−Ａｌ0.5Ｇａ0.5Ａｓクラッド層２３側から、アンドー
プ、厚さ０．０５μｍのＡｌ0.25Ｇａ0.75Ａｓ光ガイド
層、アンドープ、厚さ８ｎｍのＡｌ0.05Ｇａ0.95Ａｓ量
子井戸、アンドープ、厚さ０．０５μｍのＡｌ0.25Ｇａ
0.75Ａｓ光ガイド層とした。半導体層の積層が終了した
後、プラズマＣＶＤ法によりＳｉＯ2膜２７を積層し、
フォトリソグラフィー法により５０μｍ幅のＳｉＯ2膜
２７を除去して電極窓３０を形成した。次いでスパッタ
リング法によりＴｉ層２８ａ及びＡｕ層２８ｂを順次積
層したｐ側電極層２８に４００℃、３０分の加熱処理
（一般にシンターまたはアロイと呼ばれる）を施してオ
ーミック電極とした。さらにフォトリソグラフィー法に
より２次へき開線を中心に１００μｍ幅のＡｕ層２８ｂ
をＩ2−ＫＩ水溶液で除去し、Ｔｉ層２８ａを露出させ
た。次にｎ−ＧａＡｓ基板２１を全厚が１００μｍにな
るまで研磨し、研磨面に真空蒸着法によりＡｕＧｅ層、
Ｎｉ層、Ａｕ層を順次積層してｎ側電極２９とし、３５
０℃でシンターしてオーミック電極とした。さらに１次
へき開して得られた対向するへき開面の一方に反射率１
０％以下の低反射率膜３１、他方に反射率９５％以上の
高反射率膜３２を被着した。最後に前記１００μｍ幅の
Ａｕ層２８ｂ除去部の中心線に沿って２次へき開を行
い、半導体チップ１０を得た。該半導体チップ１０を、
上面にＩｎ層４２をロウ材として有する金属ステム４１
上に半導体積層部１１側を圧着加熱し、Ａｕ層２８ｂと
Ｉｎ層４２との合金層４３を形成して半導体チップ１０
をステム４１上に固着した。
て作成した。Ｓｉドープ量２×１０18ｃｍ-3のｎ−Ｇａ
Ａｓ基板２１上に減圧有機金属化学的気相成長（ＭＯＣ
ＶＤ）法により、順次Ｓｉドープ量１×１０18ｃｍ-3、
厚さ０．５μｍのｎ−ＧａＡｓバッファ層２２、Ｓｉド
ープ量１×１０18ｃｍ-3、厚さ２．５μｍのｎ−Ａｌ
0.5Ｇａ0.5Ａｓクラッド層２３，アンドープＳＣＨ活性
層２４，Ｚｎドープ量１×１０18ｃｍ-3、厚さ２μｍの
ｐ−Ａｌ0.5Ｇａ0.5Ａｓクラッド層２５，Ｚｎドープ量
３×１０19ｃｍ-3、厚さ０．３μｍのｐ−ＧａＡｓキャ
ップ層２６を積層した。ＳＣＨ活性層２４の層構成はｎ
−Ａｌ0.5Ｇａ0.5Ａｓクラッド層２３側から、アンドー
プ、厚さ０．０５μｍのＡｌ0.25Ｇａ0.75Ａｓ光ガイド
層、アンドープ、厚さ８ｎｍのＡｌ0.05Ｇａ0.95Ａｓ量
子井戸、アンドープ、厚さ０．０５μｍのＡｌ0.25Ｇａ
0.75Ａｓ光ガイド層とした。半導体層の積層が終了した
後、プラズマＣＶＤ法によりＳｉＯ2膜２７を積層し、
フォトリソグラフィー法により５０μｍ幅のＳｉＯ2膜
２７を除去して電極窓３０を形成した。次いでスパッタ
リング法によりＴｉ層２８ａ及びＡｕ層２８ｂを順次積
層したｐ側電極層２８に４００℃、３０分の加熱処理
（一般にシンターまたはアロイと呼ばれる）を施してオ
ーミック電極とした。さらにフォトリソグラフィー法に
より２次へき開線を中心に１００μｍ幅のＡｕ層２８ｂ
をＩ2−ＫＩ水溶液で除去し、Ｔｉ層２８ａを露出させ
た。次にｎ−ＧａＡｓ基板２１を全厚が１００μｍにな
るまで研磨し、研磨面に真空蒸着法によりＡｕＧｅ層、
Ｎｉ層、Ａｕ層を順次積層してｎ側電極２９とし、３５
０℃でシンターしてオーミック電極とした。さらに１次
へき開して得られた対向するへき開面の一方に反射率１
０％以下の低反射率膜３１、他方に反射率９５％以上の
高反射率膜３２を被着した。最後に前記１００μｍ幅の
Ａｕ層２８ｂ除去部の中心線に沿って２次へき開を行
い、半導体チップ１０を得た。該半導体チップ１０を、
上面にＩｎ層４２をロウ材として有する金属ステム４１
上に半導体積層部１１側を圧着加熱し、Ａｕ層２８ｂと
Ｉｎ層４２との合金層４３を形成して半導体チップ１０
をステム４１上に固着した。
【００３２】本実施例によれば、ダイアモンド針はＡｕ
層２８ｂに全く触れることなく２次へき開用のスクライ
ブ線をけがくことができた。従ってＡｕ層２８ｂの半導
体チップ１０のｐ−ｎ接合部が露出する側面への張り付
きまたは側面からのはみ出しは全く見られず、さらにＡ
ｕ層２８ｂの外側に露出している面は、前記圧着加熱時
の温度ではＩｎロウ材４２と合金化しないＴｉ層２８ａ
面であることから、ジャンクションダウン形態での実装
においてＩｎロウ材４２のｐ−ｎ接合部が露出する側面
への這い上がりは全く起こらなかった。この結果、従来
ほぼ１５％であった実装時のｐ−ｎ接合短絡発生率を、
０％とすることができた。
層２８ｂに全く触れることなく２次へき開用のスクライ
ブ線をけがくことができた。従ってＡｕ層２８ｂの半導
体チップ１０のｐ−ｎ接合部が露出する側面への張り付
きまたは側面からのはみ出しは全く見られず、さらにＡ
ｕ層２８ｂの外側に露出している面は、前記圧着加熱時
の温度ではＩｎロウ材４２と合金化しないＴｉ層２８ａ
面であることから、ジャンクションダウン形態での実装
においてＩｎロウ材４２のｐ−ｎ接合部が露出する側面
への這い上がりは全く起こらなかった。この結果、従来
ほぼ１５％であった実装時のｐ−ｎ接合短絡発生率を、
０％とすることができた。
【００３３】なお本実施例ではロウ材としてＩｎを用い
たが、スズ（Ｓｎ）またはＡｕＳｎ等を用いても同等の
効果が得られる。
たが、スズ（Ｓｎ）またはＡｕＳｎ等を用いても同等の
効果が得られる。
【００３４】またｐ−ＧａＡｓに対するオーミック電極
層としてＴｉを用いたが、半導体チップの電気的・光学
的特性を劣化させることのない温度範囲でのシンターに
よりオーミック接触化が可能であり、前記圧着加熱時の
温度でロウ材と合金を作らない金属であれば使用するこ
とができる。このような金属は一般に高融点金属として
知られるものが多く、既に実績のある高融点金属にはＴ
ｉの他に、Ｐｔ，Ｍｏ，及びＷがある。
層としてＴｉを用いたが、半導体チップの電気的・光学
的特性を劣化させることのない温度範囲でのシンターに
よりオーミック接触化が可能であり、前記圧着加熱時の
温度でロウ材と合金を作らない金属であれば使用するこ
とができる。このような金属は一般に高融点金属として
知られるものが多く、既に実績のある高融点金属にはＴ
ｉの他に、Ｐｔ，Ｍｏ，及びＷがある。
【００３５】さらにｎ側電極にはＡｕＧｅ−Ｎｉ−Ａｕ
積層金属層を用いたが、この組合せに限ることはない。
例えばＡｕＧｅ層は、ｐ側電極のシンター温度より低い
温度のシンターによりｎ−ＧａＡｓにオーミック接触が
可能な金属または合金層で置き換えることができる。ま
たＮｉ層はｎ−ＧａＡｓにオーミック接触する金属と最
上層の金属（本実施例ではＡｕ）とのいずれにも接着強
度の強い他の金属、望ましくは高融点金属で置き換える
ことができる。さらに最上層のＡｕ層は、半導体レーザ
素子の外部ｎ側電極との接続方法により別の金属層で置
き換えることができる。例えば発光閾値電流密度が小さ
い場合にはアルミニウム（Ａｌ）線の超音波ボンディン
グが可能なＡｌ膜とすることができる。
積層金属層を用いたが、この組合せに限ることはない。
例えばＡｕＧｅ層は、ｐ側電極のシンター温度より低い
温度のシンターによりｎ−ＧａＡｓにオーミック接触が
可能な金属または合金層で置き換えることができる。ま
たＮｉ層はｎ−ＧａＡｓにオーミック接触する金属と最
上層の金属（本実施例ではＡｕ）とのいずれにも接着強
度の強い他の金属、望ましくは高融点金属で置き換える
ことができる。さらに最上層のＡｕ層は、半導体レーザ
素子の外部ｎ側電極との接続方法により別の金属層で置
き換えることができる。例えば発光閾値電流密度が小さ
い場合にはアルミニウム（Ａｌ）線の超音波ボンディン
グが可能なＡｌ膜とすることができる。
【００３６】上記第１の実施例では絶縁膜ストライプを
施した利得導波型半導体レーザ素子について記述した
が、図２に示す埋込ストライプ型半導体レーザ素子に本
発明を実施した第２の実施例においても、上記第１の実
施例と同様の効果が得られる。ここで図２（ａ）は本発
明を実施した、埋込ストライプ型半導体レーザ素子を構
成する半導体チップの、反射膜が被覆された側面から見
た模式断面図。図２（ｂ）は該半導体チップの上面図で
ある。
施した利得導波型半導体レーザ素子について記述した
が、図２に示す埋込ストライプ型半導体レーザ素子に本
発明を実施した第２の実施例においても、上記第１の実
施例と同様の効果が得られる。ここで図２（ａ）は本発
明を実施した、埋込ストライプ型半導体レーザ素子を構
成する半導体チップの、反射膜が被覆された側面から見
た模式断面図。図２（ｂ）は該半導体チップの上面図で
ある。
【００３７】図２において１１はｎ−ＧａＡｓ基板、１
２はｎ−ＧａＡｓバッファ層、１３はｎ−ＡｌＧａＡｓ
クラッド層、１４はアンドープＳＣＨ活性層、１５はｐ
−ＡｌＧａＡｓクラッド層、１６はｎ−ＡｌＧａＡｓ電
流狭窄層、１７はｐ−ＧａＡｓキャップ層である。ｐ−
ＧａＡｓキャップ層１７表面は直接ｐ側電極１８で覆わ
れる。前記ｐ側電極の第２金属層１８ａは、ｐ−ＧａＡ
ｓキャップ層１７に接する側からＴｉ層−Ｐｔ層の２層
構造であり、第１金属層のＡｕ層１８ｂが前記Ｐｔ層の
一部を覆っている。該Ｐｔ層は前記Ｔｉ層とＡｕ層１８
ｂの両層に対して接着強度が強く、前記ｐ側電極の前記
ｐ−ＧａＡｓキャップ層１７に対する接着強度を高める
と同時に、上記ジャンクションダウン形態の実装時の加
熱温度においてＩｎ，Ｓｎ，またはＡｕＳｎ等のロウ材
と合金化しない金属である。図（ｂ）からわかるように
本半導体チップ上面は、上記第１の実施例に加えてさら
に前記低反射率膜３１及び高反射率膜３２で被覆されて
いる側面に接する辺に沿ってもＡｕ膜１８ｂが除去さ
れ、前記Ｐｔ膜表面２０が露出している。したがって本
第２の実施例の構造では１次及び２次へき開作業時にダ
イアモンド針がＡｕ膜１８ｂに接触することは無い。２
次へき開作業時にダイアモンド針をＡｕ膜に接触させな
いことによる利点は既に説明した通りである。
２はｎ−ＧａＡｓバッファ層、１３はｎ−ＡｌＧａＡｓ
クラッド層、１４はアンドープＳＣＨ活性層、１５はｐ
−ＡｌＧａＡｓクラッド層、１６はｎ−ＡｌＧａＡｓ電
流狭窄層、１７はｐ−ＧａＡｓキャップ層である。ｐ−
ＧａＡｓキャップ層１７表面は直接ｐ側電極１８で覆わ
れる。前記ｐ側電極の第２金属層１８ａは、ｐ−ＧａＡ
ｓキャップ層１７に接する側からＴｉ層−Ｐｔ層の２層
構造であり、第１金属層のＡｕ層１８ｂが前記Ｐｔ層の
一部を覆っている。該Ｐｔ層は前記Ｔｉ層とＡｕ層１８
ｂの両層に対して接着強度が強く、前記ｐ側電極の前記
ｐ−ＧａＡｓキャップ層１７に対する接着強度を高める
と同時に、上記ジャンクションダウン形態の実装時の加
熱温度においてＩｎ，Ｓｎ，またはＡｕＳｎ等のロウ材
と合金化しない金属である。図（ｂ）からわかるように
本半導体チップ上面は、上記第１の実施例に加えてさら
に前記低反射率膜３１及び高反射率膜３２で被覆されて
いる側面に接する辺に沿ってもＡｕ膜１８ｂが除去さ
れ、前記Ｐｔ膜表面２０が露出している。したがって本
第２の実施例の構造では１次及び２次へき開作業時にダ
イアモンド針がＡｕ膜１８ｂに接触することは無い。２
次へき開作業時にダイアモンド針をＡｕ膜に接触させな
いことによる利点は既に説明した通りである。
【００３８】１次へき開面はそれぞれ低反射率膜及び高
反射率膜で被覆されているから、ジャンクションダウン
形態の実装時にロウ材が側面をはい上がることはなく、
従って各種電気特性の低下及びレーザ発振の閾値電流の
増大等の特性不良による歩留及び信頼性低下は生じな
い。しかし１次へき開面にＡｕ膜の張り付きまたはバリ
状のはみ出しがあると、低反射率膜あるいは高反射率膜
と１次へき開面との密着が阻害される。低反射率膜ある
いは高反射率膜と１次へき開面との密着不良は、半導体
レーザ素子における低反射率膜および高反射率膜の機能
を低下させるため、やはり歩留低下の原因となってい
た。さらに半導体レーザ素子は動作中発熱するため、動
作開始−動作停止サイクルによる熱膨張−収縮サイクル
が密着不良を進行させる。従って初期不良（歩留低下）
を引き起こさない程度の密着不良であっても動作開始−
動作停止サイクルによる経時不良を引き起こし、信頼性
を低下させていた。本第２の実施例の構造では１次へき
開においてもダイアモンド針はＡｕ膜に接触しないか
ら、Ａｕ膜の張り付きまたはバリ状のはみ出しによる低
反射率膜および高反射率膜とへき開面との密着不良が生
じることがなく、よって歩留及び信頼性は第１の実施例
の構造に比べてさらに向上した。
反射率膜で被覆されているから、ジャンクションダウン
形態の実装時にロウ材が側面をはい上がることはなく、
従って各種電気特性の低下及びレーザ発振の閾値電流の
増大等の特性不良による歩留及び信頼性低下は生じな
い。しかし１次へき開面にＡｕ膜の張り付きまたはバリ
状のはみ出しがあると、低反射率膜あるいは高反射率膜
と１次へき開面との密着が阻害される。低反射率膜ある
いは高反射率膜と１次へき開面との密着不良は、半導体
レーザ素子における低反射率膜および高反射率膜の機能
を低下させるため、やはり歩留低下の原因となってい
た。さらに半導体レーザ素子は動作中発熱するため、動
作開始−動作停止サイクルによる熱膨張−収縮サイクル
が密着不良を進行させる。従って初期不良（歩留低下）
を引き起こさない程度の密着不良であっても動作開始−
動作停止サイクルによる経時不良を引き起こし、信頼性
を低下させていた。本第２の実施例の構造では１次へき
開においてもダイアモンド針はＡｕ膜に接触しないか
ら、Ａｕ膜の張り付きまたはバリ状のはみ出しによる低
反射率膜および高反射率膜とへき開面との密着不良が生
じることがなく、よって歩留及び信頼性は第１の実施例
の構造に比べてさらに向上した。
【００３９】なおまた、第１の実施例では絶縁膜ストラ
イプを施した利得導波型半導体レーザ素子と、半導体チ
ップの低反射率膜及び高反射率膜で被覆されていない側
面に接する辺に沿ってのみＡｕ膜が除去される構造の組
合せとし、第２の実施例では埋込ストライプ型半導体レ
ーザ素子と、半導体チップの２組の側面に接する辺の全
てに沿ってＡｕ膜が除去される構造の組合せとしている
が、本発明は上記２種の組合せに限定されることはな
く、ジャンクションダウン形態で半導体チップが実装さ
れる半導体レーザ素子において、いかなる構造の半導体
チップも、低反射率膜及び高反射率膜で被覆されていな
い側面に接する辺に沿ってのみＡｕ膜が除去される構造
あるいは２組の側面に接する辺の全てに沿ってＡｕ膜が
除去される構造と組み合せることができる。
イプを施した利得導波型半導体レーザ素子と、半導体チ
ップの低反射率膜及び高反射率膜で被覆されていない側
面に接する辺に沿ってのみＡｕ膜が除去される構造の組
合せとし、第２の実施例では埋込ストライプ型半導体レ
ーザ素子と、半導体チップの２組の側面に接する辺の全
てに沿ってＡｕ膜が除去される構造の組合せとしている
が、本発明は上記２種の組合せに限定されることはな
く、ジャンクションダウン形態で半導体チップが実装さ
れる半導体レーザ素子において、いかなる構造の半導体
チップも、低反射率膜及び高反射率膜で被覆されていな
い側面に接する辺に沿ってのみＡｕ膜が除去される構造
あるいは２組の側面に接する辺の全てに沿ってＡｕ膜が
除去される構造と組み合せることができる。
【００４０】例えば、図３に示すリッジ溝構造形半導体
レーザ素子と２組の側面に接する辺の全てに沿ってＡｕ
膜が除去される構造との組合せとしても、本発明の効果
は同様に得られる。ここで図３（ａ）は本発明を実施し
たリッジ溝型半導体レーザ素子を構成する半導体チップ
の、反射膜が被覆された側面から見た模式断面図。図３
（ｂ）は該半導体チップの上面図である。
レーザ素子と２組の側面に接する辺の全てに沿ってＡｕ
膜が除去される構造との組合せとしても、本発明の効果
は同様に得られる。ここで図３（ａ）は本発明を実施し
たリッジ溝型半導体レーザ素子を構成する半導体チップ
の、反射膜が被覆された側面から見た模式断面図。図３
（ｂ）は該半導体チップの上面図である。
【００４１】図３において５１はｎ−ＧａＡｓ基板、５
２はｎ−ＧａＡｓバッファ層、５３はｎ−ＡｌＧａＡｓ
クラッド層、５４はアンドープＳＣＨ活性層、５５はｐ
−ＡｌＧａＡｓクラッド層、５６はｐ−ＧａＡｓキャッ
プ層、５７はＳｉＯ2層、６１はリッジ構造部である。
ＳｉＯ2層５７はリッジ構造部６１の上面の一部を除
き、ｐ−ＧａＡｓキャップ層５６表面及びリッジ溝の側
面及び底面を覆っている。リッジ構造部６１の上面でｐ
−ＧａＡｓキャップ層５６が露出している部分及びＳｉ
Ｏ2層５７表面はｐ側電極５８で覆われる。前記ｐ側電
極の第２金属層５８ａは、ｐ−ＧａＡｓキャップ層５６
に接する側からＴｉ層−Ｐｔ層の２層構造であり、第１
金属層のＡｕ層５８ｂが前記Ｐｔ層の一部を覆ってい
る。図（ｂ）からわかるように本半導体チップ上面は２
組の側面に接する辺の全てに沿ってＡｕ膜１８ｂが除去
され、前記Ｐｔ膜表面６０が露出している。
２はｎ−ＧａＡｓバッファ層、５３はｎ−ＡｌＧａＡｓ
クラッド層、５４はアンドープＳＣＨ活性層、５５はｐ
−ＡｌＧａＡｓクラッド層、５６はｐ−ＧａＡｓキャッ
プ層、５７はＳｉＯ2層、６１はリッジ構造部である。
ＳｉＯ2層５７はリッジ構造部６１の上面の一部を除
き、ｐ−ＧａＡｓキャップ層５６表面及びリッジ溝の側
面及び底面を覆っている。リッジ構造部６１の上面でｐ
−ＧａＡｓキャップ層５６が露出している部分及びＳｉ
Ｏ2層５７表面はｐ側電極５８で覆われる。前記ｐ側電
極の第２金属層５８ａは、ｐ−ＧａＡｓキャップ層５６
に接する側からＴｉ層−Ｐｔ層の２層構造であり、第１
金属層のＡｕ層５８ｂが前記Ｐｔ層の一部を覆ってい
る。図（ｂ）からわかるように本半導体チップ上面は２
組の側面に接する辺の全てに沿ってＡｕ膜１８ｂが除去
され、前記Ｐｔ膜表面６０が露出している。
【００４２】なお上記の説明では基板をｎ−ＧａＡｓと
したが、ｐ−ＧａＡｓを用いても本発明の効果は変わら
ない。この場合上記全ての導電型を、ｎ型はｐ型に、ま
たｐ型はｎ型に入れ換えればよい。またｐ側電極のシン
ター温度をｎ側電極のシンター温度より低く設定すれば
よい。
したが、ｐ−ＧａＡｓを用いても本発明の効果は変わら
ない。この場合上記全ての導電型を、ｎ型はｐ型に、ま
たｐ型はｎ型に入れ換えればよい。またｐ側電極のシン
ター温度をｎ側電極のシンター温度より低く設定すれば
よい。
【００４３】またＧａＡｓＰ発光ダイオード素子（ＬＥ
Ｄ）等のように、ｐ−ｎ接合部をもつ半導体チップ側面
がすべて露出している場合には、図４のチップ上面図に
示すように、ｐ側電極８の第１金属層であるＡｕ層８ｂ
の外周と前記チップ上面の外周との間を全て第２金属層
であるＴｉ層８ａの露出面とすることにより、切り分け
作業時にダイアモンド・ソーがＡｕ層８ｂに接触するこ
とが無く、よって上記実施例と全く同様の効果が得られ
る。
Ｄ）等のように、ｐ−ｎ接合部をもつ半導体チップ側面
がすべて露出している場合には、図４のチップ上面図に
示すように、ｐ側電極８の第１金属層であるＡｕ層８ｂ
の外周と前記チップ上面の外周との間を全て第２金属層
であるＴｉ層８ａの露出面とすることにより、切り分け
作業時にダイアモンド・ソーがＡｕ層８ｂに接触するこ
とが無く、よって上記実施例と全く同様の効果が得られ
る。
【００４４】以上説明したように、本発明の構造によれ
ば、半導体発光素子の半導体チップの少なくともｐ−ｎ
接合部が露出している側面に接する辺に沿って第１金属
層であるＡｕ膜が存在しない領域を設けることができ
る。従って半導体チップの切り分け作業時にダイアモン
ド針またはダイアモンド・ソーが前記Ａｕ膜に接触する
ことは無く、よって該Ａｕ膜が引き伸ばされることはな
い。ゆえに切り分け作業後に前記Ａｕ膜のｐ−ｎ接合部
が露出している側面への張り付きまたは側面からのバリ
状のはみ出しが見られることはなく、固着時に側面に張
り付くか側面からバリ状にはみ出した前記Ａｕ膜を起点
とするロウ材の這い上がりが生じないことから、ジャン
クションダウン実装時のｐ−ｎ接合短絡不良発生率を大
幅に低減できた。
ば、半導体発光素子の半導体チップの少なくともｐ−ｎ
接合部が露出している側面に接する辺に沿って第１金属
層であるＡｕ膜が存在しない領域を設けることができ
る。従って半導体チップの切り分け作業時にダイアモン
ド針またはダイアモンド・ソーが前記Ａｕ膜に接触する
ことは無く、よって該Ａｕ膜が引き伸ばされることはな
い。ゆえに切り分け作業後に前記Ａｕ膜のｐ−ｎ接合部
が露出している側面への張り付きまたは側面からのバリ
状のはみ出しが見られることはなく、固着時に側面に張
り付くか側面からバリ状にはみ出した前記Ａｕ膜を起点
とするロウ材の這い上がりが生じないことから、ジャン
クションダウン実装時のｐ−ｎ接合短絡不良発生率を大
幅に低減できた。
【００４５】また半導体レーザ素子においては、高反射
率膜及び低反射率膜が被着され、固着時にｐ−ｎ接合が
露出していない側面に接する辺に沿っても第１金属層で
あるＡｕ膜が存在しない領域を設けることにより、Ａｕ
膜の側面への張り付きまたは側面からのバリ状のはみ出
しを防止でき、よって半導体チップ側面と高反射率膜及
び低反射率膜の密着不良発生率を低減でき、歩留及び信
頼性をさらに向上させることができた。
率膜及び低反射率膜が被着され、固着時にｐ−ｎ接合が
露出していない側面に接する辺に沿っても第１金属層で
あるＡｕ膜が存在しない領域を設けることにより、Ａｕ
膜の側面への張り付きまたは側面からのバリ状のはみ出
しを防止でき、よって半導体チップ側面と高反射率膜及
び低反射率膜の密着不良発生率を低減でき、歩留及び信
頼性をさらに向上させることができた。
【００４６】さらに本発明の構造によれば、第１金属層
であるＡｕ膜は少なくとも一部が半導体積層部の上面に
接する第２金属層の上面に接して設けられているから、
Ａｕ膜の存在しない領域には第２金属層の上面が露出
し、したがって半導体チップ固着時にロウ材が半導体積
層部上面に直接接触し加熱されることによる、半導体発
光素子の特性劣化を生じることはなかった。
であるＡｕ膜は少なくとも一部が半導体積層部の上面に
接する第２金属層の上面に接して設けられているから、
Ａｕ膜の存在しない領域には第２金属層の上面が露出
し、したがって半導体チップ固着時にロウ材が半導体積
層部上面に直接接触し加熱されることによる、半導体発
光素子の特性劣化を生じることはなかった。
【００４７】また本発明の構造は、従来技術の適用によ
り容易に得られた。
り容易に得られた。
【００４８】なお本発明の構造は、第１金属層であるＡ
ｕ膜の展延性の高さに起因する実装時のｐ−ｎ接合短絡
不良の発生を抑制し信頼性を高めることを目的としてい
たが、本発明を実施した結果別の効果も得られた。すな
わち、従来構造では半導体チップの切り分け作業時にダ
イアモンド針またはダイアモンド・ソーがＡｕ膜に接触
し、Ａｕ膜を横方向に押しやる力を及ぼす。このときＡ
ｕ膜の展延性が高いことから、Ａｕ膜に盛り上がりが生
じることがあり、この盛り上がりがジャンクションダウ
ン形態の実装時にＡｕ層とロウ材との密着を妨げ、半導
体チップとステムの間に部分的に間隙を生じさせること
があった。
ｕ膜の展延性の高さに起因する実装時のｐ−ｎ接合短絡
不良の発生を抑制し信頼性を高めることを目的としてい
たが、本発明を実施した結果別の効果も得られた。すな
わち、従来構造では半導体チップの切り分け作業時にダ
イアモンド針またはダイアモンド・ソーがＡｕ膜に接触
し、Ａｕ膜を横方向に押しやる力を及ぼす。このときＡ
ｕ膜の展延性が高いことから、Ａｕ膜に盛り上がりが生
じることがあり、この盛り上がりがジャンクションダウ
ン形態の実装時にＡｕ層とロウ材との密着を妨げ、半導
体チップとステムの間に部分的に間隙を生じさせること
があった。
【００４９】一方、半導体発光素子は発光動作時に発熱
するが、この熱はステムを通して外部に運ばれ、半導体
チップの温度が所定の温度を超えないように設計されて
いる。ところが上記の様に半導体チップがステムに密着
せず間隙が存在すると、半導体チップが発する熱が十分
な速度でステムに移行せずチップに蓄積するため、チッ
プ温度が所定の値より高くなり、素子寿命を低下させる
という問題があった。
するが、この熱はステムを通して外部に運ばれ、半導体
チップの温度が所定の温度を超えないように設計されて
いる。ところが上記の様に半導体チップがステムに密着
せず間隙が存在すると、半導体チップが発する熱が十分
な速度でステムに移行せずチップに蓄積するため、チッ
プ温度が所定の値より高くなり、素子寿命を低下させる
という問題があった。
【００５０】本発明の構造によれば、半導体チップの切
り分け作業時にダイアモンド針またはダイアモンド・ソ
ーがＡｕ膜に接触しないため、Ａｕ膜の盛り上がりも生
ぜず、よってチップ温度上昇による素子寿命の低下も抑
制できた。
り分け作業時にダイアモンド針またはダイアモンド・ソ
ーがＡｕ膜に接触しないため、Ａｕ膜の盛り上がりも生
ぜず、よってチップ温度上昇による素子寿命の低下も抑
制できた。
【００５１】すなわち本発明の半導体発光素子は、容易
に実現可能な新規な構造により、ジャンクションダウン
形態時の実装における従来構造の問題であった、歩留及
び信頼性の低下を効果的に防止できた。
に実現可能な新規な構造により、ジャンクションダウン
形態時の実装における従来構造の問題であった、歩留及
び信頼性の低下を効果的に防止できた。
【図１】本発明を実施した利得導波型半導体レーザ素子
を示す図である。（ａ）は該レーザ素子を構成する半導
体チップの、反射膜が被着された側面から見た断面構造
図であり、（ｂ）は該半導体チップの上面図である。
（ｃ）は該半導体チップをジャンクションダウン形態で
ステムに実装した状態を示す断面模式図である。
を示す図である。（ａ）は該レーザ素子を構成する半導
体チップの、反射膜が被着された側面から見た断面構造
図であり、（ｂ）は該半導体チップの上面図である。
（ｃ）は該半導体チップをジャンクションダウン形態で
ステムに実装した状態を示す断面模式図である。
【図２】本発明を実施した埋込ストライプ型半導体レー
ザ素子を示す図である。（ａ）は該レーザ素子を構成す
る半導体チップの、反射膜が被着された側面から見た断
面構造図であり、（ｂ）は該半導体チップの上面図であ
る。
ザ素子を示す図である。（ａ）は該レーザ素子を構成す
る半導体チップの、反射膜が被着された側面から見た断
面構造図であり、（ｂ）は該半導体チップの上面図であ
る。
【図３】本発明を実施したリッジ溝構造型半導体レーザ
素子を示す図である。（ａ）は該レーザ素子を構成する
半導体チップの、反射膜が被着された側面から見た断面
構造図であり、（ｂ）は該半導体チップの上面図であ
る。
素子を示す図である。（ａ）は該レーザ素子を構成する
半導体チップの、反射膜が被着された側面から見た断面
構造図であり、（ｂ）は該半導体チップの上面図であ
る。
【図４】本発明を実施した半導体発光ダイオード素子を
示す図であり、該ダイオード素子を構成する半導体チッ
プの上面図である。
示す図であり、該ダイオード素子を構成する半導体チッ
プの上面図である。
８，１８，２８，５８ ｐ側電極 ８ａ，２８ａ Ｔｉ層 ８ｂ，１８ｂ，２８ｂ、５８ｂ Ａｕ層 １０ 半導体チップ １１，２１，５１ ｎ−ＧａＡｓ基板 １２，２２，５２ ｎ−ＧａＡｓバッフ
ァ層 １３，２３，５３ ｎ−ＡｌＧａＡｓク
ラッド層 １４，２４，５４ アンドープＳＣＨ
活性層 １５，２５，５５ ｐ−ＡｌＧａＡｓク
ラッド層 １６ ｎ−ＧａＡｓ電流狭
窄層 １７，２６，５６ ｐ−ＡｌＧａＡｓキ
ャップ層 １８ａ，５８ａ Ｔｉ−Ｐｔ第２金属
層 １９，２９，５９ ｎ側電極 ２０ Ｔｉ膜露出面 ２７，５７ ＳｉＯ2膜 ３０ 電極窓 ３１ 低反射率膜 ３２ 高反射率膜 ４１ 金属ステム ４２ Ｉｎ層 ４３ Ａｕ−Ｉｎ合金層
ァ層 １３，２３，５３ ｎ−ＡｌＧａＡｓク
ラッド層 １４，２４，５４ アンドープＳＣＨ
活性層 １５，２５，５５ ｐ−ＡｌＧａＡｓク
ラッド層 １６ ｎ−ＧａＡｓ電流狭
窄層 １７，２６，５６ ｐ−ＡｌＧａＡｓキ
ャップ層 １８ａ，５８ａ Ｔｉ−Ｐｔ第２金属
層 １９，２９，５９ ｎ側電極 ２０ Ｔｉ膜露出面 ２７，５７ ＳｉＯ2膜 ３０ 電極窓 ３１ 低反射率膜 ３２ 高反射率膜 ４１ 金属ステム ４２ Ｉｎ層 ４３ Ａｕ−Ｉｎ合金層
Claims (4)
- 【請求項１】 複数の半導体層を積層した半導体積層部
と、該半導体積層部の上面の少なくとも一部に接する第
２金属層と、該第２金属層の上面に接する第１金属層と
を備えた半導体発光素子において、前記第１金属層の外
縁の少なくとも一部が前記第２金属層の外縁より内側に
位置し、前記第１金属層の外縁の外側に前記第２金属層
の上面が露出している領域を有することを特徴とする半
導体発光素子。 - 【請求項２】 前記第２金属層が、高融点金属からなる
ことを特徴とする請求項１記載の半導体発光素子。 - 【請求項３】 前記第２金属層が複数の金属層を積層し
てなり、該積層金属層の少なくとも最上層が高融点金属
層であることを特徴とする請求項１記載の半導体発光素
子。 - 【請求項４】 前記高融点金属が、白金、チタン、モリ
ブデン、及びタングステンのいずれか１つであることを
特徴とする請求項２及び３記載の半導体発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29553298A JP2000124540A (ja) | 1998-10-16 | 1998-10-16 | 半導体発光素子 |
| US09/421,324 US6268230B1 (en) | 1998-10-16 | 1999-10-18 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29553298A JP2000124540A (ja) | 1998-10-16 | 1998-10-16 | 半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124540A true JP2000124540A (ja) | 2000-04-28 |
Family
ID=17821861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29553298A Pending JP2000124540A (ja) | 1998-10-16 | 1998-10-16 | 半導体発光素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6268230B1 (ja) |
| JP (1) | JP2000124540A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332767A (ja) * | 2000-05-24 | 2001-11-30 | Rohm Co Ltd | Ｌｅｄ素子及びその製造方法 |
| JP2005217255A (ja) * | 2004-01-30 | 2005-08-11 | Sharp Corp | 半導体レーザおよびその製造方法 |
| WO2008015900A1 (fr) * | 2006-07-31 | 2008-02-07 | Panasonic Corporation | Élément émetteur de lumière semi-conducteur et son procédé de fabrication |
| JP2011222675A (ja) * | 2010-04-07 | 2011-11-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803603B1 (en) * | 1999-06-23 | 2004-10-12 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting element |
| JP3533995B2 (ja) * | 1999-07-01 | 2004-06-07 | 住友電気工業株式会社 | 発光ダイオードおよびその製造方法 |
| JP4131623B2 (ja) * | 2001-09-12 | 2008-08-13 | 三洋電機株式会社 | 電極構造およびその製造方法 |
| JP4514376B2 (ja) * | 2001-09-27 | 2010-07-28 | シャープ株式会社 | 窒化物半導体レーザ装置 |
| DE10214210B4 (de) * | 2002-03-28 | 2011-02-10 | Osram Opto Semiconductors Gmbh | Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung |
| JP4202814B2 (ja) * | 2003-05-09 | 2008-12-24 | シャープ株式会社 | 半導体レーザ装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172238A (ja) | 1994-12-16 | 1996-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ素子の製法 |
| JP3120754B2 (ja) * | 1997-05-29 | 2000-12-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-10-16 JP JP29553298A patent/JP2000124540A/ja active Pending
-
1999
- 1999-10-18 US US09/421,324 patent/US6268230B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332767A (ja) * | 2000-05-24 | 2001-11-30 | Rohm Co Ltd | Ｌｅｄ素子及びその製造方法 |
| JP2005217255A (ja) * | 2004-01-30 | 2005-08-11 | Sharp Corp | 半導体レーザおよびその製造方法 |
| WO2008015900A1 (fr) * | 2006-07-31 | 2008-02-07 | Panasonic Corporation | Élément émetteur de lumière semi-conducteur et son procédé de fabrication |
| JPWO2008015900A1 (ja) * | 2006-07-31 | 2009-12-17 | パナソニック株式会社 | 半導体発光素子およびその製造方法 |
| US8030677B2 (en) | 2006-07-31 | 2011-10-04 | Panasonic Corporation | Semiconductor light emitting element and method for manufacturing same |
| US8222670B2 (en) | 2006-07-31 | 2012-07-17 | Panasonic Corporation | Semiconductor light emitting element and method for manufacturing same |
| JP2011222675A (ja) * | 2010-04-07 | 2011-11-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6268230B1 (en) | 2001-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7260130B2 (en) | Semiconductor laser device and method of fabricating the same | |
| JP4948307B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4547933B2 (ja) | 窒化物半導体素子 | |
| US6743702B2 (en) | Nitride-based semiconductor laser device and method of forming the same | |
| JP2010027643A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| US20100059790A1 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| JP2006073619A (ja) | 窒化物系化合物半導体発光素子 | |
| KR100621117B1 (ko) | 반도체 레이저 및 그 제조 방법 | |
| US20070274360A1 (en) | Semiconductor laser element and semiconductor laser device | |
| JP2000307184A (ja) | 半導体素子の製造方法 | |
| JP2000124540A (ja) | 半導体発光素子 | |
| JP4583058B2 (ja) | 半導体レーザ素子 | |
| JP2008141094A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP2004140052A (ja) | 電極構造およびその製造方法 | |
| JP4908982B2 (ja) | 半導体レーザ素子 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JPH04177887A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2002171021A (ja) | 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法 | |
| JP4889930B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2001015861A (ja) | 半導体レーザ装置 | |
| KR20050042715A (ko) | 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법 | |
| JP4810808B2 (ja) | 半導体レーザ発光装置の製造方法 | |
| US20240162686A1 (en) | Semiconductor laser | |
| JPH10200213A (ja) | 窒化ガリウム系半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |