JP2011222675A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011222675A
JP2011222675A JP2010088912A JP2010088912A JP2011222675A JP 2011222675 A JP2011222675 A JP 2011222675A JP 2010088912 A JP2010088912 A JP 2010088912A JP 2010088912 A JP2010088912 A JP 2010088912A JP 2011222675 A JP2011222675 A JP 2011222675A
Authority
JP
Japan
Prior art keywords
solder
semiconductor
submount
electrode
multilayer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010088912A
Other languages
English (en)
Other versions
JP2011222675A5 (ja
Inventor
Harumi Nishiguchi
晴美 西口
Misao Hironaka
美佐夫 廣中
Kyosuke Kuramoto
恭介 蔵本
Masatsugu Kusunoki
政諭 楠
Yosuke Suzuki
洋介 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010088912A priority Critical patent/JP2011222675A/ja
Priority to TW100102613A priority patent/TW201140972A/zh
Priority to US13/012,840 priority patent/US8625646B2/en
Priority to CN2011100850197A priority patent/CN102214895A/zh
Publication of JP2011222675A publication Critical patent/JP2011222675A/ja
Publication of JP2011222675A5 publication Critical patent/JP2011222675A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】高い放熱性を確保しつつ、歩留まりを向上させることができる半導体装置及びその製造方法を得る。
【解決手段】サブマウント１２上に半田１１を介してジャンクションダウンで半導体レーザ１が実装されている。半導体レーザ１は、ｎ型ＧａＮ基板２と、ｎ型ＧａＮ基板２上に形成されｐｎ接合を含む半導体積層構造３と、半導体積層構造３上に形成された電極８とを有する。電極８は、半田１１を介してサブマウント１２に接合されている。サブマウント１２と半導体積層構造３との間において電極８の周りを囲むように高融点金属膜１０が配置されている。
【選択図】図２

Description

本発明は、サブマウント上に半田を介して半導体レーザがジャンクションダウンで実装された半導体装置及びその製造方法に関し、特に高い放熱性を確保しつつ、歩留まりを向上させることができる半導体装置及びその製造方法に関する。
半導体レーザは、半田を介してジャンクションアップ又はジャンクションダウンでサブマウント上に実装される。コスト低減のためにチップ幅をシュリンクさせた場合、ジャンクションアップでは、発光ストライプを避けてワイヤボンドするスペースが無くなる。そこで、ジャンクションダウンが一般に用いられる（例えば、特許文献１参照）。また、ジャンクションダウンの方が、放熱性が良くなるため、ハイパワーや高温での特性を改善できる。
特開平５−１１０２０３号公報
実装時のプレスにより、半田が外側に広がってチップの横にはみ出し、チップの側面に沿って盛り上がる。ジャンクションアップを用いた場合は、実装面から半導体レーザのｐｎ接合までの距離が離れているため、ｐｎ接合が半田で短絡してしまうことはない。しかし、ジャンクションダウンを用いた場合は、ｐｎ接合が半田で短絡して、歩留まりが低下するという問題がある。
また、ＧａＮ系半導体レーザでは、結晶成長速度が遅いことや、活性層への熱ダメージを低減するため、活性層上の上クラッド層やコンタクト層の合計厚みは一般に１μｍ未満である。これは、ＧａＡｓ系半導体レーザなどの合計厚み３μｍ〜５μｍに比べて薄い。従って、ＧａＮ系半導体レーザの場合は、実装面からｐｎ接合までの距離が短いため、上記の問題が特に顕著である。
また、サブマウントと半導体レーザとの間において電極の周りを絶縁膜で囲んで、半田が半導体レーザの側面へ回り込むのを防ぐことが考えられる。しかし、絶縁膜は放熱性が低いため、半導体レーザの発光領域で発生した熱をサブマウントに十分に放熱できない。
本発明は、上述のような課題を解決するためになされたもので、その目的は、高い放熱性を確保しつつ、歩留まりを向上させることができる半導体装置及びその製造方法を得るものである。
本発明は、サブマウントと、前記サブマウント上に半田を介してジャンクションダウンで実装された半導体レーザとを備え、前記半導体レーザは、半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有し、前記電極は、前記半田を介して前記サブマウントに接合され、前記サブマウントと前記半導体積層構造との間において前記電極の周りを囲むように高融点金属膜又は高融点誘電体膜が配置されていることを特徴とする半導体装置である。
本発明により、高い放熱性を確保しつつ、歩留まりを向上させることができる。
実施の形態１に係る半導体レーザを示す断面図である。 実施の形態１に係る半導体装置を示す断面図である。 実施の形態２に係る半導体装置を示す断面図である。 実施の形態３に係る半導体装置を示す断面図である。 実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 ＡｕＳｎの二元系状態図である。 実施の形態３に係る半導体装置の製造方法の変形例を説明するための断面図である。 実施の形態４に係る半導体装置を示す断面図である。 実施の形態４に係る半導体装置の製造方法を説明するための断面図である。 実施の形態５に係る半導体装置を示す断面図である。 実施の形態５に係る半導体装置の製造方法を説明するための断面図である。 ＳｎＡｇの二元系状態図である。 実施の形態５に係る半導体装置の変形例を説明するための断面図である。 実施の形態６に係る半導体装置を示す断面図である。 実施の形態６に係る半導体装置の製造方法を説明するための断面図である。 実施の形態６に係る半導体装置の変形例を示す断面図である。 実施の形態７に係る半導体装置の製造方法を示す平面図である。 実施の形態７に係る半導体装置の製造方法を示す断面図である。 図１８の破線で囲った部分の拡大断面図である。 実施の形態７に係る半導体装置の製造方法の変形例を示す拡大断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体レーザ１を示す断面図である。ｎ型ＧａＮ基板２（半導体基板）上に、ｐｎ接合を含む半導体積層構造３が形成されている。半導体積層構造３は、ｎ型ＧａＮ基板２側から順次積層されたｎ型ＡｌＧａＮクラッド層４、ＩｎＧａＮ活性５、ｐ型ＡｌＧａＮクラッド層６、及びｐ型ＧａＮコンタクト層７を有する。ｐ型ＧａＮコンタクト層７上に電極８が形成され、ｎ型ＧａＮ基板２の下面に電極９が形成されている。電極８，９には金（Ａｕ）が含まれている。
電極８の周りを囲むように高融点金属膜１０が配置されている。高融点金属膜１０は、白金（Ｐｔ）、ニッケル（Ｎｉ）、ニッケルクロム合金（ＮｉＣｒ）、タングステン（Ｗ）、チタン（Ｔｉ）、タングステンチタニウム（ＴｉＷ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、又はニオブ（Ｎｂ）からなる。なお、高融点金属膜１０の代わりに、上記の高融点金属膜１０の各材料の酸化膜又は窒化膜からなる高融点誘電膜を用いてもよい。
図２は、実施の形態１に係る半導体装置を示す断面図である。半導体レーザ１は、半田１１を介してサブマウント１２上にジャンクションダウンで実装されている。半導体レーザ１の電極８は、半田１１を介してサブマウント１２に接合されている。半田１１は、ＡｕＳｎ系、ＳｎＡｇ系、ＳｎＡｇＣｕ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系、ＰｂＳｎ系、ＡｕＳｉ系、ＡｕＧｅ系の合金を形成する材料からなる。
以上説明したように、本実施の形態では、サブマウント１２と半導体積層構造３との間において電極８の周りを囲むように高融点金属膜１０又は高融点誘電体膜が配置されている。この高融点金属膜１０又は高融点誘電体膜により、半田１１が半導体レーザ１の側面へ回り込んでｐｎ接合が短絡するのを防ぐことができるため、歩留まりを向上させることができる
また、高融点金属膜１０や高融点誘電体膜は、絶縁膜より熱伝導率が１０倍程度高い。高融点金属の熱伝導率は５０〜２００Ｗ／ｍ・Ｋであるのに対して、一般的な絶縁膜であるＳｉＯ２の熱伝導率は１０Ｗ／ｍ・Ｋ以下、ＳｉＮの熱伝導率は２０Ｗ／ｍ・Ｋ以下である。
半導体レーザ１の発光領域１３で発生した熱は、電極８、高融点金属膜１０、及び半田１１を介してサブマウント１２に放熱される。本実施の形態のように電極８の周りを高融点金属膜１０や高融点誘電体膜で囲んだ場合、電極８の周りを絶縁膜で囲んだ場合と比べて、高い放熱性を確保することができる。特に、数１００ｍＷ以上のハイパワーが要求される半導体レーザや、動作電流・電圧の高い半導体レーザには有利である。
実施の形態２．
図３は、実施の形態２に係る半導体装置を示す断面図である。半導体積層構造３には、電極８の周りを囲むように溝１４が形成されている。この溝１４の内部を高融点金属膜１０又は高融点誘電体膜が覆っている。ただし、高融点金属膜１０は、半導体積層構造３とオーミック接合していない。その他の構成は実施の形態１と同様である。
実装時に、余分な半田１１を溝１４の内部に流れ込ませることができる。従って、半田１１が半導体レーザ１の側面へ回り込んでｐｎ接合が短絡するのを防ぐことができるため、歩留まりを向上させることができる。
溝１４の幅は３０μｍ以下、好適には５〜２０μｍである。溝１４の深さはｐｎ接合よりも１〜１０μｍ程度深い。これにより、余分な半田１１が流れ込む溝１４の体積を大きくとることができる。
また、溝１４の位置は、半導体レーザ１の端から５〜３０μｍ内側、好適には５〜２０μｍ内側である。このように溝１４をチップ端に近づけることで、半導体レーザ１の幅を１５０μｍ以下、例えば１００μｍ程度にシュリンクした場合でも、ボンディング幅を大きく取り、接着強度を確保できる。
実施の形態３．
図４は、実施の形態３に係る半導体装置を示す断面図である。実施の形態１の高融点金属膜１０の代わりに、サブマウント１２と半導体積層構造３との間において電極８の周りを囲むようにメタルパッド１５が配置されている。メタルパッド１５には金（Ａｕ）が含まれている。半田１１は、８０ｗｔ％のＡｕと２０ｗｔ％のＳｎからなるＡｕＳｎである。この半田１１の融点は２８０℃である。
図５は、実施の形態３に係る半導体装置の製造方法を説明するための断面図である。まず、ｐｎ接合を含む半導体レーザ１を準備する。半導体レーザ１の電極８の周りを囲むようにメタルパッド１５を半導体レーザ１上に形成する。サブマウント１２上に半田１１を形成する。その後に、サブマウント１２上に半田１１を介してジャンクションダウンで半導体レーザ１を実装する。サブマウント１２上に半導体レーザ１を実装する際の実装温度は、約３００〜３５０℃である。この実装温度は、半田１１の融点よりも高い。
この実装時に、図４に示すように、電極８の構成材料のＡｕが半田１１中に拡散して第１の合金層１６が形成される。図６は、ＡｕＳｎの二元系状態図である。図６に示すように、Ａｕ含有量が多くなるほど、ＡｕＳｎの融点は高くなる。従って、第１の合金層１６の融点は半田１１の融点よりも高い。
第１の合金層１６がメタルパッド１５に達すると、メタルパッド１５の構成材料のＡｕが第１の合金層１６中に拡散して第２の合金層１７が形成される。第２の合金層１７は、例えば８５ｗｔ％のＡｕと１５ｗｔ％のＳｎからなる。この第２の合金層１７の融点は約４００℃まで上昇する。従って、第２の合金層１７の融点は実装温度（約３００〜３５０℃）よりも高いため、半田１１がメタルパッド１５に達して第２の合金層１７になることで半田１１の溶解が止まる。従って、半田１１が半導体レーザ１の側面へ回り込んでｐｎ接合が短絡するのを防ぐことができるため、歩留まりを向上させることができる。
なお、サブマウント１２と半導体積層構造３とメタルパッド１５で囲まれた空間の体積が、半田１１が合金化した後の体積とほぼ等しくなるようにメタルパッド１５の厚さを設定する。具体的には、メタルパッド１５の厚さを、図５の半田１１の厚さより数％〜３０％程度薄くする。
また、ＡｕＳｎ半田はＳｎの組成が高くなった場合も融点が上がるので、構成材料としてＳｎを含むメタルパッド１５を用いてもよい。その場合、例えば第２の合金層１７が７０ｗｔ％のＡｕと３０ｗｔ％のＳｎとなれば、その融点は約３９０℃となる。従って、同様の効果を得ることができる。
また、半田１１は、ＡｕＳｎに限らず、ＳｎＡｇ系、ＳｎＡｇＣｕ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系、ＰｂＳｎ系、ＡｕＳｉ系、又はＡｕＧｅ系の合金を形成し、組成比によって融点が変わる材料でもよい。そして、メタルパッド１５の材料として、半田１１と合金化するか、又は半田１１に添加されると、半田１１の融点が上がる材料を含むものを用いる。これにより、同様の効果を得ることができる。
図７は、実施の形態３に係る半導体装置の製造方法の変形例を説明するための断面図である。上記の例ではメタルパッド１５を半導体レーザ１上に形成したが、この変形例では、サブマウント１２上の接合領域１８を囲うようにメタルパッド１５を形成する。そして、サブマウント１２上の接合領域１８に半田１１を形成する。その後に、サブマウント１２上の接合領域１８に半田１１を介してジャンクションダウンで半導体レーザ１を実装する。その他の工程は上記の例と同じであり、同様の効果を得ることができる。
実施の形態４．
図８は、実施の形態４に係る半導体装置を示す断面図である。実施の形態１の高融点金属膜１０の代わりに、サブマウント１２と電極８との間において電極８の外周にＡｕ膜１９（金属膜）が配置されている。半田１１は、８０ｗｔ％のＡｕと２０ｗｔ％のＳｎからなるＡｕＳｎである。この半田１１の融点は２８０℃である。
図９は、実施の形態４に係る半導体装置の製造方法を説明するための断面図である。まず、ｐｎ接合を含む半導体レーザ１を準備する。そして、半導体レーザ１の電極８の外周にＡｕ膜１９を形成する。電極８上のＡｕ膜１９で囲まれた領域に半田１１を蒸着する。その後に、サブマウント１２上に半田１１を介してジャンクションダウンで半導体レーザ１を実装する。サブマウント１２上に半導体レーザ１を実装する際の実装温度は、約３００〜３５０℃である。この実装温度は、半田１１の融点よりも高い。
この実装時に、図８に示すように、電極８の構成材料のＡｕが半田１１中に拡散して第１の合金層１６が形成される。第１の合金層１６がＡｕ膜１９に達すると、Ａｕ膜１９の構成材料のＡｕが第１の合金層１６中に拡散して第２の合金層１７が形成される。第２の合金層１７は、例えば８５ｗｔ％のＡｕと１５ｗｔ％のＳｎからなる。この第２の合金層１７の融点は約４００℃まで上昇する。従って、第２の合金層１７の融点は実装温度（約３００〜３５０℃）よりも高いため、半田１１がＡｕ膜１９に達して第２の合金層１７になることで半田１１の溶解が止まる。従って、半田１１が半導体レーザ１の側面へ回り込んでｐｎ接合が短絡するのを防ぐことができるため、歩留まりを向上させることができる。
なお、サブマウント１２と電極８とＡｕ膜１９で囲まれた空間の体積が、半田１１が合金化した後の体積とほぼ等しくなるようにＡｕ膜１９の厚さを設定する。具体的には、Ａｕ膜１９の厚さを、図９の半田１１の厚さより数％〜３０％程度薄くする。
実施の形態５．
図１０は、実施の形態５に係る半導体装置を示す断面図である。実施の形態１の高融点金属膜１０の代わりに、電極８の周りを囲むようにサブマウント１２に溝２０が形成されている。溝２０内にＡｕ層２１（金属層）が形成されている。半田１１はＳｎＡｇである。電極８及びサブマウント１２上にＡｕメッキ２２とＰｔ／フラッシュＡｕ層２３が形成されている。
図１１は、実施の形態５に係る半導体装置の製造方法を説明するための断面図である。まず、ｐｎ接合を含む半導体レーザ１を準備する。次に、サブマウント１２上の接合領域１８を囲うように溝２０を形成し、溝２０内にＡｕ層２１を形成する。そして、サブマウント１２上の接合領域１８に半田１１を形成する。その後に、サブマウント１２上の接合領域１８に半田１１を介してジャンクションダウンで半導体レーザ１を実装する。サブマウント１２上に半導体レーザ１を実装する際の実装温度は、約３００〜３５０℃である。この実装温度は、半田１１の融点よりも高い。
この実装時に、サブマウント１２の溝２０に半田１１が流入する。これにより、図１０に示すように、Ａｕ層２１の構成材料のＡｕが半田１１中に拡散して金属間化合物２４が形成される。金属間化合物２４はＡｕＳｎからなる。この金属間化合物２４が含まれる半田１１の融点は、例えば３８０℃まで上昇し、実装温度（約３００〜３５０℃）よりも高くなる。これにより、半田１１の溶解が止まるため、溝２０内での半田１１の横方向の広がりを抑制できる。従って、半田１１が半導体レーザ１の側面へ回り込んでｐｎ接合が短絡するのを防ぐことができるため、歩留まりを向上させることができる。
なお、図１２は、ＳｎＡｇの二元系状態図である。ＳｎＡｇの融点は、Ａｇが３．５％の場合（共晶点）に２２１℃と低く、Ａｇが増えると高くなる。従って、Ａｕ層２１の代わりに溝２０内にＡｇ層を設けても同様の効果を得ることができる。また、ＳｎＡｇ半田の代わりに実施の形態３，４と同様にＡｕＳｎ半田を用い、溝２０内にＡｕ層２１又はＳｎ層を設けも同様の効果がある。さらに、半田１１に混入すると半田１１の融点が上がるような他の不純物材料を、Ａｕ層２１の代わりに溝２０内に設けても同様の効果を得ることができる。
図１３は、実施の形態５に係る半導体装置の変形例を説明するための断面図である。Ａｕ層２１をサブマウント１２の溝２０内ではなく、電極８の周りを囲むように半導体レーザ１側に設けている。この場合でも同様の効果を得ることができる。なお、Ａｕ層２１をサブマウント１２の溝２０内と半導体レーザ１側の両方に設ければ更に効果的である。
実施の形態６．
図１４は、実施の形態６に係る半導体装置を示す断面図である。実施の形態１の高融点金属膜１０の代わりに、電極８の周りを囲むようにサブマウント１２に溝２０が形成されている。溝２０の内側の側面に誘引材料２５が形成されている。誘引材料２５は、半田１１の流動性を向上させる材料である。具体的には、誘引材料２５は、半田１１と同じ物質、半田１１の構成物質、フラックス（融剤）、又は半田１１と合金化すると融点が下がる金属材料である。
フラックスは、具体的には、金属酸化物を融解する性質を持つホウ砂（４ホウ酸ナトリウムＮａ２Ｂ４Ｏ５（ＯＨ）４・８Ｈ２Ｏ）や塩化亜鉛（ＺｎＣｌ２）水溶液などである。半田１１と合金化すると融点が下がる金属材料は、具体的には、Ｓｎ−Ｃｕ半田に対してＡｇ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ半田に対してＢｉ、Ｓｎ−Ａｇ半田に対してＩｎ、Ｓｎ‐９Ｚｎ半田に対してＡｇ，Ａｌ，Ｇａなどである。Ｓｎ−０．７５Ｃｕ半田（融点２２７℃）に対して、Ａｇが添加されたＳｎ−３．５Ａｇ−０．７５Ｃｕの融点は２１７℃である。Ｓｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田（融点２１４℃）に対して、Ｂｉの含有量の大きいＳｎ−２．０Ａｇ−３．０Ｂｉ−０．７５Ｃｕの融点は２０７℃である。
図１５は、実施の形態６に係る半導体装置の製造方法を説明するための断面図である。まず、ｐｎ接合を含む半導体レーザ１を準備する。次に、サブマウント１２上の接合領域１８を囲うように溝２０を形成し、溝２０の内側の側面に誘引材料２５を形成する。そして、サブマウント１２上の接合領域１８に半田１１を形成する。その後に、サブマウント１２上の接合領域１８に半田１１を介してジャンクションダウンで半導体レーザ１を実装する。
この実装時に、誘引材料２５が半田１１に混入すると半田１１の流動性が向上する。これにより、半田１１が溝２０内に流れ込みやすくなる。従って、半田１１が半導体レーザ１の側面へ回り込んでｐｎ接合が短絡するのを防ぐことができるため、歩留まりを向上させることができる。なお、誘引材料２５の厚さが薄いほど、余分な半田１１が溝２０内に流れ込みやすくなる。そして、誘引材料２５の面積が大きいほど、より多くの半田１１を誘引できる。
図１６は、実施の形態６に係る半導体装置の変形例を示す断面図である。サブマウント１２に溝２０は形成されていない。電極８の周りを囲むように平坦なサブマウント１２上に、半田１１を融解しやすくする誘引材料２５が形成されている。この場合でも、誘引材料２５により半田１１がサブマウント１２上において横方向に広がりやすくなり、半田１１が盛り上がらないため、同様の効果を得ることができる。
実施の形態７．
図１７は実施の形態７に係る半導体装置の製造方法を示す平面図であり、図１８はその断面図である。図１９は、図１８の破線で囲った部分の拡大断面図である。
まず、ウェハ状のｎ型ＧａＮ基板２上に、ｐｎ接合を含む半導体積層構造３と、半導体積層構造３上の電極８とを有する複数の半導体レーザ１を形成する。
次に、図１７及び図１８に示すように、隣接する半導体レーザ１同士の境界をレーザスクライブによりスクライブしてｐｎ接合より深い溝２６，２７を形成する。なお、具体的には、溝２６，２７を形成する前にフォトレジスト（不図示）を塗布し、パターニングにより溝２６，２７を形成する部分のフォトレジストを除去しておく。また、半導体レーザ１の発光領域１３は劈開面を出す必要があるため、劈開用の溝２７は発光領域１３を避けて形成する。
次に、図１９に示すように、溝２６，２７の内部表面に、高温長時間の熱処理である熱酸化法により高抵抗化処理を行って高抵抗化領域２８を形成する。その後、フォトレジストを除去する。ＧａＮ系材料の場合、溝２６，２７の内部表面は、レーザスクライブによってＧａＮ表面の窒素が抜けてＧａリッチな状態となっている。従って、熱酸化法によってＧａＯとなり、容易に高抵抗化できる。また、高抵抗化処理として、Ｈ（プロトン）、Ｆ、Ｏ、Ｆｅ、Ｚｎ、Ｓｉなどのイオンを注入するイオン注入を行ってもよい。
次に、溝２６，２７に沿って劈開等を行って個々の半導体レーザ１に分離する。そして、サブマウント１２上に半田１１を介してジャンクションダウンで半導体レーザ１を実装する。
以上説明したように、溝２６，２７の内部表面に高抵抗化処理を行うため、半導体レーザ１の側面に高抵抗化領域２８が形成されている。従って、半田１１が半導体レーザ１の側面へ回り込んでｐｎ接合に達してもｐｎ接合が短絡するのを防ぐことができるため、歩留まりを向上させることができる。
なお、一般的に劈開面はコーティングで保護されるため、ｐｎ接合が露出していない。従って、上記の高抵抗化処理を行わなくてもよい。また、分離用の溝２６と劈開用の溝２７の両方にレーザスクライブを用いたが、分離用の溝２６のみにレーザスクライブを用いてもよい。
また、レーザスクライブは、針スクライブと比較して、微細加工に優れており、作業速度が速い。エッチングと比較しても加工制御性に優れているため、深くスクライブできる。特にＧａＮ系の半導体レーザでは適当なエッチャント液が無く、ウェットエッチングが困難であるため、レーザスクライブやドライエッチングが必要となる。
図２０は、実施の形態７に係る半導体装置の製造方法の変形例を示す拡大断面図である。上記の例では溝２６，２７の内部表面に高抵抗化処理を行ったが、変形例では、溝２６，２７内に絶縁膜２９を形成する。これにより同様の効果を得ることができる。
１ 半導体レーザ
２ ｎ型ＧａＮ基板（半導体基板）
３ 半導体積層構造
８ 電極
１０ 高融点金属膜
１１ 半田
１２ サブマウント
１４，２０，２６，２７ 溝
１５ メタルパッド
１６ 第１の合金層
１７ 第２の合金層
１８ 接合領域
１９，２１ Ａｕ膜（金属層）
２４ 金属間化合物
２５ 誘引材料
２８ 高抵抗化領域
２９ 絶縁膜

Claims (13)

  1. サブマウントと、
    前記サブマウント上に半田を介してジャンクションダウンで実装された半導体レーザとを備え、
    前記半導体レーザは、半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有し、
    前記電極は、前記半田を介して前記サブマウントに接合され、
    前記サブマウントと前記半導体積層構造との間において前記電極の周りを囲むように高融点金属膜又は高融点誘電体膜が配置されていることを特徴とする半導体装置。
  2. 前記半導体積層構造には、前記電極の周りを囲むように溝が形成され、
    前記溝の内部を前記高融点金属膜又は前記高融点誘電体膜が覆っており、
    前記高融点金属膜は、前記半導体積層構造とオーミック接合していないことを特徴とする請求項１に記載の半導体装置。
  3. サブマウントと、
    前記サブマウント上に半田を介してジャンクションダウンで実装された半導体レーザとを備え、
    前記半導体レーザは、半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有し、
    前記電極は、前記半田を介して前記サブマウントに接合され、
    前記サブマウントと前記半導体積層構造との間において前記電極の周りを囲むようにメタルパッドが配置され、
    前記電極の構成材料が前記半田中に拡散して第１の合金層が形成され、
    前記メタルパッドの構成材料が前記第１の合金層中に拡散して第２の合金層が形成され、
    前記第２の合金層の融点は、前記半田の融点よりも高いことを特徴とする半導体装置。
  4. サブマウントと、
    前記サブマウント上に半田を介してジャンクションダウンで実装された半導体レーザとを備え、
    前記半導体レーザは、半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有し、
    前記電極は、前記半田を介して前記サブマウントに接合され、
    前記サブマウントと前記電極との間において前記電極の外周に金属膜が配置され、
    前記電極の構成材料が前記半田中に拡散して第１の合金層が形成され、
    前記金属膜の構成材料が前記第１の合金層中に拡散して第２の合金層が形成され、
    前記第２の合金層の融点は、前記半田の融点よりも高いことを特徴とする半導体装置。
  5. サブマウントと、
    前記サブマウント上に半田を介してジャンクションダウンで実装された半導体レーザとを備え、
    前記半導体レーザは、半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有し、
    前記電極は、前記半田を介して前記サブマウントに接合され、
    前記電極の周りを囲むように前記サブマウントに溝が形成され、
    前記溝内に形成された金属層と、
    前記溝内に流れ込んだ前記半田中に前記金属層の構成材料が拡散して金属間化合物が形成され、
    前記金属間化合物の融点は、前記半田の融点よりも高いことを特徴とする半導体装置。
  6. サブマウントと、
    前記サブマウント上に半田を介してジャンクションダウンで実装された半導体レーザとを備え、
    前記半導体レーザは、半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有し、
    前記電極は、前記半田を介して前記サブマウントに接合され、
    前記電極の周りを囲むように前記サブマウントに、前記半田の流動性を向上させる誘引材料が形成されていることを特徴とする半導体装置。
  7. 前記誘引材料は、前記半田と同じ物質、前記半田の構成物質、フラックス、又は前記半田と合金化すると融点が下がる金属材料であることを特徴とする請求項６に記載の半導体装置。
  8. 前記電極の周りを囲むように前記サブマウントに溝が形成され、
    前記溝の内側の側面に前記誘引材料が形成されていることを特徴とする請求項６又は７に記載の半導体装置。
  9. 半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有する半導体レーザを準備する工程と、
    サブマウント上に半田を形成する工程と、
    前記電極の周りを囲むようにメタルパッドを前記半導体レーザ上に形成する工程と、
    前記サブマウント上に前記半田を介してジャンクションダウンで前記半導体レーザを実装する工程とを備え、
    前記電極は、前記半田を介して前記サブマウントに接合され、
    前記サブマウントと前記半導体積層構造との間において前記電極の周りを囲むようにメタルパッドが配置され、
    前記電極の構成材料が前記半田中に拡散して第１の合金層が形成され、
    前記メタルパッドの構成材料が前記第１の合金層中に拡散して第２の合金層が形成され、
    前記サブマウント上に前記半導体レーザを実装する際の温度は、前記半田の融点よりも高く、前記第２の合金層の融点よりも低いことを特徴とする半導体装置の製造方法。
  10. 半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有する半導体レーザを準備する工程と、
    サブマウント上の接合領域を囲うようにメタルパッドを形成する工程と、
    前記サブマウント上の前記接合領域に半田を形成する工程と、
    前記サブマウント上の前記接合領域に前記半田を介してジャンクションダウンで前記半導体レーザを実装する工程とを備え、
    前記電極は、前記半田を介して前記サブマウントに接合され、
    前記サブマウントと前記半導体積層構造との間において前記電極の周りを囲むようにメタルパッドが配置され、
    前記電極の構成材料が前記半田中に拡散して第１の合金層が形成され、
    前記メタルパッドの構成材料が前記第１の合金層中に拡散して第２の合金層が形成され、
    前記サブマウント上に前記半導体レーザを実装する際の温度は、前記半田の融点よりも高く、前記第２の合金層の融点よりも低いことを特徴とする半導体装置の製造方法。
  11. 半導体基板と、前記半導体基板上に形成されｐｎ接合を含む半導体積層構造と、前記半導体積層構造上に形成された電極とを有する半導体レーザを準備する工程と、
    前記電極の外周に金属膜を形成する工程と、
    前記電極上の前記金属膜で囲まれた領域に半田を蒸着する工程と、
    前記サブマウント上に前記半田を介してジャンクションダウンで前記半導体レーザを実装する工程とを備え、
    前記電極は、前記半田を介して前記サブマウントに接合され、
    前記サブマウントと前記半導体積層構造との間において前記電極の周りを囲むようにメタルパッドが配置され、
    前記電極の構成材料が前記半田中に拡散して第１の合金層が形成され、
    前記メタルパッドの構成材料が前記第１の合金層中に拡散して第２の合金層が形成され、
    前記サブマウント上に前記半導体レーザを実装する際の温度は、前記半田の融点よりも高く、前記第２の合金層の融点よりも低いことを特徴とする半導体装置の製造方法。
  12. ウェハ状の半導体基板上に、ｐｎ接合を含む半導体積層構造と、前記半導体積層構造上の電極とを有する複数の半導体レーザを形成する工程と、
    隣接する前記半導体レーザ同士の境界をスクライブして前記ｐｎ接合より深い溝を形成する工程と、
    前記溝の内部表面に高抵抗化処理を行って高抵抗化領域を形成するか、又は前記溝内に絶縁膜を形成する工程と、
    前記高抵抗化領域又は前記絶縁膜を形成した後に、前記溝に沿って個々の前記半導体レーザに分離する工程と、
    個々の前記半導体レーザに分離した後に、前記サブマウント上に半田を介してジャンクションダウンで前記半導体レーザを実装する工程とを備えることを特徴とする半導体装置の製造方法。
  13. 前記高抵抗化処理は熱酸化法又はイオン注入であることを特徴とする請求項１２に記載の半導体装置の製造方法。
JP2010088912A 2010-04-07 2010-04-07 半導体装置及びその製造方法 Pending JP2011222675A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010088912A JP2011222675A (ja) 2010-04-07 2010-04-07 半導体装置及びその製造方法
TW100102613A TW201140972A (en) 2010-04-07 2011-01-25 Semiconductor device and method for manufacturing the same
US13/012,840 US8625646B2 (en) 2010-04-07 2011-01-25 Semiconductor device
CN2011100850197A CN102214895A (zh) 2010-04-07 2011-04-06 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010088912A JP2011222675A (ja) 2010-04-07 2010-04-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011222675A true JP2011222675A (ja) 2011-11-04
JP2011222675A5 JP2011222675A5 (ja) 2013-04-11

Family

ID=44746072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010088912A Pending JP2011222675A (ja) 2010-04-07 2010-04-07 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US8625646B2 (ja)
JP (1) JP2011222675A (ja)
CN (1) CN102214895A (ja)
TW (1) TW201140972A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138870A (ja) * 2014-01-22 2015-07-30 豊田合成株式会社 発光素子、発光装置およびその製造方法
JP2018085442A (ja) * 2016-11-24 2018-05-31 浜松ホトニクス株式会社 半導体レーザ装置
JP6512375B1 (ja) * 2018-04-03 2019-05-15 三菱電機株式会社 半導体装置の製造方法
JP2019220505A (ja) * 2018-06-15 2019-12-26 ウシオオプトセミコンダクター株式会社 半導体発光装置
WO2020174949A1 (ja) * 2019-02-26 2020-09-03 パナソニックセミコンダクターソリューションズ株式会社 半導体レーザ装置及び半導体レーザ素子
JP2021044468A (ja) * 2019-09-13 2021-03-18 シチズンファインデバイス株式会社 サブマウント
WO2023182156A1 (ja) * 2022-03-25 2023-09-28 ヌヴォトンテクノロジージャパン株式会社 半導体発光装置、基台、半田付き基台、及び、半導体発光装置の製造方法
WO2024034482A1 (ja) * 2022-08-10 2024-02-15 ヌヴォトンテクノロジージャパン株式会社 半導体装置、及び半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011055891B9 (de) * 2011-11-30 2017-09-14 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode
US9088135B1 (en) * 2012-06-29 2015-07-21 Soraa Laser Diode, Inc. Narrow sized laser diode
CN104104009B (zh) * 2014-07-08 2017-12-01 北京工业大学 一种p型金属电极制备焊料的半导体激光器
EP3235077B1 (en) * 2014-12-19 2020-09-30 Alpes Lasers S.A. Quantum cascade laser optimized for epitaxial side-down mounting
US10044171B2 (en) * 2015-01-27 2018-08-07 TeraDiode, Inc. Solder-creep management in high-power laser devices
US9843164B2 (en) 2015-01-27 2017-12-12 TeraDiode, Inc. Solder sealing in high-power laser devices
JP6672721B2 (ja) * 2015-11-09 2020-03-25 三菱電機株式会社 半導体レーザーおよびその製造方法
CN108551077A (zh) * 2018-03-08 2018-09-18 深圳瑞波光电子有限公司 一种半导体激光器件及其制作方法
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
CN112332217B (zh) * 2020-11-04 2022-06-03 苏州长光华芯光电技术股份有限公司 一种半导体激光器芯片及制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567847A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06260723A (ja) * 1993-03-03 1994-09-16 Mitsubishi Electric Corp 半導体レーザ装置
JPH08125270A (ja) * 1994-10-28 1996-05-17 Nippondenso Co Ltd 積層型半導体レーザ
JP2000124540A (ja) * 1998-10-16 2000-04-28 Fuji Photo Film Co Ltd 半導体発光素子
JP2003324228A (ja) * 2002-05-01 2003-11-14 Ricoh Co Ltd 半導体発光素子の固着方法
JP2004140141A (ja) * 2002-10-17 2004-05-13 Mitsubishi Electric Corp 半導体レーザ
JP2007027572A (ja) * 2005-07-20 2007-02-01 Sony Corp 半導体発光装置およびその製造方法
JP2007103840A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路装置の製造方法
JP2008053564A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP2008085272A (ja) * 2006-09-29 2008-04-10 Sanyo Electric Co Ltd サブマウント、および、これを用いた半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121989A (ja) 1982-12-28 1984-07-14 Nec Corp 半導体レ−ザ
JPS60239086A (ja) 1985-04-25 1985-11-27 Hitachi Ltd 半導体レーザ装置
JPH02253690A (ja) 1989-03-27 1990-10-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03217065A (ja) 1990-01-23 1991-09-24 Toshiba Corp レーザダイオード装置
JPH04315486A (ja) 1991-04-15 1992-11-06 Hitachi Ltd 光電子装置およびその製造方法
JPH05110203A (ja) 1991-10-15 1993-04-30 Mitsubishi Electric Corp 半導体レーザ装置およびその製造方法
JPH0637403A (ja) 1992-07-14 1994-02-10 Mitsubishi Electric Corp 半導体レーザ装置
JPH06350202A (ja) 1993-06-10 1994-12-22 Toshiba Corp 半導体発光装置
JPH0738208A (ja) 1993-07-22 1995-02-07 Nec Corp 半導体レーザ装置
JPH11284098A (ja) 1998-03-31 1999-10-15 Sharp Corp 半導体レーザ装置
JP2000004064A (ja) 1998-06-16 2000-01-07 Rohm Co Ltd 半導体レーザ装置およびその製造方法
JP3779218B2 (ja) 2002-02-18 2006-05-24 住友電気工業株式会社 サブマウントおよび半導体装置
JP2004071899A (ja) 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004087866A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体光素子、その実装体および光モジュール
US7045827B2 (en) * 2004-06-24 2006-05-16 Gallup Kendra J Lids for wafer-scale optoelectronic packages
US7564887B2 (en) * 2004-06-30 2009-07-21 Finisar Corporation Long wavelength vertical cavity surface emitting lasers
JP2007103804A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd 半導体レーザ装置
US20080237814A1 (en) 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567847A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06260723A (ja) * 1993-03-03 1994-09-16 Mitsubishi Electric Corp 半導体レーザ装置
JPH08125270A (ja) * 1994-10-28 1996-05-17 Nippondenso Co Ltd 積層型半導体レーザ
JP2000124540A (ja) * 1998-10-16 2000-04-28 Fuji Photo Film Co Ltd 半導体発光素子
JP2003324228A (ja) * 2002-05-01 2003-11-14 Ricoh Co Ltd 半導体発光素子の固着方法
JP2004140141A (ja) * 2002-10-17 2004-05-13 Mitsubishi Electric Corp 半導体レーザ
JP2007027572A (ja) * 2005-07-20 2007-02-01 Sony Corp 半導体発光装置およびその製造方法
JP2007103840A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路装置の製造方法
JP2008053564A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP2008085272A (ja) * 2006-09-29 2008-04-10 Sanyo Electric Co Ltd サブマウント、および、これを用いた半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138870A (ja) * 2014-01-22 2015-07-30 豊田合成株式会社 発光素子、発光装置およびその製造方法
JP2018085442A (ja) * 2016-11-24 2018-05-31 浜松ホトニクス株式会社 半導体レーザ装置
JP6512375B1 (ja) * 2018-04-03 2019-05-15 三菱電機株式会社 半導体装置の製造方法
WO2019193643A1 (ja) * 2018-04-03 2019-10-10 三菱電機株式会社 半導体装置の製造方法
US11411369B2 (en) 2018-04-03 2022-08-09 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2019220505A (ja) * 2018-06-15 2019-12-26 ウシオオプトセミコンダクター株式会社 半導体発光装置
JP7135482B2 (ja) 2018-06-15 2022-09-13 ウシオ電機株式会社 半導体発光装置
WO2020174949A1 (ja) * 2019-02-26 2020-09-03 パナソニックセミコンダクターソリューションズ株式会社 半導体レーザ装置及び半導体レーザ素子
JP2021044468A (ja) * 2019-09-13 2021-03-18 シチズンファインデバイス株式会社 サブマウント
JP7324665B2 (ja) 2019-09-13 2023-08-10 シチズンファインデバイス株式会社 サブマウント
WO2023182156A1 (ja) * 2022-03-25 2023-09-28 ヌヴォトンテクノロジージャパン株式会社 半導体発光装置、基台、半田付き基台、及び、半導体発光装置の製造方法
WO2024034482A1 (ja) * 2022-08-10 2024-02-15 ヌヴォトンテクノロジージャパン株式会社 半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20110249694A1 (en) 2011-10-13
CN102214895A (zh) 2011-10-12
TW201140972A (en) 2011-11-16
US8625646B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
JP2011222675A (ja) 半導体装置及びその製造方法
WO2015033557A1 (ja) 発光装置
JP3889933B2 (ja) 半導体発光装置
US9001856B1 (en) Diode laser bar mounted on a copper heat-sink
JP2008235362A (ja) Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JP2011222675A5 (ja)
JP2006344743A (ja) 半導体レーザ装置
KR20080112106A (ko) 기판 접합 방법 및 반도체 장치
JP7060508B2 (ja) Ｉｉｉ族窒化物半導体発光素子および該素子構成を含むウエハ
JP2006073619A (ja) 窒化物系化合物半導体発光素子
JP5962522B2 (ja) 半導体レーザ装置
JP2007081010A (ja) 発光素子
JP2007158129A (ja) 半導体素子
JP4765408B2 (ja) 半導体レーザ装置並びに放熱部材および支持部材
WO2020196739A1 (ja) 赤外ｌｅｄ素子
JP2013118293A (ja) 半導体発光素子
US6268230B1 (en) Semiconductor light emitting device
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2001230498A (ja) Ｉｉｉ族窒化物系化合物半導体レーザ
JP2012069545A (ja) 発光素子の搭載方法
JP6245791B2 (ja) 縦型窒化物半導体素子およびその製造方法
US11935755B2 (en) Method of producing a semiconductor laser and semiconductor laser
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JP2015073087A (ja) 発光装置
JP4570683B2 (ja) 窒化物系化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603