JP6245791B2 - 縦型窒化物半導体素子およびその製造方法 - Google Patents
縦型窒化物半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP6245791B2 JP6245791B2 JP2012072442A JP2012072442A JP6245791B2 JP 6245791 B2 JP6245791 B2 JP 6245791B2 JP 2012072442 A JP2012072442 A JP 2012072442A JP 2012072442 A JP2012072442 A JP 2012072442A JP 6245791 B2 JP6245791 B2 JP 6245791B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive substrate
- semiconductor layer
- layer
- bonding
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 175
- 150000004767 nitrides Chemical class 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 169
- 238000000034 method Methods 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000005520 cutting process Methods 0.000 claims description 12
- 238000002360 preparation method Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 189
- 230000017525 heat dissipation Effects 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005304 joining Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- LNTHITQWFMADLM-UHFFFAOYSA-N gallic acid Chemical compound OC(=O)C1=CC(O)=C(O)C(O)=C1 LNTHITQWFMADLM-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
Description
本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）等に利用される窒化物半導体素子、特に高効率高出力な縦型窒化物半導体素子およびその製造方法に関する。
従来、発光ダイオード等に利用される窒化物半導体素子には、サファイア基板の上に窒化物からなるｎ型半導体層と活性層とｐ型半導体層とが順に積層された半導体素子がある。このような半導体素子は、サファイア基板が絶縁性であり基板側から電極を取り出すことができないので、窒化物半導体層の同一面に正電極と負電極とが設けられた、いわゆる横型窒化物半導体素子である。
近年、高効率高出力な窒化物半導体素子の需要が増えている。そして、高出力半導体素子の場合には、半導体素子の発熱量が大きくなり易い。特に、前記の横型窒化物半導体素子では、正電極と負電極が水平方向に並んでいるため、電流が水平方向に流れ、電流密度が局部的に高くなり、発熱量が大きくなる。その結果、横型窒化物半導体素子では、高効率高出力を達成することができなかった。
そのため、高効率高出力を得る手段として、半導体素子の発熱を効率よく放熱可能な半導体素子構造が要望され、いわゆる縦型窒化物半導体素子が開発されてきている。ここで、縦型窒化物半導体素子とは、導電性基板および半導体層を挟んで２つの電極が対向するように上下方向に配置された半導体素子構造を持つものを言う。
例えば、特許文献１には、導電性のｎ−ＡｌＧａＮ単結晶基板の上に、半導体層としてのｎ−ＧａＮバッファ層、ｎ−ＡｌＧａＮクラッド層、ｎ−ＧａＮガイド層、ＩｎＧａＮ多重量子井戸構造活性層、ｐ−ＧａＮ光ガイド層、ｐ−ＡｌＧａＮクラッド層、ｐ−ＧａＮキャップ層が順に積層、接合され、ｐ−ＧａＮキャップ層の上にはｐ側オーミック電極が形成され、ｎ−ＡｌＧａＮ単結晶基板の底面にはｎ側オーミック電極が形成された縦型窒化物半導体素子が記載されている。
また、特許文献２には、導電性基板に形成されているパターン面と、パターン面上に形成されている多層金属層と、多層金属層上に形成されている多層半導体層と、を含み、多層金属層及び多層半導体層の主面は、パターン面よりも面積が小さい窒化物系半導体発光素子が記載されている。この窒化物系半導体発光素子は、溝を付けた導電性基板上に、面積の小さい基板側多層金属層を設けたものと、下地基板上に、多層半導体層および半導体側多層金属層を設けたものと、を貼り合わせ、その後、下地基板を分離し、半導体側多層金属層と基板側多層金属層とが貼り付けられていない領域（未貼付領域）で分離を行い、チップ状に分割することが行われている。
しかしながら、特許文献１に記載された縦型窒化物半導体素子では、導電性基板全面と半導体層全面が接合しているため、実装して使用する際に、パッケージ側となる導電性基板の底面の面積と半導体層の接合面積が同一となる。その結果、半導体層で発生する熱を、導電性基板の底面から十分に放熱することができず、高効率高出力を達成できないという問題がある。
また、特許文献２に記載された窒化物系半導体発光素子は、半導体側多層金属層と基板側多層金属層との未貼付領域にて分離を行うため、多層金属層及び多層半導体層の主面は、パターン面よりも面積が小さくなっており、発光面積が小さいという問題がある。また、この窒化物系半導体発光素子は製造方法も複雑であるという問題がある。
また、特許文献２に記載された窒化物系半導体発光素子は、半導体側多層金属層と基板側多層金属層との未貼付領域にて分離を行うため、多層金属層及び多層半導体層の主面は、パターン面よりも面積が小さくなっており、発光面積が小さいという問題がある。また、この窒化物系半導体発光素子は製造方法も複雑であるという問題がある。
そこで、本発明は、このような問題を解決すべく創案されたもので、その課題は、導電性基板からの放熱が十分で、パッケージとの密着性を向上し、高効率高出力が達成できる縦型窒化物半導体素子およびその製造方法を提供することにある。
前記課題を解決するために、本発明に係る縦型窒化物半導体素子は、導電性基板と、前記導電性基板の一方の表面側に、第２の電極を介して接合された、窒化物からなる半導体層と、前記導電性基板の他方の表面に形成された金属層と、前記半導体層の接合表面と対向する表面に形成された第１の電極と、前記導電性基板と前記第２の電極との間に形成された電極材料または導電性材料からなる接合層と、を備える縦型窒化物半導体素子であって、前記導電性基板は、他方の表面側に前記導電性基板の側面の一部から延出するフランジ部を有し、前記半導体層の前記接合表面と、前記接合表面と対向する前記半導体層の前記表面と、前記導電性基板の一方の前記表面とが同一面積であり、前記フランジ部の延出長さが、前記半導体層の長さに対して０．１〜０．５倍である。また、前記接合層は、前記第２の電極の表面に形成された第１の接合層、および、前記導電性基板の表面に形成された第２の接合層の少なくとも一層を有することが好ましい。
前記構成によれば、導電性基板の他方の表面の面積を半導体層の接合表面の面積よりも大きくするように、導電性基板の他方の表面側に、導電性基板の側面から延出するフランジ部を有し、そのフランジ部が、導電性基板と半導体層とを接合した後、半導体層の側面と導電性基板の側面が露出するように、半導体層から導電性基板の厚さ方向の一部までを切削して形成される導電性基板の残部を分割することによって形成される。そのため、導電性基板の他方の表面（底面）の面積が半導体層の接合表面の面積よりも大きくなり、実装して使用された際に、パッケージ側となる導電性基板の底面での放熱性が向上し、半導体層での温度上昇が抑制される。また、パッケージと導電性基板との密着性が向上する。
本発明に係る縦型窒化物半導体素子の製造方法は、導電性基板と、絶縁性基板の表面に形成され、第２の電極が接合された窒化物からなる半導体層とを準備し、前記導電性基板および前記第２の電極の少なくとも一方に接合層を形成する準備工程と、前記導電性基板の一方の表面に前記接合層を介して前記準備工程で準備した前記半導体層を接合する接合工程と、前記半導体層から前記絶縁性基板を除去する基板除去工程と、前記半導体層に第１の電極を形成すると共に、前記導電性基板に金属層を形成する電極・金属層形成工程と、前記半導体層の側面と前記導電性基板の側面が露出して、前記半導体層の前記接合表面と、前記接合表面と対向する前記半導体層の前記表面と、前記導電性基板の一方の前記表面とが同一面積となるように、前記半導体層から前記導電性基板の厚さ方向の一部までを切削することによって当該導電性基板の残部を複数形成して、前記導電性基板の残部で互いが連結された複数の積層素子を作製する切削工程と、前記導電性基板の残部を分割し、前記フランジ部を有する複数の縦型窒化物半導体素子を作製する分割工程と、を含む。
前記手順によれば、切削工程と分割工程とを含むことによって、導電性基板の他方の表面側に側面から延出するフランジ部が形成されるため、導電性基板の他方の表面（底面）の面積が半導体層の接合表面の面積よりも大きくなる。その結果、実装して使用された際に、パッケージ側となる導電性基板の底面での放熱性が向上し、半導体層での温度上昇が抑制される。また、パッケージと導電性基板との密着性が向上する。
前記分割工程は、前記導電性基板の他方の表面側から、前記導電性基板の残部に分割線を形成することによって前記積層素子を分割することが好ましい。これにより、実装側の電極を必要以上出っ張らなくすることができる。
本発明に係る縦型窒化物半導体素子によれば、導電性基板からの放熱が十分で、パッケージと導電性基板との密着性にも優れるため、高効率高出力が達成できる。また、本発明に係る縦型窒化物半導体素子の製造方法によれば、導電性基板からの放熱が十分で、パッケージと導電性基板との密着性にも優れることによって高効率高出力を達成した縦型窒化物半導体素子が得られる。
＜縦型窒化物半導体素子＞
本発明に係る縦型窒化物半導体素子の実施の形態について、図面を参照して説明する。
図１に示すように、縦型窒化物半導体素子１００は、導電性基板２０と、半導体層３０と、金属層７０と、第１の電極５０と、第２の電極６０と、接合層４０とを備える。そして、導電性基板２０は、フランジ部２１を有する。
なお、本発明において、縦型窒化物半導体素子１００とは、導電性基板２０および半導体層３０を挟んで第１の電極５０、第２の電極６０および金属層７０とが対向するように上下方向（積層方向）に配置された半導体素子構造を持つものを言う。
以下、縦型窒化物半導体素子（以下、半導体素子と称する）１００の各構成について説明する。
本発明に係る縦型窒化物半導体素子の実施の形態について、図面を参照して説明する。
図１に示すように、縦型窒化物半導体素子１００は、導電性基板２０と、半導体層３０と、金属層７０と、第１の電極５０と、第２の電極６０と、接合層４０とを備える。そして、導電性基板２０は、フランジ部２１を有する。
なお、本発明において、縦型窒化物半導体素子１００とは、導電性基板２０および半導体層３０を挟んで第１の電極５０、第２の電極６０および金属層７０とが対向するように上下方向（積層方向）に配置された半導体素子構造を持つものを言う。
以下、縦型窒化物半導体素子（以下、半導体素子と称する）１００の各構成について説明する。
（導電性基板）
導電性基板２０は、導電性材料からなるウェハ状の基板であって、導電性材料としては、例えば、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳｅ、ＺｎＳ、ＺｎＯ、ＣｕＷ等が用いられる。このうち、放熱性に優れているＣｕＷなどの材料が好ましい。
導電性基板２０は、導電性材料からなるウェハ状の基板であって、導電性材料としては、例えば、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳｅ、ＺｎＳ、ＺｎＯ、ＣｕＷ等が用いられる。このうち、放熱性に優れているＣｕＷなどの材料が好ましい。
導電性基板２０は、その底面２０ａ側に導電性基板２０の側面２０ｂから外側に延出するフランジ部２１を有し、底面２０ａの面積Ｍ２が半導体層３０の接合表面３０ａの面積Ｍ１よりも大きくなる。そして、フランジ部２１を有し、底面２０ａの面積Ｍ２が大きくなることによって、実装して使用された際に、パッケージ（図示せず）側となる導電性基板２０の底面２０ａでの放熱性が向上し、半導体層３０での温度上昇が抑制される。また、パッケージと導電性基板２０との密着性が向上する。
導電性基板２０の厚さＴ１は、特に限定されないが、１００μｍ〜５００μｍであることが好ましい。また、フランジ部２１の厚さＴ２は、導電性基板２０にＣｕＷを用いる場合、１０μｍ〜１００μｍであることが好ましい。
図２（ａ）に示すように、フランジ部２１の延出長さＤ１は、半導体層３０の一辺の長さＤ３に対して０．１〜０．５倍であることが好ましく、１０〜１００μｍであることがさらに好ましい。これにより半導体層３０からの熱を実装基板側に効率よく伝達することができ、放熱性を高めることができる。
図２（ｂ）に示すように、フランジ部２１は、その一部に欠損部２１ａを有してもよい。欠損部２１ａの形成位置、その形状は、特に限定されるものではないが、フランジ部２１の外周四隅を除く、外周の略中央部に、半円状または矩形状の欠損部２１ａを少なくとも１個形成していてもよい。
そして、フランジ部２１の形成方法の詳細は、後記する半導体素子１００の製造方法の欄で説明するが、図４、図５に示すように、導電性基板２０と半導体層３０とを接合した後、半導体層３０の側面３０ｂと導電性基板２０の側面２０ｂが露出するように、半導体層３０をエッチングし、エッチング後、導電性基板２０の厚さ方向の一部までを切削して形成される導電性基板２０の残部２２を分割することによってフランジ部２１が形成される。
導電性基板２０にフランジ部２１を形成せず、導電性基板２０をダイサーのみで完全に切削した場合、導電性基板２０の端面にバリが発生する。それに対し、導電性基板２０の一部をダイサーで切削して残部２２を形成すると共に、その切削されたラインに沿って残部２２をブレイク等で分割することで、フランジ部２１を形成した場合（図５（ｂ）参照）では、導電性基板２０の端面にバリが発生するのを防止することができる。
（半導体層）
半導体層３０は、導電性基板２０の一方の表面２０ｃに、後記する第２の電極６０および接合層４０を介して接合された、窒化物からなる半導体として機能する層である。そして、半導体層３０は、ドナー不純物がドープされたｎ型半導体層３１、発光作用を有する活性層３２およびアセプター不純物がドープされたｐ型半導体層３３の三層がこの順で積層したダブルヘテロ構造をなすものが好ましい。なお、ｎ型半導体層３１、活性層３２およびｐ型半導体層３３の各層は、一層に限らず、二層以上で構成してもよい。
半導体層３０は、導電性基板２０の一方の表面２０ｃに、後記する第２の電極６０および接合層４０を介して接合された、窒化物からなる半導体として機能する層である。そして、半導体層３０は、ドナー不純物がドープされたｎ型半導体層３１、発光作用を有する活性層３２およびアセプター不純物がドープされたｐ型半導体層３３の三層がこの順で積層したダブルヘテロ構造をなすものが好ましい。なお、ｎ型半導体層３１、活性層３２およびｐ型半導体層３３の各層は、一層に限らず、二層以上で構成してもよい。
半導体層３０は、後記するように、絶縁性基板１０の表面に形成されたもので、導電性基板２０と半導体層３０が接合された後、絶縁性基板１０は半導体層３０から除去される。
（絶縁性基板）
絶縁性基板１０は、ウェハ状の基板であって、導電性基板２０とほぼ同じ大きさの基板が用いられる。絶縁性基板１０の基板材料には、サファイア、スピネル、ニオブ酸リチウム、ガリウム酸ネオジウム等が用いられ、表面に形成される半導体層３０の結晶性を向上させるためにサファイア、スピネルが好ましい。
絶縁性基板１０は、ウェハ状の基板であって、導電性基板２０とほぼ同じ大きさの基板が用いられる。絶縁性基板１０の基板材料には、サファイア、スピネル、ニオブ酸リチウム、ガリウム酸ネオジウム等が用いられ、表面に形成される半導体層３０の結晶性を向上させるためにサファイア、スピネルが好ましい。
（金属層）
金属層７０は、導電性基板２０の他方の表面２０ａに形成され、外部電源とワイヤ等で電気的に接続されることによって、導電性基板２０に電流を流すためのものである。また、金属層７０は、Ａｕ−Ｓｎ等の金属材料からなる。
金属層７０は、導電性基板２０の他方の表面２０ａに形成され、外部電源とワイヤ等で電気的に接続されることによって、導電性基板２０に電流を流すためのものである。また、金属層７０は、Ａｕ−Ｓｎ等の金属材料からなる。
（電極）
半導体素子１００においては、半導体層３０の接合表面３０ａに形成された第２の電極６０と、接合表面３０ａと対向する表面３０ｃに形成された第１の電極５０とを備える。第１の電極５０は、半導体層３０のｎ型半導体層３１に電気的に接続するｎ側電極である。また、第２の電極６０は、半導体層３０のｐ型半導体層３３に電気的に接続するｐ側電極である。さらに、第２の電極（ｐ側電極）６０の両側面は、ＳｉＯ２等からなる絶縁膜８０で覆われていることが好ましい。このように、半導体素子１００の上下方向（積層方向）に第１の電極（ｎ側電極）５０、第２の電極（ｐ側電極）６０、および、後記する金属層７０を備え、図示しない外部電源とワイヤ等で接続されることによって、半導体素子１００の上下方向に電流が流れることとなり、半導体素子１００は、横型半導体素子に比べて素子の発熱量が少ない縦型半導体素子となる。
半導体素子１００においては、半導体層３０の接合表面３０ａに形成された第２の電極６０と、接合表面３０ａと対向する表面３０ｃに形成された第１の電極５０とを備える。第１の電極５０は、半導体層３０のｎ型半導体層３１に電気的に接続するｎ側電極である。また、第２の電極６０は、半導体層３０のｐ型半導体層３３に電気的に接続するｐ側電極である。さらに、第２の電極（ｐ側電極）６０の両側面は、ＳｉＯ２等からなる絶縁膜８０で覆われていることが好ましい。このように、半導体素子１００の上下方向（積層方向）に第１の電極（ｎ側電極）５０、第２の電極（ｐ側電極）６０、および、後記する金属層７０を備え、図示しない外部電源とワイヤ等で接続されることによって、半導体素子１００の上下方向に電流が流れることとなり、半導体素子１００は、横型半導体素子に比べて素子の発熱量が少ない縦型半導体素子となる。
第１の電極（ｎ側電極）５０には、Ｔｉ−Ａｌ−Ｎｉ−ＡｕまたはＷ−Ａｌ−Ｗ−Ｐｔ−Ａｕの多層電極を用いることが好ましく、その厚さは０．１〜３．０μｍが好ましい。第２の電極（ｐ側電極）６０には、Ａｇ、Ｒｈ、Ｎｉ、Ａｕ、Ｐｄ、Ｉｒ、Ｔｉ、Ｐｔ、Ｗ、Ａｌからなる群から選択される少なくとも１種を含む金属材料、例えば反射率の高いＡｇを用いることが好ましく、その厚さは０．０５〜１．０μｍが好ましい。
（接合層）
接合層４０は、導電性基板２０と半導体層３０（第２の電極６０）との間に形成される層で、電極材料または導電性材料からなる。また、接合層４０は、半導体層３０に設けられた第２の電極６０及び絶縁膜８０の表面に形成された第１の接合層４１と、導電性基板２０の一方の表面２０ｃ、すなわち、半導体層３０と接合する側の表面に形成された第２の接合層４２と、の少なくとも一層からなることが好ましい。なお、図１では両層を形成した場合を記載した。また、第１の接合層４１、第２の接合層４２、接合層４０の厚さは、特に限定されないが、第１の接合層４１と第２の接合層４２の合計厚さで１０〜３０μｍであることが好ましい。接合層４０を構成する導電性材料としては、Ａｕ−Ｓｎ、Ａｕ、Ｐｔ、Ｔｉ等の材料が用いられる。
接合層４０は、導電性基板２０と半導体層３０（第２の電極６０）との間に形成される層で、電極材料または導電性材料からなる。また、接合層４０は、半導体層３０に設けられた第２の電極６０及び絶縁膜８０の表面に形成された第１の接合層４１と、導電性基板２０の一方の表面２０ｃ、すなわち、半導体層３０と接合する側の表面に形成された第２の接合層４２と、の少なくとも一層からなることが好ましい。なお、図１では両層を形成した場合を記載した。また、第１の接合層４１、第２の接合層４２、接合層４０の厚さは、特に限定されないが、第１の接合層４１と第２の接合層４２の合計厚さで１０〜３０μｍであることが好ましい。接合層４０を構成する導電性材料としては、Ａｕ−Ｓｎ、Ａｕ、Ｐｔ、Ｔｉ等の材料が用いられる。
接合層４０は、接合層４０を介して導電性基板２０と半導体層３０とを接合した後、導電性基板２０にフランジ部２１を形成する際に、接合層４０の側面４１ｂ、４２ｂが露出するように、半導体層３０をエッチング後、絶縁膜８０と導電性基板２０の一部と共に、接合層４０が厚さ方向に切削される（図５（ｂ）参照）。
＜縦型窒化物半導体素子の製造方法＞
次に、本発明に係る縦型窒化物半導体素子の製造方法について、図面を参照して説明する。
図３に示すように、縦型窒化物半導体素子の製造方法は、準備工程Ｓ１と、接合工程Ｓ２と、基板除去工程Ｓ３と、電極・金属層形成工程Ｓ４と、切削工程Ｓ５と、分割工程Ｓ６とを含む。以下、各工程を説明する。
次に、本発明に係る縦型窒化物半導体素子の製造方法について、図面を参照して説明する。
図３に示すように、縦型窒化物半導体素子の製造方法は、準備工程Ｓ１と、接合工程Ｓ２と、基板除去工程Ｓ３と、電極・金属層形成工程Ｓ４と、切削工程Ｓ５と、分割工程Ｓ６とを含む。以下、各工程を説明する。
（準備工程）
準備工程Ｓ１では、図４（ａ）、（ｂ）に示すように、サファイア等の絶縁性基板１０に形成された窒化物からなる半導体層３０と、導電性基板２０と、が準備されると共に、半導体層３０（第２の電極６０）および導電性基板２０の少なくとも一方に接合層４０を形成する。なお、半導体層３０上には第２の電極６０と絶縁膜８０とが形成され、その第２の電極６０および絶縁膜８０上に第１の接合層４１が形成されると共に、導電性基板２０の上に第２の接合層４２が形成されることが好ましい。
準備工程Ｓ１では、図４（ａ）、（ｂ）に示すように、サファイア等の絶縁性基板１０に形成された窒化物からなる半導体層３０と、導電性基板２０と、が準備されると共に、半導体層３０（第２の電極６０）および導電性基板２０の少なくとも一方に接合層４０を形成する。なお、半導体層３０上には第２の電極６０と絶縁膜８０とが形成され、その第２の電極６０および絶縁膜８０上に第１の接合層４１が形成されると共に、導電性基板２０の上に第２の接合層４２が形成されることが好ましい。
ただし、この第１の接合層４１及び第２の接合層４２はいずれか一方のみでもよいが、ここでは両方を用いたもので説明する。
第１の接合層４１、第２の接合層４２とも、スパッタ法、真空蒸着法、化学気相成長法等で形成することができる。
第１の接合層４１、第２の接合層４２とも、スパッタ法、真空蒸着法、化学気相成長法等で形成することができる。
半導体層３０の形成方法としては、絶縁性基板１０の表面に半導体層３０が形成できれば特に限定されないが、結晶性に優れた半導体層３０が形成される点で、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシー）、ＭＯＶＰＥ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属気相エピタキシー）等の気相成長法を用いることが好ましい。半導体層３０は、サファイア等の絶縁性基板１０上にｎ型半導体層３１、活性層３２、ｐ型半導体層３３の順に積層する。その後、ｐ型半導体層３３上に第２の電極６０を形成し、さらに所定の位置にＳｉＯ２等の絶縁膜８０を形成する。
また、導電性基板２０に第２の接合層４２が形成される前若しくは後に、後述する金属層７０を導電性基板２０に形成してもよい。この場合、導電性基板２０の一方の表面２０ｃに第２の接合層４２が形成され、他方の表面２０ａに金属層７０が形成される。
（接合工程）
接合工程Ｓ２では、図４（ｂ）に示すように、導電性基板２０の一方の表面２０ｃ側に、前記工程で準備した半導体層３０を接合する。詳しくは、半導体層３０に設けられた第１の接合層４１と、導電性基板２０に設けられた第２の接合層４２と、とを接合し、接合層４０を形成する。導電性基板２０と半導体層３０とが接合できれば特に限定されないが、接合性に優れている点でウェハ接合法が好ましい。ウェハ接合法は、第１の接合層４１の表面と、第２の接合層４２の表面とを鏡面として、それら鏡面同士を貼り合わせた後、加熱圧着する方法をいう。ウェハ接合に代えて、加熱圧着とすることもできる。
接合工程Ｓ２では、図４（ｂ）に示すように、導電性基板２０の一方の表面２０ｃ側に、前記工程で準備した半導体層３０を接合する。詳しくは、半導体層３０に設けられた第１の接合層４１と、導電性基板２０に設けられた第２の接合層４２と、とを接合し、接合層４０を形成する。導電性基板２０と半導体層３０とが接合できれば特に限定されないが、接合性に優れている点でウェハ接合法が好ましい。ウェハ接合法は、第１の接合層４１の表面と、第２の接合層４２の表面とを鏡面として、それら鏡面同士を貼り合わせた後、加熱圧着する方法をいう。ウェハ接合に代えて、加熱圧着とすることもできる。
（基板除去工程）
基板除去工程Ｓ３では、図４（ｃ）に示すように、前記工程の半導体層３０から絶縁性基板１０が除去される。
絶縁性基板１０の除去方法としては、絶縁性基板１０が除去できれば特に限定されず、研磨、エッチング、電磁波照射、または、これらの方法を組み合わせた方法を用いることができ、作業性に優れる点で、レーザを用いた電磁波照射が好ましい。レーザ照射では、半導体層３０が形成されていない絶縁性基板１０の表面にレーザを全面照射して、絶縁性基板１０と半導体層３０の界面を分解することによって、半導体層３０から絶縁性基板１０を除去できる。また、レーザ照射によって絶縁性基板１０が除去された半導体層３０の表面を、半導体層３０の厚さ調整、または、後記する第１の電極５０の形成をし易くするために、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）処理してもよい。
基板除去工程Ｓ３では、図４（ｃ）に示すように、前記工程の半導体層３０から絶縁性基板１０が除去される。
絶縁性基板１０の除去方法としては、絶縁性基板１０が除去できれば特に限定されず、研磨、エッチング、電磁波照射、または、これらの方法を組み合わせた方法を用いることができ、作業性に優れる点で、レーザを用いた電磁波照射が好ましい。レーザ照射では、半導体層３０が形成されていない絶縁性基板１０の表面にレーザを全面照射して、絶縁性基板１０と半導体層３０の界面を分解することによって、半導体層３０から絶縁性基板１０を除去できる。また、レーザ照射によって絶縁性基板１０が除去された半導体層３０の表面を、半導体層３０の厚さ調整、または、後記する第１の電極５０の形成をし易くするために、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）処理してもよい。
（電極・金属層形成工程）
電極・金属層形成工程Ｓ４では、図５（ａ）に示すように、半導体層３０の接合表面と対向する表面３０ｃに、第１の電極５０を形成すると共に、導電性基板２０の他方の表面（底面）２０ａに、金属層７０を形成する。この第１の電極５０の形成と、金属層７０の形成とは、別々に行われるが、同時に行ってもよい。
電極・金属層形成工程Ｓ４では、図５（ａ）に示すように、半導体層３０の接合表面と対向する表面３０ｃに、第１の電極５０を形成すると共に、導電性基板２０の他方の表面（底面）２０ａに、金属層７０を形成する。この第１の電極５０の形成と、金属層７０の形成とは、別々に行われるが、同時に行ってもよい。
第１の電極５０の形成方法としては、電極が形成できれば特に限定されないが、スパッタ法、真空蒸着法、化学気相成長法を用いることができ、作業性に優れている点でスパッタ法が好ましい。
金属層７０の形成方法としては、特に限定されず、スパッタ法、真空蒸着法、化学気相成長法を用いることができ、作業性に優れている点でスパッタ法が好ましい。導電性基板２０の表面２０ａ全面に金属層７０を形成する。
（切削工程）
切削工程Ｓ５では、図５（ｂ）に示すように、半導体層３０の側面３０ｂと導電性基板２０の側面２０ｂが露出するように、絶縁性基板１０が除去された半導体層３０側から導電性基板２０の厚さ方向の一部までを切削することによって導電性基板２０の残部２２を複数形成して、導電性基板２０の残部２２で互いが連結された複数の積層素子１１０を作製する。
切削工程Ｓ５では、図５（ｂ）に示すように、半導体層３０の側面３０ｂと導電性基板２０の側面２０ｂが露出するように、絶縁性基板１０が除去された半導体層３０側から導電性基板２０の厚さ方向の一部までを切削することによって導電性基板２０の残部２２を複数形成して、導電性基板２０の残部２２で互いが連結された複数の積層素子１１０を作製する。
詳細には、絶縁性基板１０が除去された半導体層３０の表面側から、ＳｉＯ２等の絶縁膜８０までＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を行い、その後、絶縁膜８０、接合層４０および導電性基板２０をダイサー等により切削する。例えばダイサー等により切込みを入れて厚さ方向に切溝を形成すると共に、導電性基板２０の一部を残すように導電性基板２０の厚さ方向の一部を切削する。このように切溝を厚さ方向の一部まで形成することによって、半導体層３０の側面３０ｂ、接合層４０の側面４１ｂ、４２ｂおよび導電性基板２０の側面２０ｂを露出させる溝部２３と溝部２３に対向する導電性基板２０の残部２２とを複数形成して、導電性基板２０の残部２２で互いが連結された複数の積層素子１１０を作製する。
溝部２３の間隔Ｌは、作製する複数の積層素子１１０（半導体素子）の大きさに相当する。そして、積層素子１１０（半導体素子）の大きさによって適宜設定するが、例えば、間隔Ｌは、ダイサーの刃の厚みにもよるが０．５ｍｍ〜３．０ｍｍである。また、溝部２３の深さＴ３は、導電性基板２０の残部２２の厚さが、前記したフランジ部２１の厚さＴ２となるように、適宜設定する。ここで、フランジ部２１の厚さＴ２は、導電性基板２０にＣｕＷを用いる場合、１０μｍ〜１００μｍであることが好ましい。
溝部２３の形成方法としては、溝部２３が形成できれば特に限定されないが、電子線照射、ダイサー等を用いることができ、作業性に優れる点でダイサーを用いることが好ましい。その場合、ダイサーの幅が、溝部２３の幅Ｄ２に相当することとなる。なお、ダイシングにおいて、溝部２３の幅Ｄ２は、導電性基板２０の残部２２を分割して形成されるフランジ部２１の延出長さＤ１（図１参照）の略２倍となる。前記したように、フランジ部２１の延出長さＤ１は１０μｍ〜１００μｍが好ましいため、溝部２３の幅Ｄ２は、２０μｍ〜２００μｍが好ましい。
（分割工程）
分割工程Ｓ６では、図５（ｃ）に示すように、導電性基板２０の他方の表面（底面）２０ａ側から、導電性基板２０の残部２２の略中央部に分割線２４を形成することによって積層素子１１０（導電性基板２０の残部２２）を分割して、フランジ部２１を有する複数の半導体素子１００を作製する。
分割工程Ｓ６では、図５（ｃ）に示すように、導電性基板２０の他方の表面（底面）２０ａ側から、導電性基板２０の残部２２の略中央部に分割線２４を形成することによって積層素子１１０（導電性基板２０の残部２２）を分割して、フランジ部２１を有する複数の半導体素子１００を作製する。
分割線２４の形成方法（分割方法）としては、分割線２４が形成できれば特に限定されないが、導電性基板２０（導電性基板２０の残部２２）の底面２０ａを治具等で叩く方法を用いることができる。このような分割線２４で積層素子１１０（導電性基板２０の残部２２）を分割してフランジ部２１を形成することによって、導電性基板２０をダイサー等で完全に切削してフランジ部２１を形成しない方法に比べて、導電性基板２０の端面でのバリの発生を少なくすることができる。
本工程では、導電性基板２０の残部２２が分割線２４によって分割されるため、作製される半導体素子１００のフランジ部２１の延出長さＤ１（図１参照）は、溝部２３の幅Ｄ２（図５（ｂ）参照）の略半分となる。分割線２４の形成の有無は、センサ等で検出することが好ましい。
半導体素子１００の製造方法は、以上説明したとおりであるが、半導体素子１００の製造を行うにあたり、前記各工程に悪影響を与えない範囲において、前記各工程の間または前後に、他の工程を含めてもよい。
例えば、第１の電極５０を除くｎ型半導体層３１上に保護膜を形成してもよい。またｎ型半導体層３１上だけでなく、半導体層３０の側面にも保護膜を形成してもよい。この保護膜形成工程は、電極・金属層形成工程の際、若しくは、分割工程の前若しくは後に行ってもよい。
例えば、第１の電極５０を除くｎ型半導体層３１上に保護膜を形成してもよい。またｎ型半導体層３１上だけでなく、半導体層３０の側面にも保護膜を形成してもよい。この保護膜形成工程は、電極・金属層形成工程の際、若しくは、分割工程の前若しくは後に行ってもよい。
１００ 縦型窒化物半導体素子（半導体素子）
１０ 絶縁性基板
２０ 導電性基板
２１ フランジ部
２２ 残部
２３ 溝部
２４ 分割線
３０ 半導体層
３１ ｎ型半導体層
３２ 活性層
３３ ｐ型半導体層
４０ 接合層
４１ 第１の接合層
４２ 第２の接合層
５０ 第１の電極（ｎ側電極）
６０ 第２の電極（ｐ側電極）
７０ 金属層
８０ 絶縁膜
１１０ 積層素子
Ｓ１ 準備工程
Ｓ２ 接合工程
Ｓ３ 基板除去工程
Ｓ４ 電極・金属層形成工程
Ｓ５ 切削工程
Ｓ６ 分割工程
１０ 絶縁性基板
２０ 導電性基板
２１ フランジ部
２２ 残部
２３ 溝部
２４ 分割線
３０ 半導体層
３１ ｎ型半導体層
３２ 活性層
３３ ｐ型半導体層
４０ 接合層
４１ 第１の接合層
４２ 第２の接合層
５０ 第１の電極（ｎ側電極）
６０ 第２の電極（ｐ側電極）
７０ 金属層
８０ 絶縁膜
１１０ 積層素子
Ｓ１ 準備工程
Ｓ２ 接合工程
Ｓ３ 基板除去工程
Ｓ４ 電極・金属層形成工程
Ｓ５ 切削工程
Ｓ６ 分割工程
Claims (4)
- 導電性基板と、前記導電性基板の一方の表面側に、第２の電極を介して接合された、窒化物からなる半導体層と、前記導電性基板の他方の表面に形成された金属層と、前記半導体層の接合表面と対向する表面に形成された第１の電極と、前記導電性基板と前記第２の電極との間に形成された電極材料または導電性材料からなる接合層と、を備える縦型窒化物半導体素子であって、
前記導電性基板は、他方の表面側に前記導電性基板の側面の一部から延出するフランジ部を有し、
前記半導体層の前記接合表面と、前記接合表面と対向する前記半導体層の前記表面と、前記導電性基板の一方の前記表面とが同一面積であり、
前記フランジ部の延出長さが、前記半導体層の長さに対して０．１〜０．５倍であることを特徴とする縦型窒化物半導体素子。 - 前記接合層は、前記第２の電極の表面に形成された第１の接合層、および、前記導電性基板の表面に形成された第２の接合層の少なくとも一層を有することを特徴とする請求項１に記載の縦型窒化物半導体素子。
- 請求項１に記載の縦型窒化物半導体素子の製造方法であって、
導電性基板と、絶縁性基板の表面に形成され、第２の電極が接合された窒化物からなる半導体層とを準備し、前記導電性基板および前記第２の電極の少なくとも一方に接合層を形成する準備工程と、
前記導電性基板の一方の表面に、前記接合層を介して、前記準備工程で準備した前記半導体層を接合する接合工程と、
前記半導体層から前記絶縁性基板を除去する基板除去工程と、
前記半導体層に第１の電極を形成すると共に、前記導電性基板に金属層を形成する電極・金属層形成工程と、
前記半導体層の側面と前記導電性基板の側面が露出して、前記半導体層の前記接合表面と、前記接合表面と対向する前記半導体層の前記表面と、前記導電性基板の一方の前記表面とが同一面積となるように、前記半導体層から前記導電性基板の厚さ方向の一部までを切削することによって当該導電性基板の残部を複数形成し、前記導電性基板の残部で互いが連結された複数の積層素子を作製する切削工程と、
前記導電性基板の残部を分割し、前記フランジ部を有する複数の縦型窒化物半導体素子を作製する分割工程と、を含むことを特徴とする縦型窒化物半導体素子の製造方法。 - 前記分割工程は、前記導電性基板の他方の表面側から、前記導電性基板の残部に分割線を形成することによって前記積層素子を分割することを特徴とする請求項３に記載の縦型窒化物半導体素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012072442A JP6245791B2 (ja) | 2012-03-27 | 2012-03-27 | 縦型窒化物半導体素子およびその製造方法 |
| US13/850,614 US9196793B2 (en) | 2012-03-27 | 2013-03-26 | Vertical nitride semiconductor device and method for manufacturing same |
| US14/826,283 US9287481B2 (en) | 2012-03-27 | 2015-08-14 | Vertical nitride semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012072442A JP6245791B2 (ja) | 2012-03-27 | 2012-03-27 | 縦型窒化物半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013206990A JP2013206990A (ja) | 2013-10-07 |
| JP6245791B2 true JP6245791B2 (ja) | 2017-12-13 |
Family
ID=49233718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012072442A Active JP6245791B2 (ja) | 2012-03-27 | 2012-03-27 | 縦型窒化物半導体素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9196793B2 (ja) |
| JP (1) | JP6245791B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9847445B2 (en) * | 2012-04-05 | 2017-12-19 | Koninklijke Philips N.V. | LED thin-film device partial singulation prior to substrate thinning or removal |
| WO2020151014A1 (zh) * | 2019-01-25 | 2020-07-30 | 厦门市三安光电科技有限公司 | 一种发光二极管器件 |
| JP7360007B2 (ja) * | 2019-02-28 | 2023-10-12 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2914014B2 (ja) * | 1992-06-05 | 1999-06-28 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体チップの製造方法 |
| JP3449201B2 (ja) * | 1997-11-28 | 2003-09-22 | 日亜化学工業株式会社 | 窒化物半導体素子の製造方法 |
| JP2001007394A (ja) | 1999-06-18 | 2001-01-12 | Ricoh Co Ltd | 半導体基板およびその作製方法および半導体発光素子 |
| JP2006073619A (ja) * | 2004-08-31 | 2006-03-16 | Sharp Corp | 窒化物系化合物半導体発光素子 |
| JP4371956B2 (ja) * | 2004-09-02 | 2009-11-25 | シャープ株式会社 | 窒化物系化合物半導体発光素子およびその製造方法 |
| EP1810351B1 (en) * | 2004-10-22 | 2013-08-07 | Seoul Opto Device Co., Ltd. | Gan compound semiconductor light emitting element |
| JP4767035B2 (ja) * | 2005-04-12 | 2011-09-07 | シャープ株式会社 | 窒化物系半導体発光素子およびその製造方法 |
| JP4970808B2 (ja) * | 2006-03-01 | 2012-07-11 | 昭和電工株式会社 | ＧａＮ系半導体発光素子およびその製造方法 |
| TWI437696B (zh) * | 2007-09-21 | 2014-05-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP5452900B2 (ja) * | 2007-09-21 | 2014-03-26 | 株式会社半導体エネルギー研究所 | 半導体膜付き基板の作製方法 |
| JP5250228B2 (ja) * | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5506172B2 (ja) * | 2007-10-10 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| US7851318B2 (en) * | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| US7842583B2 (en) * | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| KR101004858B1 (ko) * | 2008-11-06 | 2010-12-28 | 삼성엘이디 주식회사 | 화합물 반도체 발광 소자 및 그 제조방법 |
| JPWO2010100709A1 (ja) * | 2009-03-02 | 2012-09-06 | トヨタ自動車株式会社 | 窒化物半導体装置とその製造方法 |
| JP2011124521A (ja) * | 2009-12-14 | 2011-06-23 | Sony Corp | 半導体レーザおよびその製造方法 |
| KR100974787B1 (ko) * | 2010-02-04 | 2010-08-06 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| JP2013004768A (ja) * | 2011-06-17 | 2013-01-07 | Toshiba Corp | 半導体発光素子の製造方法及び半導体発光素子用ウェーハ |
-
2012
- 2012-03-27 JP JP2012072442A patent/JP6245791B2/ja active Active
-
2013
- 2013-03-26 US US13/850,614 patent/US9196793B2/en not_active Expired - Fee Related
-
2015
- 2015-08-14 US US14/826,283 patent/US9287481B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9287481B2 (en) | 2016-03-15 |
| US20150357539A1 (en) | 2015-12-10 |
| US20130256739A1 (en) | 2013-10-03 |
| JP2013206990A (ja) | 2013-10-07 |
| US9196793B2 (en) | 2015-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240042166A1 (en) | Semiconductor light-emitting device | |
| JP4817673B2 (ja) | 窒化物系半導体素子の作製方法 | |
| JP2012074665A (ja) | 発光ダイオード | |
| JP6926205B2 (ja) | 半導体レーザーダイオード | |
| JP4920249B2 (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP2012054422A (ja) | 発光ダイオード | |
| JP2009164233A (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
| JP4799041B2 (ja) | 窒化物系半導体素子の製造方法 | |
| JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
| JP6245791B2 (ja) | 縦型窒化物半導体素子およびその製造方法 | |
| JPWO2019181309A1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP5646545B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP5277066B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2011198962A (ja) | 半導体発光素子の製造方法 | |
| JP2017054902A (ja) | 半導体発光装置 | |
| JP2011211050A (ja) | 発光素子 | |
| JP5605033B2 (ja) | 発光ダイオードの製造方法、切断方法及び発光ダイオード | |
| WO2018235413A1 (ja) | 面発光半導体レーザおよびその製造方法 | |
| JP4570683B2 (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
| JP5181758B2 (ja) | 半導体発光素子およびその製造方法 | |
| KR20130009719A (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| KR101154511B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| JP2016086030A (ja) | 発光装置及びその製造方法 | |
| JP4810808B2 (ja) | 半導体レーザ発光装置の製造方法 | |
| JP2019046971A (ja) | 発光装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6245791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |