JP5181758B2 - 半導体発光素子およびその製造方法 - Google Patents

Description

本発明は、半導体素子、特に、同一面側に電極と絶縁膜を有する半導体素子に関するものである。

半導体素子においては、複数の半導体層で構成される多層構造の半導体積層部の上に、半導体層に電流を供給するための電極と、その電極を周囲から電気的に絶縁するための絶縁膜とを、それぞれ設ける場合がある。この場合、電極は、例えば半導体発光素子の場合、発光層からの光を反射して、光取り出し効率を高めるために、Ａｇ、Ａｌ等で形成される。そして、この半導体発光素子は、接合用基板に貼り合わせたり、支持基板に実装したりする場合がある。

そして、この貼合せや実装の際に、接合用基板や支持基板と接合するために、電極や絶縁膜に金属層が形成され、加熱処理が施される（例えば特許文献１参照）。また、半導体層の上に電極と絶縁膜とを有する場合、電極の一部を覆うように絶縁膜が延在するように形成したり、あるいは絶縁膜の一部まで電極が延在するように形成したりすることが行われる。特に、ＡｇやＡｌは、マイグレーションを起こしやすい材料であるので、絶縁膜が電極の一部を覆うように形成されることが多い。例えば、特許文献２には、電極の上を覆うように、絶縁性薄膜を積層した構造が開示されている。また、特許文献３には、ｐ側電極を構成するＡｇ含有の第１金属層を被覆する保護膜を有する構造が開示されている。さらに、特許文献４には、絶縁膜の外周に電極が密着して形成された構造が開示されている。
ＷＯ２００３／０６５４６４ 特開２０００−３６６１９号公報 特開２００３−１６８８２３号公報 特開平５−１１０１４０号公報

貼合せや実装に際して、高温で加熱処理することで充分な密着性が得られるが、高温であるほどＳｉＯ_２等からなる絶縁膜に熱膨張に起因すると思われるひび割れや欠けが発生することがある。またこれらの構造では、電極は、半導体発光素子の動作発光時の放熱経路となり、必然的に高温状態になりうる部位である。そして、ひび割れや欠けが発生すると、この部分を通って電極を構成するＡｇやＡｌのマイグレーションが発生し、素子のリークや破壊を引き起こすことがある。また、ウエハから素子を分離してチップ化する場合に、絶縁膜がひび割れすることもある。

また、電極や絶縁膜に金属層を形成する際には、電極と絶縁膜の両方との密着性等を考慮して材料を選択する必要があり、選択できる材料が限られる。さらには、このような材料を選択したときに、絶縁膜の特性に影響はないが、電極の特性に影響を及ぼしてしまうこともある。

そこで、本発明は、電極からの電流リークや素子の破壊を引き起こすことがなく、電極と絶縁膜とでそれぞれ適した金属材料を選択できる半導体素子を提供することにある。

上述の課題を解決するため、請求項１に係る発明は、第１導電型半導体層及び第２導電型半導体層を有する半導体積層部と、前記第１導電型半導体層に接続される第１導電側電極と、前記第２導電型半導体層に接続される第２導電側電極とを備える半導体素子であって、前記第２導電側電極と、前記半導体積層部を被覆する絶縁膜とが、離間領域を介して離間して配設され、前記絶縁膜表面に第１金属層が設けられ、前記第２導電側電極表面に前記第１金属層とは材料の異なる第２金属層が設けられていることを特徴とする。

この半導体素子では、第２導電側電極が、半導体積層部を被覆する絶縁膜と、離間領域を介して離間して配設されていることによって、素子のリークや破壊を引き起こすことがなく、また、このように離間した電極と絶縁膜にそれぞれ異なる金属層を設けているので、材料を選択する際には、電極と絶縁膜のいずれか一方のみとの特性を考慮すればよく、幅広い材料から選択することができる。

請求項２に係る発明は、前記第１金属層は、前記第２導電側電極と離間していることを特徴とする。この半導体素子では、第１金属層が第２導電側電極に影響を与えることを防止できる。

請求項３に係る発明は、前記第１金属層は、前記絶縁膜と接する側に、Ｔｉ、Ｎｉから選ばれる１種を含むことを特徴とする。また、請求項４に係る発明は、前記第２金属層は、前記第２導電側電極と接する側に、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｗ、Ｍｏから選ばれる１種を含むことを特徴とする。

請求項５に係る発明は、前記半導体積層部の前記第２導電側電極側は、前記第２金属層を介して、支持基板に接着されていることを特徴とする。また、請求項６に係る発明は、このような半導体素子において、前記第２金属層は、前記支持基板側に、Ｔｉ、Ａｕ、Ｓｎ、Ｐｄから選ばれる１種を含み、それよりも前記第２導電側電極側に、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｗ、Ｍｏから選ばれる１種を含むことを特徴とする。この半導体素子では、Ｔｉ、Ａｕ、Ｓｎ、Ｐｄから選ばれる１種を含む第２金属層によって支持基板に接着することができ、さらに、このような金属材料の第２導電側電極への拡散を、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｗ、Ｍｏから選ばれる１種によって防ぐことができる。

請求項７に係る発明は、前記第２導電側電極はＡｇ、Ａｌから選ばれる１種を含み、前記半導体積層部を平面視して、前記第２導電側電極は前記絶縁膜に囲まれていることを特徴とする。この半導体素子では、第２導電側電極を囲む絶縁膜によって、電極中のＡｇやＡｌのマイグレーションをさらに抑制することができる。

請求項８に係る発明は、前記第２金属層は、前記第１金属層まで連続する連続層であり、前記離間領域には、空隙または前記連続層が設けられている。この半導体素子では、空隙または第２導電側電極に設けられた金属層からなる連続層で構成される離間領域によって、第２導電側電極が、絶縁膜と離間され、素子のリークや破壊を引き起こすことがない。

請求項９に係る発明は、前記第１導電側電極と前記第２導電側電極は、前記半導体積層部を挟んで対向しており、前記半導体積層部は、前記第１導電型半導体層と前記第２導電型半導体層の間に介設された発光層を有する半導体発光部であることを特徴とする。

本発明の半導体素子は、電極を構成するＡｇやＡｌのマイグレーションに起因する素子のリークや破壊の発生を抑制することができる。また、電極と絶縁膜のそれぞれに適した金属層を別個に設けることができ、金属層に起因する素子の特性悪化を抑制することができる。

以下、本発明の半導体素子およびその製造方法について詳細に説明する。
図１は、本発明の実施形態に係る半導体素子１の構造を示す模式断面図である。

図１に示す半導体素子１は、半導体発光素子であり、第１導電型半導体層２と、第２導電型半導体層３と、第１導電型半導体層２と第２導電型半導体層３の間に介設された発光層４とを有する半導体発光部である半導体積層部５を備え、第１導電型半導体層２に接続される第１導電側電極６と、第２導電型半導体層３に接続される第２導電側電極７とを備える構造を有するものである。また、第２導電型半導体層３には、第２導電側電極７と離間して絶縁膜１２ｂが設けられ、さらに、絶縁膜１２ｂと第２導電側電極７の下面には、これらに接するとともに、それぞれ材料の異なる第１金属層８と第２金属層９とを備え、さらにまた、下面に基板１０および裏面メタライズ層１１を備えている。また、１２ａは、絶縁膜であり、半導体積層部５の側面で絶縁膜１２ｂと連絡している。

半導体積層部を構成する第１導電型半導体層２と、第２導電型半導体層３とは、半導体材料からなる層にドーパントをドープして、ｎ型またはｐ型の半導体層を形成する。この第１導電型半導体層２および第２導電型半導体層３を構成する半導体材料の具体例としては、ＧａＮ、ＡｌＮ、もしくはＩｎＮ、又はこれらの混晶であるＩＩＩ−Ｖ族窒化物半導体（Ｉｎ_αＡｌ_βＧａ_{１−α−β}Ｎ、０≦α、０≦β、α＋β≦１）、ＩＩＩ族元素として一部若しくは全部にＢなどを用いたり、Ｖ族元素としてＮの一部をＰ、Ａｓ、Ｓｂなどで置換した混晶、ＡｌＧａＡｓ、ＩｎＧａＡｓ等のＧａＡｓ系材料、ＡｌＧａＩｎＰ等のＩｎＰ系材料、これらの混晶であるＩｎＧａＡｓＰ等の他のIII−Ｖ族化合物半導体などが挙げられる。また、半導体材料にドープされるドーパントとしては、ｎ型ドーパントとして、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ等のＩＶ族、若しくはＶＩ族元素、ｐ型ドーパントとして、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａなどが挙げられる。第１導電型半導体層２とおよび第２導電型半導体層３を窒化物半導体材料で構成する場合には、第１導電側電極６または第２導電側電極７との接触抵抗を低くすることができる点で、Ｓｉを含むＧａＮ、Ｍｇを含んだＧａＮが最も好ましい。また、この第１導電型半導体層２および第２導電型半導体層３の膜厚は、発光層４を合わせた半導体積層部の総膜厚として、１０００ｎｍ〜５０００ｎｍ程度である。

また、これらの第１導電型半導体層２および第２導電型半導体層３は、それぞれ多層構造に形成されていてもよい。例えば、第１導電型半導体層２は、第１導電側電極６の側から、コンタクト層、クラッド層の順に積層された多層構造を有していてもよい。また、第２導電型半導体層３は、第２導電側電極の側からコンタクト層、クラッド層の順に積層された多層構造を有していてもよい。また、第１導電型半導体層２および第２導電型半導体層３が多層構造を有する場合、多層構造は、アンドープの半導体材料またはドープされた半導体材料で形成された層とを交互に積層して構成されていてもよい。

また、発光層４は、ｎ型またはｐ型の半導体層である、第１導電型半導体層２と、第２導電型半導体層３とから注入される正孔および電子の再結合に生成するエネルギを光として放出するものである。

この発光層４は、井戸層と障壁層とを含む量子井戸構造を有するものが好ましい。また、この発光層４を構成する半導体材料は、ノンドープ、ｎ型不純物ドープ、ｐ型不純物ドープのいずれのものでもよい。なかでも、ノンドープまたはｎ型不純物ドープの半導体材料で形成されることが好ましい。さらに、例えば、井戸層をアンドープとし、障壁層をｎ型不純物ドープとしてもよい。さらにまた、井戸層にドープするドーパントの種類およびドープ゜量を選択することによって、半導体発光素子の目的、用途等に応じて発光層４で生成する光の波長を調整することができる。例えば、窒化物半導体からなる発光層４では、６０ｎｍ〜６５０ｎｍ付近、好ましくは３８０ｎｍ〜５６０ｎｍの波長の光を発光することができるが、井戸層にＡｌを含有することによって、従来のＩｎＧａＮの井戸層では困難な波長域、具体的には、ＧａＮのバンドギャップエネルギーである波長３６５ｎｍ付近、もしくはそれより短い波長を得ることができる。

また、第１金属層８及び第２金属層９は、基板１０と第２導電側電極７および絶縁膜１２ｂとを接合するとともに、基板１０を介して、第２導電側電極７と裏面メタライズ層１１とを電気的に接続するためのものである。図１において、第１金属層８は絶縁膜１２ｂに設けられており、第２金属層９は第２導電側電極７および第１金属層８を覆うように連続して設けられている。特に、第２導電側電極７が面内で複数に分離されている場合は、このように第２金属層９を連続層として設けることで、分離された複数の第２導電側電極７を第２金属層９によって電気的に接続することができる。また、裏面メタライズ層１１は、金属材料または合金材料からなる連続層として形成される。

第１金属層８および第２金属層９は、基板等との貼り合わせや実装に際して、第２導電側電極７と、さらに絶縁膜１２ｂと、を基板等に接合するための接合層を構成する。第１金属層８の材料は、絶縁膜１２ｂに適した材料から選択することができ、絶縁膜１２ｂとの密着性のよいものが好ましい。具体的には、Ｔｉ、Ｎｉ等の金属材料およびこれらの合金で形成され、例えば、Ｔｉ／Ｐｔ、Ｔｉ／Ｒｈ、Ｔｉ／Ｉｒ、Ｎｉ／Ｐｔ、Ｎｉ／Ｒｈ、Ｎｉ／Ｉｒの順に合計膜厚数十〜数百ｎｍ程度で成膜して構成することができる。

第２金属層９の材料は、第２導電側電極７との密着性の他、第２導電側電極７と第２導電型半導体層３との間のオーミック特性や第２導電側電極７の抵抗への影響も考慮することが好ましい。つまり、第２金属層９の材料によっては、第２導電側電極７へ拡散するなどして、オーミック特性の悪化や抵抗の増加を招くことがある。このため、第２金属層９は、融点の高いＲｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｗ、Ｍｏ等を含むことができる。特に、これらよりも融点の低いＴｉ、Ａｕ、Ｓｎ、Ｐｄ等を第２金属層９中に含む場合は、このような材料よりも第２導電側電極７側にＲｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｗ、Ｍｏ等を配置することで、基板等への貼合せまたは接合時や素子駆動時などの高温条件下においても、第２導電側電極７への影響を抑えることができる。これにより、第２導電側電極７と第２導電型半導体層３との間のオーミック特性悪化や抵抗増加を抑制して、素子の順電圧の上昇を抑制することができる。

第１金属層８や第２金属層９は、図１のように基板等に貼合わせる素子の場合、接合層として機能する。図１に示す素子においては、第２金属層９が接合層として用いられている。この場合、第２金属層９は、少なくともＳｎ、Ｐｂなどの低融点材料を含み、Ｔｉ、Ｐｔ、Ａｕ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ、Ｐｂ、Ｚｎ等の金属材料およびこれらの合金で形成される。例えば、第２金属層９は、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕ、Ｐｔ／Ａｕ／Ｓｎ／Ａｕ、Ｗ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕ、Ｍｏ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕ、Ｒｕ／Ａｕ／Ｓｎ／Ａｕ、Ｒｈ／Ａｕ／Ｓｎ／Ａｕ、Ｉｒ／Ａｕ／Ｓｎ／Ａｕの順に合計膜厚３０００ｎｍ〜４０００ｎｍ程度、で成膜して構成することができる。また、裏面メタライズ層１１は、膜厚６００ｎｍ程度に形成される。

基板１０は、例えばシリコン(Ｓｉ)で構成される。また、Ｓｉのほか、Ｇｅ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳｅ、ＺｎＳ、ＺｎＯ等の半導体からなる半導体基板、金属単体基板、または、相互に非固溶あるいは半固溶限界の小さい２種以上の金属の複合体からなる金属基板を用いることができる。金属単体基板としては、例えば、Ｃｕ基板が、また、金属基板の材料としては、例えば、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ等の高導電性金属から選ばれる少なくとも１種以上の金属と、Ｗ、Ｍｏ、Ｃｒ、Ｎｉ等の高硬度の金属から選ばれる少なくとも１種以上の金属と、からなるものを用いることができる。半導体材料からなる基板を用いる場合には、素子機能、例えば、ツェナーダイオードを付加した基板とすることもできる。さらに、金属基板として、Ｃｕ−ＷあるいはＣｕ−Ｍｏの複合体を用いることもできる。また、基板１０の半導体積層部側の面には、上述した第１および第２金属層とは別に、基板１０側の接合層を設けることもできる。

この半導体素子１において、第１導電側電極６は、第１導電型半導体層２の外側に設けられ、第２導電側電極７は、第２導電側半導体層３の外側に設けられ、第１導電側電極６は、絶縁膜１２ａと空隙からなる離間領域１３ａを介して離間して配設されている。また、第２導電側電極７と絶縁膜１２ｂとの間に、第２金属層９を形成する金属材料または合金材料が充填されて構成された離間領域１３ｂを介して、第２導電側電極７と絶縁膜１２ｂとが離間して配設されている。また、第２導電側電極７と絶縁膜１２ｂとの間の離間領域１３ｂは、第２導電側電極７および絶縁膜１２ｂの外側に第２金属層（金属材料または合金材料からなる連続層）９が設けられ、離間領域１３ｂが第２導電型半導体層３、第２導電側電極７、絶縁膜１２ｂ、および第２金属層９によって密閉されていれば、第２金属層９を形成する金属材料または合金材料が充填されていない空隙で構成されていてもよい。

このように離間領域を充填または密閉する金属層としては、第２金属層を用いることが好ましい。一般に、絶縁膜よりも電極の方が金属層による影響を受け易く、第２導電側電極に設ける第２金属層を電極への影響を考慮して上述のような構成とした場合、それと異なる材料の第１金属層が第２導電側電極と接触してしまうと、第２導電側電極に意図しない影響が出てしまうことがあるためである。なお、第１および第２金属層とは別に、金属材料または合金材料からなる連続層をさらに設けて、これによって離間領域を充填または密閉することもできる。この連続層が第２導電側電極に接触する場合には、第２金属層と同様に、第２導電側電極への影響を考慮して材料を選択することが好ましい。

さらに、半導体発光素子においては、第１導電側電極６と絶縁膜１２ａとの間、および第２導電側電極７と絶縁膜１２ｂの間の間隔は、広すぎると、この離間領域を設けた箇所における光の取り出し効率が悪くなるため、１０μｍ以下程度離間され、離間による効果を安定的に得ることができる点で、１μｍ〜１０μｍ程度離間される。また、離間領域は、第１導電型半導体層２がｎ型半導体で構成され、第２導電型半導体層３がｐ型半導体で構成されている場合、すなわち、ｐ側の電極（第２導電側電極７）を構成するＡｇ等の電極材料が絶縁膜１２ｂ、および絶縁膜１２ｂと絶縁膜１２ａとの間を連絡する絶縁膜１２ｃを介してｎ側電極（第１導電側電極６）に移行することを防止する観点からは、ｐ側の電極（第２導電側電極７）に囲まれて配置される絶縁膜１２ｂとｐ側の電極（第２導電側電極７）との間（図１紙面中、中央の絶縁膜と第２導電側電極との間）には、必ずしも設ける必要はない。

第２導電側電極７は、Ａｇ、Ａｌ、Ｔｉ、Ｐｔ、Ｒｈ等で形成され、特に、発光素子においては、Ａｇ、Ａｌ、Ａｇ、Ｒｈ等の光を反射する金属材料で構成することが、光取り出し効率の向上に有効である。第２導電側電極７は、例えば、第２導電型半導体層３の側から、Ａｇ層（１００ｎｍ）／Ｎｉ層（１００ｎｍ）／Ｔｉ層（１００ｎｍ）／Ｐｔ層（１００ｎｍ）の順に、合計膜厚が４００ｎｍの４層構造で形成される。このとき、第２導電型半導体層３にＡｇ層を設けることで、発光層４で発光した光を効率よく反射することができる。

このように第２導電側電極７がＡｇを含む場合、第２金属層９は、Ｔｉ、Ａｕ、Ｓｎ、Ｐｄよりも第２導電側電極７側に、これらよりも融点が高く、安定性の高いＲｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔを含むことが好ましい。特に、第２導電側電極７がＡｇを含む場合に、このような電極と接する側にＴｉやＷが含まれていると、貼合せ時などの高温負荷時に、第２導電側電極７と第２導電型半導体層３との間のオーミック特性が悪化し、素子の順電圧が上昇してしまう傾向がある。このため、第２導電側電極７と接する側にはＲｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｍｏを配置することが好ましい。また、このような材料と第２導電側電極７との間に、上述した以外の材料を含むこともできる。最も好ましくは、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｍｏで第２導電側電極７に接する第２金属層９とする。

そして、第１導電側電極６および第２導電側電極７を、Ａｇ、Ａｌ等で形成する場合に、前記離間領域１３ａ，１３ｂを介して、第２導電側電極７と絶縁膜１２ｂの間、および第１導電側電極６と絶縁膜１２ａの間を離間することによって、これらの金属のマイグレーションによる素子のリークや破壊を防止することができるため、有効である。特に、第２導電側電極７を高反射率のＡｇで形成する場合に、マイグレーションによる素子のリークや破壊を防止することができるため、有効である。

また、第１導電側電極６と、第２導電側電極７とは、半導体積層部５を間に挟んで、半導体積層部５を平面視して第１導電側電極と前記第２導電側電極とが相互に重なり合わないように配置されている。すなわち、半導体積層部５を平面視して第１導電側電極と前記第２導電側電極とが交互に配置されている。このように、第１導電側電極６と第２導電側電極とが配置されることによって、第１導電側電極６と第２導電側電極７との間を流れる電流は、半導体積層部５内を最短で流れることがなく、半導体積層部５において比較的均一に流れることができるので、過度の電流集中による素子破壊を防ぐことができる。また、図１のような発光素子においては、発光層４において、比較的均一に発光するようになり、光取り出し効率の点で好ましい。さらに、第１導電側電極６と、第２導電側電極７とは、半導体積層部５を平面視して、前記第２導電側電極の面積が、前記第１導電側電極の面積よりも大きく形成されている。これによって、電流注入領域の面積を大きくでき、発光素子において発光効率が向上するとともに、素子の駆動による熱の放熱性も向上し、半導体素子１の放熱性が改善される。特に、実装側に第２導電側電極を配設する場合に有効である。

さらに、絶縁膜１２ａ，１２ｂは、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、ＺｎＯ、ＺｒＯ_２等の絶縁性材料で形成される。また、酸化ニオブ、酸化タンタル、酸化チタンの絶縁膜とすることもできる。さらに、発光素子においては、絶縁膜１２ｂは、２種以上の多層膜で構成し、この絶縁膜１２ｂにおいても発光層４からの光を反射するように、多層膜を構成する各膜の膜厚を設定してもよい。絶縁膜１２ｂに設けられる第１金属層８の材料は、絶縁膜１２ｂの材料を考慮して選択することができる。例えば、絶縁膜１２ｂがＳｉＯ_２、ＳｉＮ、Ｎｂ_２Ｏ_５であれば、第１金属層８を、絶縁膜１２ｂと接する側にＴｉやＮｉを含む金属層とすると、密着性が高く、剥がれ難いものとすることができる。また、第１金属層８の絶縁膜１２ｂと接する側には、絶縁膜１２ｂと共通する元素を含むこともでき、例えば絶縁膜１２ｂが酸化ニオブの場合にはＮｂ、酸化タンタルの場合にはＴａを絶縁膜１２ｂ側に含むことが好ましい。

そして、この絶縁膜１２ａ，１２ｂは、例えば、第２導電側電極７と同じ膜厚に形成することが好ましい。特に、絶縁膜１２ｂは、第２導電側電極７と同じ膜厚に形成することが、第２金属層９等の接合層を介して接合用基板１０に接合する際に、絶縁膜１２ｂと接合層との間、および第２導電側電極７と接合層との間にボイド（空洞）が生じるのを抑制できるため、好ましい。また、図１のように第２金属層９が第１金属層８を覆う構造においては、絶縁膜１２ｂと第１金属層８の合計膜厚が、第２導電側電極７の膜厚と同じ程度になるように形成すると、さらに空洞の発生を抑制することができる。

この半導体素子１は、第２導電側電極７が、絶縁膜１２ｂと、離間領域１３を介して離間して配設されている。これによって、半導体発光素子１の動作発光時に高温状態となる電極から、接合や実装時の高温での加熱処理による熱膨張に起因して形成され易い絶縁膜のひび割れや欠けを通ってＡｇやＡｌのマイグレーションが発生するのを防止し、素子のリークや破壊を防止することがある。しかも、マイグレーションによる問題を防止することができるため、マイグレーションを起こし易いＡｇやＡｌ等を電極材料とすることができ、発光素子においては、これらのＡｇやＡｌ等からなる電極によって、発光層４からの光を良好に反射することができるため高い光取り出し効率を得ることが可能となる。特に、第２導電型半導体層３がｐ型半導体で構成されている場合、ｐ側の電極となる第２導電側電極７を構成する電極材料、例えば、Ａｇがマイグレーションによって絶縁膜１２ｂを介して第１導電側電極６に移行して素子のリークや破壊を引き起こすことを防止するために、有効である。また、表面積の大きい第２導電側電極７の側に、このような離間構造を設けることで、素子のリークや破壊を引き起こすことがなく、また、第２導電側電極７で好適に光を反射して光取り出し効率にも優れた半導体発光素子を得ることができるため、有効である。さらに、第２導電側電極７の面積が大きいことによって、電流注入領域の面積を大きくでき、素子の駆動による熱の放熱性が向上するとともに、発光素子においては発光効率も向上する。

次に、この半導体素子１における電極（第１導電側電極６、第２導電側電極７）２１と、絶縁膜２２（１１ａ，１１ｂ）と、第１金属層２４（８）と、第２金属層２５（９）の配置の実施形態について説明する。
図２（ａ）および（ｂ）は、電極２１と絶縁膜２２の配置例を示す平面模式図、図３（ａ）〜（ｅ）は、電極２１、絶縁膜２２、第１金属層２４、第２金属層２５の配置例を示す模式断面図である。

図２（ａ）に示す配置例は、電極２１と絶縁膜２２が、図２（ａ）に示すように、電極２１を囲んで絶縁膜２２が配設され、電極２１と絶縁膜２２とが、離間領域２３を介して離間して配設されている例である。また、図２（ｂ）に示す配置例は、絶縁膜２２ａを、離間領域２３ａを介して、電極２１が囲み、さらに、その外側を、離間領域２３ｂを介して、絶縁膜２２ｂが囲んで配設されている例である。この配置例において、絶縁膜２２ａと電極２１とは、離間領域２３ａを介して離間して配置され、電極２１と絶縁膜２２ｂとは、離間領域２３ｂを介して離間して配置されている。このような絶縁膜２２ｂおよび電極２１に対応して、第１および第２金属層を設けることができる。

図３（ａ）に示す配置例は、半導体積層部２６の上に、電極２１と絶縁膜２２が、離間領域２３を介して離間して配設され、絶縁膜２２の上には第１金属層２４が設けられており、離間領域２３には、電極２１と第１金属層２４の上に形成される第２金属層２５の構成材料が充填されている例である。

図３（ｂ）に示す配置例は、半導体積層部２６の上に、電極２１と絶縁膜２２が、離間領域２３を介して離間して配設され、絶縁膜２２の上には第１金属層２４が設けられており、離間領域２３に、電極２１と第１金属層２４の上に形成される第２金属層２５の構成材料が充填されず、空隙を形成している例である。

図３（ｃ）および（ｄ）に示す配置例は、半導体積層部２６の上に、電極２１と絶縁層２２とが、交互に配置され、電極２１と絶縁層２２との間に、空隙からなる離間領域２３が設けられている例である。また、図３（ｃ）に示す配置例では、第１金属層２４と第２金属層２５とが離間しており、図３（ｄ）に示す配置例では、第１金属層２４と第２金属層２５は、第３金属層２７によって覆われている。このように、第１金属層２４と第２金属層２５とを離間して設ける場合は、第３金属層２７を接合層として用いることができる。

図３（ｅ）に示す配置例は、半導体積層部２６の上に、電極２１と絶縁膜２２が、離間領域２３を介して離間して配設され、絶縁膜２２の上には絶縁膜２２の側面まで被覆するように第１金属層２４が設けられており、離間領域２３には、電極２１と第１金属層２４の上に形成される第２金属層２５の構成材料が充填されている例である。このように、電極２１と絶縁膜２２が離間して配設されているので、第１金属層２４を絶縁膜２２の上面のみならず側面まで覆うように形成しても、第１金属層２４を電極２１から離間しておくことができる。

さらに、図４（ａ）〜（ｃ）は、半導体発光素子における電極（第１導電側電極６、第２導電側電極７）と、絶縁膜（１１ａ，１１ｂ）との配置例の実施形態を示す平面模式図である。このような絶縁膜および電極に対応して、第１および第２金属層を設けることができる。

図４（ａ）に示す配置例は、円形状の円頭部４３ａ，４３ｂと、円頭部４３ａ，４３ｂに連設された矩形部４４ａ,４４ｂとからなる絶縁膜４２ａ，４２ｂと、その絶縁膜４２
ａ，４２ｂを囲んで設けられた電極４１とを有し、さらに、電極４１を囲んで絶縁膜４６が設けられている例である。２つの絶縁膜４２ａ，４２ｂは、円頭部４３ａ，４３ｂと矩形部４４ａ,４４ｂが、同じ側に並列されている。そして、絶縁膜４２ａ，４２ｂと電極
４１とは、離間領域４５ａを介して離間して設けられ、電極４１と絶縁膜４６とは、離間領域４５ｂを介して離間して設けられている。

図４（ｂ）に示す配置例は、円形状の円頭部４３ａ，４３ｂと、円頭部４３ａ，４３ｂに連設された矩形部４４ａ，４４ｂとからなる絶縁膜４２ａ，４２ｂが、円頭部４３ａ，４３ｂと矩形部４４ａ，４４ｂとが、相互に反対側になるように配置され、絶縁膜４２ａ，４２ｂを囲んで電極４１が設けられ、さらに、電極４１を囲んで絶縁膜４６が設けられている例である。そして、絶縁膜４２ａ，４２ｂは、離間領域４５ａを介して離間して設けられ、電極４１と絶縁膜４６とは、離間領域４５ｂを介して離間して設けられている。

図４（ｃ）に示す配置例は、円形状の円頭部４３ａ，４３ｂと、円頭部４３ａ，４３ｂに連設された矩形部４４ａ,４４ｂとからなる絶縁膜４２ａ，４２ｂと、その絶縁膜４２
ａ，４２ｂを囲んで設けられた電極４１とを有し、さらに、電極４１を囲んで絶縁膜４６４が設けられている例である。２つの絶縁膜４２ａ，４２ｂは、円頭部４３ａ，４３ｂと矩形部４４ａ,４４ｂが、同じ側に並列され、さらに、絶縁膜４２ａの円頭部４３ａと、
絶縁膜４２ｂの円頭部４３ｂとが、連絡部４７を介して連絡されている。そして、絶縁膜４２ａ，４２ｂと電極４１とは、離間領域４５ａを介して離間して設けられ、電極４１と絶縁膜４６とは、離間領域４５ｂを介して離間して設けられている。

また、図５は、本発明の半導体素子における電極と絶縁膜の配置の他の具体例を示す平面模式図である。
この半導体素子５１は半導体発光素子であり、四角形状の平面の中央部を占める大面積の第２導電側電極５３と、第２導電側電極５３を間にして、左右に対向して配置された６個の第１導電側電極５２と、第１導電側電極５２と第２導電側電極の間に配設された絶縁膜５４とを有する。この半導体素子５１において、第２導電側電極５３と絶縁膜５４とは、空隙からなる離間領域５５を介して離間して配設されており、このような絶縁膜５４および第２導電側電極５３に対応して、第１および第２金属層が設けられる。

この半導体素子５１においては、電極を実装面側に配置して実装する（フェイスダウン実装）に際して、第２導電側電極５３、絶縁膜５４および第１導電側電極５２の上に第１および第２金属層を含むメタライズ層を積層し、このメタライズ層を介して接合用基板に接合することによって、素子構造を構成することができる。このとき、第２導電側電極５３と絶縁膜５４とは、空隙からなる離間領域５５を介して離間して配設されているため、接合時の加熱処理等によって、第２導電側電極５３を構成するＡｇやＡｌのマイグレーションを阻止することができ、絶縁膜５４の電流リークや破壊を防止することができ、また、電極によって、半導体発光部からの光を良好に反射するため高い光取り出し効率を得るために有効である。第１導電側電極６と、第２導電側電極７とは、前記第２導電側電極の面積が、前記第１導電側電極の面積よりも大きく形成されている。これによって、電流注入領域の面積を大きくでき、発光効率が向上するとともに、発光による熱の放熱性も向上し、半導体発光素子１の放熱性が改善される。そして、フェイスダウン実装に際しては、この半導体発光素子５１を接合用基板に接合することによって、金属材料または合金材料からなる連続層であるメタライズ層によって、第１導電側電極５２、絶縁膜５４および第２導電側電極の上にメタライズ層が配置され、離間領域５５は、絶縁膜５４および第２導電側電極と、メタライズ層の間に密閉された空間を形成する。

次に、本発明の半導体素子の製造方法（以下、「本発明の方法」という）について説明する。
本発明の半導体素子は、下記の主要工程１〜４を含む方法によって製造することができる。
（１）第１導電型半導体層と、第２導電型半導体層とを有する半導体積層部を形成する工程１
（２）前記第１導電型半導体層に接続される第１導電側電極を形成する工程２
（３）前記第２導電型半導体層に接続される第２導電側電極を形成する工程３
（４）前記第１導電側電極および前記第２導電側電極の少なくとも１つの電極と、離間領域を介して離間し、前記半導体積層部を被覆する絶縁膜を形成する工程４
（５）前記絶縁膜に第１金属層を形成し、前記絶縁膜と離間された前記第１導電側電極および前記第２導電側電極の少なくとも１つの電極に、前記第１金属層とは異なる材料の第２金属層を形成する工程５
本発明の素子を製造する方法は、前記の工程のみに制限されず、必要に応じて、他の工程を行うことができる。例えば、これらの工程（１）〜（５）の他に、基板の洗浄工程、熱処理工程等を前記の（１）〜（５）の前工程、途中の工程または後工程として行うことができる。さらに、本発明の方法において、工程１〜４において、工程２、３および４を行う順序は、特に限定されず、製造する半導体素子の構造および実装形態等に応じて、適宜、選択される。

図６（ａ）〜（ｆ）および図７（ａ）〜（ｄ）は、本発明の半導体素子の製造方法として、窒化物半導体発光素子の製造方法の主要工程１〜４を順を追って説明する断面模式図である。
第１導電型半導体層と、第２導電型半導体層と、第１導電型半導体層と第２導電型半導体層の間に介設された発光層とを有する半導体発光部を形成する工程１は、図６（ａ）に示すように、サファイア基板６１の上に、第１導電型半導体層と、発光層および第２導電型半導体層の順に成膜して半導体発光部である半導体積層部６５を形成することによって行うことができる。この半導体積層部６５の形成は、洗浄されたサファイア基板６１の上表面に、所要の半導体材料、ドーパントなどを含むガスを供給して、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線気相成長法）、ＭＯＭＢＥ（有機金属分子線気相成長法）等の気相成長装置を用いて、気相成長させることにより行うことができる。このとき、形成する導電型半導体層の種類、例えば、ｎ型半導体層、ｐ型半導体層および発光層の各層の層構成および構成材料、層の膜厚等に応じて、供給するガスが含有する半導体材料およびドーパントの成分種、組成等を切り換えては、窒素ガス等の不活性ガスをキャリアガスとして用いてサファイア基板６１上に供給することによって形成することができる。

次に、半導体発光部６５の第２導電型半導体層に接続される第２導電側電極６６を形成する工程３および第２導電側電極と離間領域を介して離間し、半導体発光部６５を被覆する絶縁膜６７を形成する工程４−１を行う。この工程３および工程４−１は、図６（ｂ）に示すように、半導体発光部６５の第２導電型半導体層の上表面に、レジストを用いて第２導電側電極６６に対応したフォトマスクを形成し、スパッタリング等によって、電極材料、例えば、Ａｇを含む電極材料を積層することによって第２導電側電極６６を形成する。その後、さらに、第２導電側電極６６の上にレジストを用いてフォトマスクを形成し、スパッタリング等によってＳｉＯ_２等の絶縁膜材料を積層した後、レジストを除去する。これによって、図６（ｃ）に示すように、第２導電側電極６６と絶縁膜６７との間に空隙６８が配設された構造を形成する。

また、この工程３および工程４−１は、半導体発光部６５の上表面の全面にＳｉＯ_２等の絶縁膜材料を積層した後、その絶縁性材料の膜上に、絶縁膜６７に対応したフォトマスクを形成し、第２導電側電極６６に対応する部位をウェットエッチングして、エッチング部位にスパッタリング等によって電極材料を積層して第２導電側電極６６を形成する方法によっても行うことができる。

次に、図６（ｄ）に示すように、絶縁膜６７と第２導電側電極６６の上部に、半導体側メタライズ層として、それぞれ第１金属層６９と第２金属層７０とを形成する。第２金属層７０は第１金属層６９まで連続して形成されており、これによって、絶縁膜６７と第２導電側電極６６との間の空隙６８が、第２金属層７０で充填され、絶縁膜６７と第２導電側電極６６とを離間する離間領域７１が形成される。
一方、図６（ｅ）に示すように、Ｓｉ基板７２を用意し、Ｓｉ基板７２の上表面に基板側メタライズ層７３を形成する。基板側メタライズ層７３は、第２金属層７０と接合するための層である。

次に、図６（ｆ）に示すように、半導体側メタライズ層である第２金属層７０と、Ｓｉ基板側メタライズ層７３とを貼り合わせ、１５０℃〜３５０℃程度で加熱して接合する。これにより、第２金属層７０の一部とＳｉ基板側メタライズ層７３の一部が共晶を形成し、半導体積層部と支持基板とが接着される。

次に、サファイア基板６１の側からレーザ照射もしくは研磨等を行って、図７（ａ）に示すように、サファイア基板６１を除去した後、図７（ｂ）に示すように、露出した半導体積層部６５を化学研磨（ＣＭＰ）する。さらに、研磨面において、半導体積層部６５を挟んで絶縁膜６７と対向する部位に、半導体積層部６５を平面視して第１導電側電極７４と第２導電側電極６６とが相互に重なり合わないように、第１導電側電極７４が形成されるように、マスクを形成し、スパッタリング等によって、電極材料を積層して、半導体積層部６５の上に、図７（ｃ）に示すように、第１導電側電極７４を形成する。ここでマスクを設けた部分、つまり第１導電側電極７４が形成されていない領域をＲＩＥ（反応性イオンエッチング）により穿孔して第１導電側電極７４が設けられていない領域を形成する。この第１導電側電極７４が設けられていない領域を設けることで、光取り出しも向上し、特に、第２導電側電極６６で反射した光が効率的に、この領域から取り出されるようになる。さらに、図７（ｄ）に示すように、第１導電側電極７４の半導体積層部６５が露出している面に絶縁膜７５を形成し、本発明の半導体素子を得ることができる。

以下、本発明の実施例により本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。

（実施例１）
実施例１として、上述の図１に示す構造の半導体発光素子を下記の仕様で作製する。
半導体積層部５：窒化ガリウム系半導体
ｐ電極（第２導電側電極７）：Ａｇ（１００ｎｍ）／Ｎｉ（１００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（１００ｎｍ）
絶縁膜１２ｂ：ＳｉＯ_２（３００ｎｍ）膜
ｐ電極（第２導電側電極７）と絶縁膜１２ｂとの間隔：５μｍ
接合用基板１０：Ｓｉ基板
第１金属層８：Ｔｉ（５０ｎｍ）／Ｐｔ（５０ｎｍ）
第２金属層９：Ｐｔ（１００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（３００ｎｍ）／Ａｕ（３００ｎｍ）／Ｓｎ（３０００ｎｍ）／Ａｕ（１００ｎｍ）
裏面メタライズ層１１：Ｐｔ（２５０ｎｍ）／Ａｕ（５００ｎｍ）

ここで、比較例１として、第２導電側電極と絶縁膜との間に離間領域を設けずに作製した半導体発光素子について、光学顕微鏡で観察すると、比較例１の半導体発光素子では第２導電側電極と接する絶縁膜にひび割れが確認できる。これに対して、本発明の実施例１で得られた半導体発光素子においては、第２導電側電極と離間領域を解して離間された絶縁膜にひび割れがない。

また、比較例２として、第１金属層８および第２金属層９の代わりに、Ｔｉ（１００ｎｍ）／Ｐｔ（３００ｎｍ）／Ａｕ（３００ｎｍ）／Ｓｎ（３０００ｎｍ）／Ａｕ（１００ｎｍ）からなるメタライズ層を、ｐ電極と絶縁膜とに連続して設ける以外は実施例１と同様にして作製する。このような比較例２および実施例１の半導体発光素子について、半導体積層部とＳｉ基板とを接合する際の温度を変えて、低温条件と高温条件とで順電圧を比較する。低温条件と高温条件との温度差が３０℃の場合、比較例２では高温条件とすることで約０．１２Ｖ上昇した。これに対して、絶縁膜とｐ電極とにそれぞれ異なる材料の金属層を形成した実施例１の半導体発光素子では、順電圧の上昇幅は約０．０６Ｖであり、比較例２と比べて順電圧の上昇を半分に抑えることができた。また、素子に継続して電流を流し続け、通電前の順電圧と通電から１００００時間経過後の順電圧とを比較する。この結果、実施例１で得られる半導体発光素子は、比較例２で得られる半導体発光素子よりも通電後の順電圧の上昇幅が少なく、室温で５５０ｍＡの電流を流し続けた場合には、通電前と１００００時間経過後とでほぼ同じ順電圧を維持していた。

（実施例２）
実施例２の半導体発光素子として、第２金属層９を、Ｐｔ（３００ｎｍ）／Ａｕ（３００ｎｍ）／Ｓｎ（３０００ｎｍ）／Ａｕ（１００ｎｍ）とする以外は実施例１と同様にして作製する。

（実施例３〜７）
実施例３〜７の半導体発光素子として、第１金属層８を、それぞれ、Ｔｉ（５０ｎｍ）／Ｒｈ（５０ｎｍ）、Ｔｉ（５０ｎｍ）／Ｉｒ（５０ｎｍ）、Ｎｉ（５０ｎｍ）／Ｐｔ（５０ｎｍ）、Ｎｉ（５０ｎｍ）／Ｒｈ（５０ｎｍ）、Ｎｉ（５０ｎｍ）／Ｉｒ（５０ｎｍ）とする以外は実施例１と同様にして作製する。

（実施例８〜１１）
実施例８〜１１の半導体発光素子として、第２金属層９を、それぞれ、Ｒｈ（３００ｎｍ）／Ａｕ（３００ｎｍ）／Ｓｎ（３０００ｎｍ）／Ａｕ（１００ｎｍ）、Ｒｕ（３００ｎｍ）／Ａｕ（３００ｎｍ）／Ｓｎ（３０００ｎｍ）／Ａｕ（１００ｎｍ）、Ｉｒ（３００ｎｍ）／Ａｕ（３００ｎｍ）／Ｓｎ（３０００ｎｍ）／Ａｕ（１００ｎｍ）、Ｍｏ（３０ｎｍ）／Ｐｔ（３００ｎｍ）／Ａｕ（３００ｎｍ）／Ｓｎ（３０００ｎｍ）／Ａｕ（１００ｎｍ）とする以外は実施例１と同様にして作製する。

（実施例１２）
実施例１２の半導体発光素子として、ｐ電極（第２導電側電極７）を、Ａｌを含む電極とし、第２金属層９を、Ｗ（３０ｎｍ）／Ｐｔ（３００ｎｍ）／Ａｕ（３００ｎｍ）／Ｓｎ（３０００ｎｍ）／Ａｕ（１００ｎｍ）とする以外は実施例１と同様にして作製する。

（実施例１３）
実施例１３の半導体発光素子として、絶縁膜１２ｂをＳｉＮ（３００ｎｍ）膜とする以外は実施例１と同様にして作製する。

（実施例１４）
実施例１４の半導体発光素子として、絶縁膜１２ｂをＮｂ_２Ｏ_５（３００ｎｍ）膜とし、第１金属層８を、Ｎｂ（５０ｎｍ）／Ｐｔ（５０ｎｍ）とする以外は実施例１と同様にして作製する。

（実施例１５）
実施例１５の半導体発光素子として、絶縁膜１２ｂをＴａ_２Ｏ_５（３００ｎｍ）膜とし、第１金属層８を、Ｔａ（５０ｎｍ）／Ｐｔ（５０ｎｍ）とする以外は実施例１と同様にして作製する。

このようにして得られる実施例２〜１５の半導体発光素子は、絶縁膜にひび割れはなく、また、順電圧の上昇幅を比較例２よりも抑えることができる。

本発明の実施形態に係る半導体素子の構造を示す模式断面図である。 （ａ）および（ｂ）は、本発明の半導体素子における電極と絶縁膜の配置例を示す平面模式図である。 、図３（ａ）〜（ｅ）は、それぞれ本発明の半導体素子における電極と絶縁膜の配置例を示す模式断面図である。 （ａ）〜（ｃ）は、それぞれ本発明の半導体素子における電極と絶縁膜の配置例を示す平面模式図である。 本発明の半導体素子における電極と絶縁膜の配置の他の具体例を示す平面模式図である。 （ａ）〜（ｆ）は、窒化物半導体発光素子の製造方法の主要工程を順を追って説明する模式断面図である。 （ａ）〜（ｄ）は、窒化物半導体発光素子の製造方法の主要工程を順を追って説明する模式断面図である。

符号の説明

１ 半導体素子
２ 第１導電型半導体層
３ 第２導電型半導体層
４ 発光層
５ 半導体積層部
６ 第１導電側電極
７ 第２導電側電極
８ 第１金属層
９ 第２金属層
１０ 基板
１１ 裏面メタライズ層
１２ａ，１２ｂ 絶縁膜
１３ 離間領域
２１ 電極
２２，２２ａ，２２ｂ 絶縁膜
２３，２３ａ，２３ｂ 離間領域
２４ 第１金属層
２５ 第２金属層
２６ 半導体積層部
２７ 第３金属層
４１ 電極
４２ａ，４２ｂ，４６ 絶縁膜
４５ａ，４５ｂ 離間領域
５１ 半導体素子
５２ 第１導電側電極
５３ 第２導電側電極
５４ 絶縁膜
５５ 離間領域
６１ サファイア基板
６５ 半導体積層部
６６ 第２導電側電極
６７，７５ 絶縁膜
６８ 離間領域
６９ 第１金属層
７０ 第２金属層
７１ 離間領域
７２ Ｓｉ基板
７３ 基板側メタライズ層
７４ 第１導電側電極

Claims (9)

1. 第１導電型半導体層及び第２導電型半導体層を有する半導体積層部と、前記第１導電型半導体層に接続される第１導電側電極と、前記第２導電型半導体層に接続される第２導電側電極とを備える半導体素子であって、
   前記第２導電側電極と、前記半導体積層部を被覆する絶縁膜とが、離間領域を介して離間して配設され、
   前記絶縁膜表面に第１金属層が設けられ、前記第２導電側電極表面に前記第１金属層とは材料の異なる第２金属層が設けられていることを特徴とする半導体素子。
2. 前記第１金属層は、前記第２導電側電極と離間していることを特徴とする請求項１に記載の半導体素子。
3. 前記第１金属層は、前記絶縁膜と接する側に、Ｔｉ、Ｎｉから選ばれる１種を含むことを特徴とする請求項１または請求項２に記載の半導体素子。
4. 前記第２金属層は、前記第２導電側電極と接する側に、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｗ、Ｍｏから選ばれる１種を含むことを特徴とする請求項１〜請求項３のいずれか１項に記載の半導体素子。
5. 前記半導体積層部の前記第２導電側電極側は、前記第２金属層を介して、支持基板に接着されていることを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体素子。
6. 前記第２金属層は、前記支持基板側に、Ｔｉ、Ａｕ、Ｓｎ、Ｐｄから選ばれる１種を含み、それよりも前記第２導電側電極側に、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｐｔ、Ｗ、Ｍｏから選ばれる１種を含むことを特徴とする請求項５に記載の半導体素子。
7. 前記第２導電側電極はＡｇ、Ａｌから選ばれる１種を含み、前記半導体積層部を平面視して、前記第２導電側電極は前記絶縁膜に囲まれていることを特徴とする請求項１〜請求項６のいずれか１項に記載の半導体素子。
8. 前記第２金属層は、前記第１金属層まで連続する連続層であり、前記離間領域には、空隙または前記連続層が設けられていることを特徴とする請求項１〜請求項７のいずれか１項に記載の半導体素子。
9. 前記第１導電側電極と前記第２導電側電極は、前記半導体積層部を挟んで対向しており、前記半導体積層部は、前記第１導電型半導体層と前記第２導電型半導体層の間に介設された発光層を有する半導体発光部であることを特徴とする請求項１〜請求項８のいずれか１項に記載の半導体素子。

Images