JPWO2010100709A1 - 窒化物半導体装置とその製造方法 - Google Patents
窒化物半導体装置とその製造方法 Download PDFInfo
- Publication number
- JPWO2010100709A1 JPWO2010100709A1 JP2011502517A JP2011502517A JPWO2010100709A1 JP WO2010100709 A1 JPWO2010100709 A1 JP WO2010100709A1 JP 2011502517 A JP2011502517 A JP 2011502517A JP 2011502517 A JP2011502517 A JP 2011502517A JP WO2010100709 A1 JPWO2010100709 A1 JP WO2010100709A1
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- semiconductor device
- etching damage
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 349
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 344
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 239000012535 impurity Substances 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 7
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitride compounds Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
リーク電流の発生を抑制することができる縦型の窒化物半導体装置と、その窒化物半導体装置の製造方法を提供する。【課題】【解決手段】窒化物半導体装置１００は、縦型のＨＥＭＴであり、ｎ−型のＧａＮの第１窒化物半導体層２と、ｐ＋型のＧａＮの第２窒化物半導体層６ａ、６ｂと、ｎ−型のＧａＮの第３窒化物半導体層９と、第３窒化物半導体層９の表面にヘテロ接合しているｎ−型のＡｌＧａＮの第４窒化物半導体層８を備えている。第３窒化物半導体層９の周縁から隔離された位置には、第３窒化物半導体層９を貫通して第２窒化物半導体層６ａ、６ｂの表面に達する開口１１ａ、１１ｂが設けられている。開口１１ａ、１１ｂ内には、ソース電極１２ａ、１２ｂが設けられている。ソース電極２１ａ、１２ｂに接しているエッチングダメージ７ｂは、エッチングダメージが形成されていない領域に囲まれている。【選択図】図１
Description
本発明は、窒化物半導体装置とその製造方法に関する。特に、縦型の窒化物半導体装置とその製造方法に関する。
縦型の窒化物半導体装置が開発されている。この種の窒化物半導体装置は、ｎ型の窒化物半導体層と、その表面に積層されているｐ型の窒化物半導体層を備えている。ｐ型層には、そのｐ型層を貫通する溝が形成されており、その溝の中をｎ型層が伸びている。ｐ型層の溝の中を伸びているｎ型層によって、縦方向に伸びるｎチャネル型の電流経路が確保され、縦型の半導体装置（一対の電極が半導体基板の表裏両面に分かれて設けられている半導体装置）を実現している。
特許文献１に、縦型の窒化物半導体装置５００とその製造方法が開示されている。図１３に、その窒化物半導体装置５００の断面図を示す。窒化物半導体装置５００は、ＨＥＭＴ（High Electron Mobility Transistor）構造を有するｎチャネル型の縦型の窒化物半導体装置である。即ち、裏面にドレイン電極１１８が形成されており、表面に一対のソース電極１１２ａ、１１２ｂが形成されており、電流が縦方向に流れる。窒化物半導体装置５００は、ｎ＋型のＧａＮで形成されている窒化物半導体基板１０２を備えている。窒化物半導体基板１０２の表面には、ｎ−型のＧａＮで形成されている第１窒化物半導体層１０４が設けられている。第１窒化物半導体層１０４の表面の一部には、ｐ＋型のＧａＮで形成されている一対の第２窒化物半導体層１０６ａ、１０６ｂが設けられている。第１窒化物半導体層１０４の表面と第２窒化物半導体層１０６ａ、１０６ｂの表面には、ｎ−型のＧａＮで形成されている第３窒化物半導体層１０９が設けられている。第３窒化物半導体層１０９の表面には、ｎ−型のＡｌＧａＮで形成されている第４窒化物半導体層１０８がヘテロ接合して設けられている。第４窒化物半導体層１０８の上方にはゲート電極１１６が設けられている。窒化物半導体装置５００の終端部であって第２窒化物半導体層１０６ａ、１０６ｂの各表面には、一対のソース電極１１２ａ、１１２ｂが設けられている。窒化物半導体装置５００では、ゲート電極１１６に正の電圧を印加すると、第３窒化物半導体層１０９と第４窒化物半導体層１０８のヘテロ接合面に二次元電子ガス（以下、２ＤＥＧと記載する）が形成される。その結果、窒化物半導体装置１００はターンオンする。窒化物半導体装置５００は、２ＤＥＧを利用して電子を移動させる。
特開２００８−２６３４１２号公報
ＧａＮなどの窒化化合物は化学的に安定な材料であるため、ウェットエッチング法を用いてエッチングすることは困難である。このため、ＧａＮをエッチングする場合、通常、ＲＩＥ（Reactive Ion Etching）などのドライエッチング法を用いる。ドライエッチング法を用いると、ＧａＮの表面がエッチングガスのプラズマに晒され、プラズマに晒されたＧａＮの面からＮが脱離する。特許文献１の窒化物半導体装置５００を製造する方法では、第２窒化物半導体層１０６ａ、１０６ｂの表面に第３窒化物半導体層１０９と第４窒化物半導体層１０８を形成した後に、一対のソース電極１１２ａ、１１２ｂを形成する範囲の第３窒化物半導体層１０９と第４窒化物半導体層１０８をドライエッチングによって除去する。このときに、窒化物半導体基板１０２の側面と第１窒化物半導体層１０４の側面とエッチングによって露出した第２窒化物半導体層１０６ａ、１０６ｂの表面の一部及び側面がエッチングガスのプラズマに晒されて、エッチングダメージが形成される。窒化物半半導体基板１０２のエッチングダメージが形成された領域１０３ではＮが脱離している。第１窒化物半導体層１０４のエッチングダメージが形成された領域１０５ではＮが脱離し、エッチングダメージが形成された領域１０５のｎ型不純物の濃度が高くなる。また、第２窒化物半導体層１０６ａ、１０６ｂのエッチングダメージが形成された領域１０７ではＮが脱離し、エッチングダメージが形成された領域１０７がｎ型化する。その結果、ドレイン電極１１８から窒化物半導体基板１０２とエッチングダメージが形成された領域１０５、１０７を介してソース電極１１２ａ、１１２ｂに達するｎ型の電流経路が形成される。このため、ドレイン電極１１８とソース電極１１２ａ、１１２ｂの間に電圧を印加すると、この電流経路を介してドレイン電極１１８とソース電極１１２ａ、１１２ｂの間にリーク電流が発生することがある。
本発明は、上記の課題に鑑みて創作されたものである。本発明は、リーク電流の発生を抑制することができる縦型の窒化物半導体装置と、そのような窒化物半導体装置を製造する方法を提供することを目的とする。
本発明は、窒化物半導体装置に関する。本発明の窒化物半導体装置は、第１窒化物半導体層と、第２窒化物半導体層と、第３窒化物半導体層と、表面電極を備えている。第１窒化物半導体層は、ｎ型である。第２窒化物半導体層は、第１窒化物半導体層の表面の一部に設けられており、ｐ型である。第３窒化物半導体層は、第１窒化物半導体層の表面と第２窒化物半導体層の表面に設けられており、ｎ型である。表面電極は、第２窒化物半導体層の表面の一部に設けられている。第３窒化物半導体層の周縁から隔離された位置には、第３窒化物半導体層を貫通して第２窒化物半導体層の表面に達する開口が設けられている。開口内には表面電極が設けられている。また、窒化物半導体装置の裏面には裏面電極が設けられている。
上記の窒化物半導体装置は、第３窒化物半導体層に形成される開口が、第３窒化物半導体層の周縁から隔離された位置に設けられている。このため、第３窒化物半導体層に開口を形成するときに、第２窒化物半導体層のうち開口が形成される位置に対応する領域にはエッチングダメージが形成されるが、第３窒化物半導体層で覆われている領域にはエッチングダメージが形成されない。このため、第２窒化物半導体層に形成されるエッチングダメージ（表面電極と接しているエッチングダメージ）は、第２窒化物半導体層のエッチングダメージが形成されていない領域に囲まれている。即ち、エッチングダメージが形成されている領域は、ｐ型の第２窒化物半導体層によって他のエッチングダメージが形成される部位から隔離されている。その結果、裏面電極からエッチングダメージが形成されている領域を介して表面電極に達する電流経路が不連続となり、裏面電極と表面電極の間にリーク電流が発生することが抑制される。
上記の窒化物半導体装置では、第３窒化物半導体層の表面にヘテロ接合している第４窒化物半導体層をさらに備えていることが好ましい。この場合、第３窒化物半導体層と第４窒化物半導体層の間のヘテロ接合面にチャネルが形成されるＨＥＭＴを実現することができる。
上記の窒化物半導体装置では、表面電極が窒化物半導体装置の終端部と開口の間に設けられている第３窒化物半導体層から隔離していることが好ましい。この場合、窒化物半導体装置の製造時に、表面電極を形成するために必要な材料の量を低減することができる。
上記の窒化物半導体装置では、第３窒化物半導体層が窒化物半導体装置の終端部まで設けられていることが好ましい。この場合、窒化物半導体装置の製造時に、エッチングダメージが形成される領域を低減することができる。その結果、裏面電極と表面電極の間にリーク電流が発生することを効果的に抑制することができる。
上記の窒化物半導体装置では、第２窒化物半導体層の終端部が露出していることが好ましい。エッチングダメージが形成された第１窒化物半導体層は、エッチングダメージが形成された第２窒化物半導体層に比してｎ型不純物の濃度が高く、リーク電流が発生しやすい。上記の窒化物半導体装置では、第２窒化物半導体層の終端部側の側面が第１窒化物半導体層で覆われていないため、第１窒化物半導体層のエッチングダメージが形成される領域を少なくすることができる。このため、裏面電極と表面電極の間にリーク電流が発生することを効果的に抑制することができる。
本発明の他の態様の窒化物半導体装置は、第２窒化物半導体層の表面に臨む範囲のうちの表面電極と接触する部分にエッチングダメージを有している。エッチングダメージはエッチングダメージを有していない第２窒化物半導体層に囲まれている。この窒化物半導体装置では、開口が形成される領域の直下にあるエッチングダメージ（表面電極と接しているエッチングダメージ）が他の部位に形成されるエッチングダメージと不連続になっている。このため、裏面電極からエッチングダメージを介して表面電極に達する電流経路が不連続となり、裏面電極と表面電極の間にリーク電流が発生することが抑制される。なお、エッチングダメージは、窒化物半導体装置の製造後に、例えばＴＥＭ（Transmission Electron Microscope）等によって検知することができる。
上記の窒化物半導体装置を製造する方法は、第３窒化物半導体層形成工程と、開口形成工程と、表面電極形成工程を備えている。第３窒化物半導体層形成工程では、第２窒化物半導体層の表面に第３窒化物半導体層を形成する。開口形成工程では、第３窒化物半導体層の一部を第３窒化物半導体層の表面から第３窒化物半導体層を貫通して第２窒化物半導体層に達するまでエッチングして開口を形成する。表面電極形成工程では、開口形成工程の後に、開口内に露出している第２窒化物半導体層の表面に表面電極を形成する。
本方法では、開口形成工程で開口を形成するときに、第２窒化物半導体層上において、窒化物半導体装置の終端部と開口の間に第３窒化物半導体層が残存する。このため、第２窒化物半導体層の表面のうちの第３窒化物半導体層に覆われている領域にはエッチングダメージが形成されない。その結果、開口の直下に形成される第２窒化物半導体層のエッチングダメージは、エッチングダメージが形成されていない第２窒化物半導体層によって囲まれる。即ち、第３窒化物半導体層の終端部に形成されるエッチングダメージが開口の直下に形成される第２窒化物半導体層のエッチングダメージと不連続になる。本方法によって製造された窒化物半導体装置は、裏面電極と表面電極の間にリーク電流が発生することが抑制される。
上記の製造方法は、開口形成工程の前に、窒化物半導体装置の終端部と開口の間の部位にイオン化されたＮ又はＡｌ又はＣ又はＭｇを注入するイオン注入工程を備えていることが好ましい。裏面電極からエッチングダメージが形成されている領域を介して表面電極に達する電流経路が不連続であっても、リーク電流が流れてしまうことがある。上記の方法では、イオン注入工程により、第３窒化物半導体層の比抵抗が高められる。これによって、第２窒化物半導体層の表面のうちの第３窒化物半導体層で覆われている領域にリーク電流が流れてしまうことを抑制することができる。裏面電極と表面電極の間にリーク電流が流れることを効果的に抑制することができる。
本発明によると、リーク電流の発生を抑制することができる縦型の窒化物半導体装置を実現することができる。また、そのような窒化物半導体装置を製造することができる。
上記した本発明の技術的な特徴について列記する。
（特徴１）第３窒化物半導体層は、一般式がAlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）である。この場合、第３窒化物半導体層と第４窒化物半導体層の間にヘテロ接合面を形成することができる。
（特徴２）エッチングダメージが不連続となっている領域の間隔が１μｍ以上である。この場合、エッチングダメージが不連続となっている領域にリーク電流が流れることを効果的に抑制することができる。
（特徴１）第３窒化物半導体層は、一般式がAlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）である。この場合、第３窒化物半導体層と第４窒化物半導体層の間にヘテロ接合面を形成することができる。
（特徴２）エッチングダメージが不連続となっている領域の間隔が１μｍ以上である。この場合、エッチングダメージが不連続となっている領域にリーク電流が流れることを効果的に抑制することができる。
図面を参照して実施例を説明する。
（第１実施例）
図１に、第１実施例に係る窒化物半導体装置１００の一部の断面図を示す。半導体装置１００は、ＨＥＭＴ構造を有するｎチャネル型の縦型の半導体装置である。即ち、裏面にドレイン電極（裏面電極）１８が形成されており、表面に一対のソース電極（表面電極）１２ａ、１２ｂが形成されており、電流が縦方向に流れる。窒化物半導体装置１００は、窒化物半導体基板２を備えている。窒化物半導体基板２は、ｎ＋型のＧａＮで形成されている。窒化物半導体基板２の表面には、第１窒化物半導体層４が積層されている。第１窒化物半導体層４は、ｎ−型のＧａＮで形成されている。第１窒化物半導体層４の表面には、一対の第２窒化物半導体層６ａ、６ｂが設けられている。第２窒化物半導体層６ａ、６ｂは、ｐ＋型のＧａＮで形成されている。第２窒化物半導体層６ａ、６ｂの間、及び第２窒化物半導体層６ａ、６ｂの外側面は第１窒化物半導体層４が形成されている。第１窒化物半導体層４の表面と第２窒化物半導体層６ａ、６ｂの表面には、第３窒化物半導体層９が積層されている。第３窒化物半導体層９は、ｎ−型のＧａＮで形成されている。また、第１窒化物半導体層４と第３窒化物半導体層９の不純物濃度は等しい。第３窒化物半導体層９の表面には、第４窒化物半導体層８が積層されている。第４窒化物半導体層８は、ｎ−型のＡｌＧａＮで形成されている。第４窒化物半導体層８は、第３窒化物半導体層９よりもバンドギャップが大きい。第４窒化物半導体層８は、第３窒化物半導体層９にヘテロ接合している。
（第１実施例）
図１に、第１実施例に係る窒化物半導体装置１００の一部の断面図を示す。半導体装置１００は、ＨＥＭＴ構造を有するｎチャネル型の縦型の半導体装置である。即ち、裏面にドレイン電極（裏面電極）１８が形成されており、表面に一対のソース電極（表面電極）１２ａ、１２ｂが形成されており、電流が縦方向に流れる。窒化物半導体装置１００は、窒化物半導体基板２を備えている。窒化物半導体基板２は、ｎ＋型のＧａＮで形成されている。窒化物半導体基板２の表面には、第１窒化物半導体層４が積層されている。第１窒化物半導体層４は、ｎ−型のＧａＮで形成されている。第１窒化物半導体層４の表面には、一対の第２窒化物半導体層６ａ、６ｂが設けられている。第２窒化物半導体層６ａ、６ｂは、ｐ＋型のＧａＮで形成されている。第２窒化物半導体層６ａ、６ｂの間、及び第２窒化物半導体層６ａ、６ｂの外側面は第１窒化物半導体層４が形成されている。第１窒化物半導体層４の表面と第２窒化物半導体層６ａ、６ｂの表面には、第３窒化物半導体層９が積層されている。第３窒化物半導体層９は、ｎ−型のＧａＮで形成されている。また、第１窒化物半導体層４と第３窒化物半導体層９の不純物濃度は等しい。第３窒化物半導体層９の表面には、第４窒化物半導体層８が積層されている。第４窒化物半導体層８は、ｎ−型のＡｌＧａＮで形成されている。第４窒化物半導体層８は、第３窒化物半導体層９よりもバンドギャップが大きい。第４窒化物半導体層８は、第３窒化物半導体層９にヘテロ接合している。
第４窒化物半導体層８の一部と第３窒化物半導体層９の一部には、第４窒化物半導体層８の表面から第３窒化物半導体層９を貫通して第２窒化物半導体層６ａ、６ｂの表面まで達している一対の開口１１ａ、１１ｂが設けられている。第２窒化物半導体層６ａ、６ｂの各表面の一部には、一対のｎ＋型のソース領域１４ａ、１４ｂが設けられている。各ソース領域１４ａ、１４ｂは、開口１１に面した位置に第３窒化物半導体層９と第４窒化物半導体層８に亘って形成されており、内部をヘテロ接合面が通過している。各開口１１ａ、１１ｂ内には、一対のソース電極１２ａ、１２ｂが設けられている。一対のソース電極１２ａ、１２ｂは、第２窒化物半導体層６ａ、６ｂの表面の一部に接しているとともにソース領域１４ａ、１４ｂに接している。ソース電極１２ａ、１２ｂは、ソース領域１４ａ、１４ｂを介して第３窒化物半導体層９と第４窒化物半導体層８に導通している。第４窒化物半導体層８の表面は、ゲート絶縁膜１０で被覆されている。ゲート絶縁膜１０の表面のうちの一対のソース電極１２ａ、１２ｂに挟まれている範囲には、ゲート電極（制御電極）１６が設けられている。窒化物半導体装置１００の終端部は、例えば素子分離部（図示しない）と接している。素子分離部には例えば素子分離用トレンチ（図示しない）が設けられており、窒化物半導体装置１００を他の窒化物半導体装置から電気的に分離している。
次に、窒化物半導体装置１００の動作を説明する。窒化物半導体装置１００は、ソース電極１２ａ、１２ｂとドレイン電極１８の間に電圧を印加して用いる。ゲート電極１６に正の電圧が印加されていなければ、第３窒化物半導体層９と第４窒化物半導体層８のヘテロ接合面に２ＤＥＧが形成されない。このため、窒化物半導体装置１００は、オフ状態を維持する。ゲート電極１６に正の電圧を印加すると、一対のソース領域１４ａ、１４ｂの間に位置している第３窒化物半導体層９と第４窒化物半導体層８のヘテロ接合面に２ＤＥＧが形成される。その結果、窒化物半導体装置１００はターンオンする。窒化物半導体装置１００は、２ＤＥＧを利用して電子を移動させる。電子の移動度が高く、高速動作を実現することができる。
次に、窒化物半導体装置１００の製造方法を説明する。まず、ＧａＮを材料とするｎ＋型の窒化物半導体基板２の表面に、ＭＯＣＶＤ法を用いてＧａＮを材料とするｎ−型の第１窒化物半導体層４を結晶成長する。窒化物半導体基板２の不純物濃度は３×１０１８ｃｍ−３であり、導入する不純物はＳｉであり、厚みは２００μｍである。第１窒化物半導体層４の不純物濃度は３×１０１６ｃｍ−３であり、導入する不純物はＳｉであり、成長する厚みは６μｍである。次に、図２に示すように、第１窒化物半導体層４の表面に、ＭＯＣＶＤ法を用いてＧａＮを材料とするｐ＋型の第２窒化物半導体層６を形成する。第２窒化物半導体層６の不純物濃度は１×１０１８ｃｍ−３であり、導入する不純物はＭｇであり、成長する厚みは０．５μｍである。
次に、図３に示すように、第２窒化物半導体層６の表面の一部に第１シリコン酸化膜２０を形成する。次に、第１シリコン酸化膜２０をマスクとして、第２窒化物半導体層６の表面から第２窒化物半導体層４の表面に達するまで（０．５μｍの深さまで）ドライエッチングする。これによって、第２窒化物半導体層６は一対の第２窒化物半導体層６ａ、６ｂに分離される。ドライエッチング方法には、例えば、ＲＩＥ法を用いる。次に、ドライエッチングによって露出した第１窒化物半導体層４の表面４ａに、ＭＯＣＶＤ法を用いてｎ−型のＧａＮを結晶成長させ、第１窒化物半導体層４をさらに形成する。このとき、第１窒化物半導体層４の表面が第２窒化物半導体層６ａ、６ｂの表面と同じ高さになるまで第１窒化物半導体層４を形成する。即ち、０．５μｍの厚みの第１窒化物半導体層４をさらに形成する。次に、図４に示すように、ＨＦ水溶液等を用いて第１シリコン酸化膜２０を除去する。
次に、第１窒化物半導体層４と第２窒化物半導体層６ａ、６ｂの表面に、ＭＯＣＶＤ法を用いてｎ−型の第３窒化物半導体層９を１００ｎｍ形成する。第３窒化物半導体層９の材料及び不純物濃度は第１窒化物半導体層４と等しい。次に、図５に示すように、第３窒化物半導体層９の表面に、ＭＯＣＶＤ法を用いてＡｌ０．３Ｇａ０．７Ｎを材料とするｎ−型の第４窒化物半導体層８を形成する。第４窒化物半導体層８の不純物濃度は１×１０１６ｃｍ−３であり、成長する厚みは２５ｎｍである。次に、第４窒化物半導体層８の表面に第２シリコン酸化膜（図示しない）を形成する。次に、第２シリコン酸化膜の一部を除去して、ソース領域１４ａ、１４ｂを形成する範囲の第４窒化物半導体層８を露出させる。次に、露出している第４窒化物半導体層８の表面に、イオン注入装置を用いてＮとＳｉを連続して注入する。Ｎの注入量は１×１０１６ｃｍ−３であり、注入するときの加速電圧は３５ｋｅＶである。Ｓｉの注入量は１×１０１５ｃｍ−２であり、注入するときの加速電圧は６５ｋｅＶである。次に、図６に示すように、第２シリコン酸化膜を除去した後、表面の全面に第３シリコン酸化膜２４を形成し、アニール処理する。アニール温度は１３００℃、アニール時間は５分である。これによって、ＮとＳｉを注入した領域にｎ＋型のソース領域１４ａ、１４ｂが形成される。
次に、ソース領域１４ａ、１４ｂの外側の第４窒化物半導体層８の表面を覆っている第３シリコン酸化膜２４を除去する。次に、図７に示すように、第４窒化物半導体層８の表面からＡｌイオン２２を注入する。この注入によって、第３シリコン酸化膜２４で覆われていない部分では、第４窒化物半導体層８を貫通して第３窒化物半導体層９に達する深さまでＡｌイオン２２が到達する。その結果、第３窒化物半導体層９のうちＡｌイオンが注入された部位の比抵抗が高められる。次に、第３シリコン酸化膜２４を除去した後、表面の全面に第４シリコン酸化膜２６を形成する。次に、第４シリコン酸化膜２６の一部を除去して、開口１１ａ、１１ｂを形成する範囲の第４窒化物半導体層８と、終端部を覆っている第４窒化物半導体層８を露出させる。次に、図８に示すように、露出している第４窒化物半導体層８の表面から第３窒化物半導体層９を貫通して第２窒化物半導体層６ａ、６ｂに達するまでドライエッチングする。このとき、窒化物半導体基板２と第１窒化物半導体層４と第２窒化物半導体層６ａ、６ｂの露出している部位にエッチングダメージが発生する。
次に、第４シリコン酸化膜２６を除去する。次に、第４窒化物半導体層８とソース領域１４ａ、１４ｂの表面にＨＴＯ（High-Temperature-Oxide）−ＣＶＤ法を用いてゲート絶縁膜１０を５０ｎｍ形成する。次に、図９に示すように、ソース領域１４ａ、１４ｂの表面に形成されているゲート絶縁膜１０の一部をエッチングして除去する。次に、開口１１ａ、１１ｂ内に露出している第２窒化物半導体層６ａ、６ｂの表面と各ソース領域１４ａ、１４ｂの表面にＴｉ／Ａｌ膜を各々１０ｎｍ／１００ｎｍの厚みで蒸着し、一対のソース電極１２ａ、１２ｂを形成する。同様に、窒化物半導体基板２の裏面にＴｉ／Ａｌ膜を各々１０ｎｍ／１００ｎｍの厚みで蒸着し、ドレイン電極１８を形成する。次に、ゲート絶縁膜１０の表面であって一対のソース領域１２ａ、１２ｂの間に位置している第４窒化物半導体層８の上方を覆う範囲に、Ｎｉを材料としてゲート電極１６を形成する。これによって、窒化物半導体装置１００（図１）が完成する。
窒化物半導体装置１００の製造方法では、窒化物半導体基板２の終端部に、エッチングダメージ３が形成される。また、窒化物半導体装置１００の終端部であって第１窒化物半導体層４の一部に、第１窒化物半導体層４の他の部分よりもｎ型不純物の濃度が高いエッチングダメージ５が形成される。また、第２窒化物半導体層６ａ、６ｂの表面に臨む範囲のうちの第３窒化物半導体層９と接していない範囲に、エッチングダメージ７ａ、７ｂが形成され、ｎ型化している。このため、表面電極１２ａ、１２ｂの直下に形成されるエッチングダメージ７ｂは、エッチングダメージが形成されていない第２窒化物半導体層６ａ、６ｂに囲まれている。即ち、エッチングダメージ５とエッチングダメージ７ｂが不連続となっている。その結果、窒化物半導体装置１００では、ドレイン電極１８とソース電極１２ａ、１２ｂの間の電流経路が不連続となり、ドレイン電極１８とソース電極１２ａ、１２ｂの間にリーク電流が発生することが抑制される。また、エッチングダメージが不連続となっている領域の間隔（エッチングダメージ７ａと、エッチングダメージ７ｂの間隔）は１μｍ以上である。このため、エッチングダメージが不連続となっている領域にリーク電流が流れることを効果的に抑制することができる。
（第２実施例）
図１０に、第２実施例に係る窒化物半導体装置２００の断面図を示す。図１０において、図１の参照符号に３０を加えた部材は、図１で説明した部材と同一である。窒化物半導体装置２００では、各ソース電極４２ａ、４２ｂが、終端部側で第３窒化物半導体層３９及び第４窒化物半導体層３８から隔離されている。このため、窒化物半導体装置２００では、第１実施例の窒化物半導体装置１００に比して、各ソース電極４２ａ、４２ｂを形成するために必要な金属材料の量を低減することができる。
図１０に、第２実施例に係る窒化物半導体装置２００の断面図を示す。図１０において、図１の参照符号に３０を加えた部材は、図１で説明した部材と同一である。窒化物半導体装置２００では、各ソース電極４２ａ、４２ｂが、終端部側で第３窒化物半導体層３９及び第４窒化物半導体層３８から隔離されている。このため、窒化物半導体装置２００では、第１実施例の窒化物半導体装置１００に比して、各ソース電極４２ａ、４２ｂを形成するために必要な金属材料の量を低減することができる。
（第３実施例）
図１１に、第３実施例に係る窒化物半導体装置３００の断面図を示す。図１１において、図１の参照符号に５０を加えた部材は、図１で説明した部材と同一である。窒化物半導体装置３００では、第３窒化物半導体層５９が窒化物半導体装置３００の終端部まで連続して設けられている。即ち、開口６１ａ、６１ｂを除く第２窒化物半導体層５６ａ、５６ｂの表面全面に第３窒化物半導体層５９が設けられている。
図１１に、第３実施例に係る窒化物半導体装置３００の断面図を示す。図１１において、図１の参照符号に５０を加えた部材は、図１で説明した部材と同一である。窒化物半導体装置３００では、第３窒化物半導体層５９が窒化物半導体装置３００の終端部まで連続して設けられている。即ち、開口６１ａ、６１ｂを除く第２窒化物半導体層５６ａ、５６ｂの表面全面に第３窒化物半導体層５９が設けられている。
窒化物半導体装置３００を製造する方法では、開口６１ａ、６１ｂを形成する工程（第１実施例の図８に相当する工程）において、開口６１ａ、６１ｂを形成する範囲のみをエッチングする。このため、窒化物半導体基板５２の終端部と、第１窒化物半導体層５４の終端部と、開口６１ａ、６１ｂが形成される範囲の第２窒化物半導体層５６ａ、５６ｂの表面にのみエッチングダメージが形成される。このため、エッチングダメージ５７ｂとエッチングダメージ５５は不連続となる。窒化物半導体装置３００では、開口６１ａ、６１ｂにより表面に露出する領域以外の第２窒化物半導体層５６ａ、５６ｂの表面にエッチングダメージが形成されないため、第１実施例の窒化物半導体装置１００に比してエッチングダメージが形成される領域が少ない。このため、ドレイン電極６８とソース電極６２ａ、６２ｂの間にリーク電流が発生することを効果的に抑制することができる。
（第４実施例）
図１２に、第４実施例に係る窒化物半導体装置４００の断面図を示す。図１１において、図１の参照符号に７０を加えた部材は、図１で説明した部材と同一である。窒化物半導体装置４００は、第３実施例の窒化物半導体装置３００において、第２窒化物半導体層５６ａ、５６ｂの終端部側の側面を覆っている第１窒化物半導体層５４を第２窒化物半導体層５６ａ、５６ｂの裏面より深い深さまでエッチングした構造をしている。即ち、窒化物半導体装置４００では、第２窒化物半導体層７６ａ、７６ｂの側面が露出している。このため、第１窒化物半導体層７４にエッチングダメージが形成される領域が少なくなる。ここで、第１窒化物半導体層７４に形成されるエッチングダメージ７５はｎ＋型であり、第２窒化物半導体層７６ａ、７６ｂに形成されるエッチングダメージ７７ｂはｎ−型となるため、第１窒化物半導体層７４に形成されるエッチングダメージ７５は第２窒化物半導体層７６ａ、７６ｂに形成されるエッチングダメージ７７ｂに比してキャリア抵抗が低い。即ち、エッチングダメージ７５はエッチングダメージ７７ｂに比してリーク電流が流れやすい。窒化物半導体装置４００では、第１窒化物半導体層７４に形成されるエッチングダメージ７５を少なくすることで、ドレイン電極８８とソース電極８２ａ、８２ｂの間に発生するリーク電流を効果的に抑制することができる。
図１２に、第４実施例に係る窒化物半導体装置４００の断面図を示す。図１１において、図１の参照符号に７０を加えた部材は、図１で説明した部材と同一である。窒化物半導体装置４００は、第３実施例の窒化物半導体装置３００において、第２窒化物半導体層５６ａ、５６ｂの終端部側の側面を覆っている第１窒化物半導体層５４を第２窒化物半導体層５６ａ、５６ｂの裏面より深い深さまでエッチングした構造をしている。即ち、窒化物半導体装置４００では、第２窒化物半導体層７６ａ、７６ｂの側面が露出している。このため、第１窒化物半導体層７４にエッチングダメージが形成される領域が少なくなる。ここで、第１窒化物半導体層７４に形成されるエッチングダメージ７５はｎ＋型であり、第２窒化物半導体層７６ａ、７６ｂに形成されるエッチングダメージ７７ｂはｎ−型となるため、第１窒化物半導体層７４に形成されるエッチングダメージ７５は第２窒化物半導体層７６ａ、７６ｂに形成されるエッチングダメージ７７ｂに比してキャリア抵抗が低い。即ち、エッチングダメージ７５はエッチングダメージ７７ｂに比してリーク電流が流れやすい。窒化物半導体装置４００では、第１窒化物半導体層７４に形成されるエッチングダメージ７５を少なくすることで、ドレイン電極８８とソース電極８２ａ、８２ｂの間に発生するリーク電流を効果的に抑制することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２、３２、５２、７２、１０２：窒化物半導体基板
３、３３、５３、７３：（窒化物半導体基板に形成される）エッチングダメージ
４、３４、５４、７４、１０４：第１窒化物半導体層
５、３５、５５、７５：（第１窒化物半導体層に形成される）エッチングダメージ
６ａ、６ｂ、３６ａ、３６ｂ、５６ａ、５６ｂ、７６ａ、７６ｂ、１０６ａ、１０６ｂ：第２窒化物半導体層
７ａ、７ｂ、３７ａ、３７ｂ、５７ａ、５７ｂ、７７ａ、７７ｂ：（第２窒化物半導体層に形成される）エッチングダメージ
８、３８、５８、７８、１０８：第４窒化物半導体層
９、３９、５９、７９、１０９：第３窒化物半導体層
１０、４０、６０、８０、１１０：ゲート絶縁膜
１１ａ、１１ｂ、４１ａ、４１ｂ、６１ａ、６１ｂ、８１ａ、８１ｂ：開口
１２ａ、１２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１１２ａ、１１２ｂ：ソース電極
１４ａ、１４ｂ、４４ａ、４４ｂ、６４ａ、６４ｂ、８４ａ、８４ｂ、１１４ａ、１１４ｂ：ソース領域
１６、４６、６６、８６、１１６：ゲート電極
１８、４８、６８、８８、１１８：ドレイン電極
２２：Ａｌイオン
２４：第３シリコン酸化膜
２６：第４シリコン酸化膜
１００、２００、３００、４００、５００：窒化物半導体装置
１０３、１０５、１０７：エッチングダメージが形成された領域
３、３３、５３、７３：（窒化物半導体基板に形成される）エッチングダメージ
４、３４、５４、７４、１０４：第１窒化物半導体層
５、３５、５５、７５：（第１窒化物半導体層に形成される）エッチングダメージ
６ａ、６ｂ、３６ａ、３６ｂ、５６ａ、５６ｂ、７６ａ、７６ｂ、１０６ａ、１０６ｂ：第２窒化物半導体層
７ａ、７ｂ、３７ａ、３７ｂ、５７ａ、５７ｂ、７７ａ、７７ｂ：（第２窒化物半導体層に形成される）エッチングダメージ
８、３８、５８、７８、１０８：第４窒化物半導体層
９、３９、５９、７９、１０９：第３窒化物半導体層
１０、４０、６０、８０、１１０：ゲート絶縁膜
１１ａ、１１ｂ、４１ａ、４１ｂ、６１ａ、６１ｂ、８１ａ、８１ｂ：開口
１２ａ、１２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１１２ａ、１１２ｂ：ソース電極
１４ａ、１４ｂ、４４ａ、４４ｂ、６４ａ、６４ｂ、８４ａ、８４ｂ、１１４ａ、１１４ｂ：ソース領域
１６、４６、６６、８６、１１６：ゲート電極
１８、４８、６８、８８、１１８：ドレイン電極
２２：Ａｌイオン
２４：第３シリコン酸化膜
２６：第４シリコン酸化膜
１００、２００、３００、４００、５００：窒化物半導体装置
１０３、１０５、１０７：エッチングダメージが形成された領域
Claims (8)
- ｎ型の第１窒化物半導体層と、
その第１窒化物半導体層の表面の一部に設けられているｐ型の第２窒化物半導体層と、
前記第１窒化物半導体層の表面と前記第２窒化物半導体層の表面に設けられているｎ型の第３窒化物半導体層と、
前記第２窒化物半導体層の表面の一部に設けられている表面電極を備えており、
前記第３窒化物半導体層には、その周縁から隔離された位置に前記第３窒化物半導体層を貫通して前記第２窒化物半導体層の表面に達する開口が設けられており、
その開口内に前記表面電極が設けられていることを特徴とする窒化物半導体装置。 - 前記第３窒化物半導体層の表面にヘテロ接合しているｎ型の第４窒化物半導体層をさらに備えていることを特徴とする請求項１の窒化物半導体装置。
- 前記表面電極が、前記窒化物半導体装置の終端部と前記開口の間に設けられている前記第３窒化物半導体層から隔離していることを特徴とする請求項１又は２の窒化物半導体装置。
- 前記第３窒化物半導体層が前記窒化物半導体装置の終端部まで設けられていることを特徴とする請求項１から３のいずれか１項に記載の窒化物半導体装置。
- 前記第２窒化物半導体層の終端部が露出していることを特徴とする請求項１から４のいずれか１項に記載の窒化物半導体装置。
- ｎ型の第１窒化物半導体層と、
その第１窒化物半導体層の表面の一部に設けられているｐ型の第２窒化物半導体層と、
前記第１窒化物半導体層の表面と前記第２窒化物半導体層の表面に設けられているｎ型の第３窒化物半導体層と、
前記第２窒化物半導体層の表面の一部に設けられている表面電極を備えており、
前記第２窒化物半導体層の表面に臨む範囲のうちの前記表面電極と接触する部分にエッチングダメージを有しており、
そのエッチングダメージがエッチングダメージを有していない前記第２窒化物半導体層によって囲まれていることを特徴とする窒化物半導体装置。 - 請求項１から６のいずれか１項に記載の窒化物半導体装置を製造する方法であり、
前記第２窒化物半導体層の表面に前記第３窒化物半導体層を形成する第３窒化物半導体層形成工程と、
前記第３窒化物半導体層の一部を前記第３窒化物半導体層の表面から前記第３窒化物半導体層を貫通して前記第２窒化物半導体層に達するまでエッチングして開口を形成する開口形成工程と、
その開口内に露出している前記第２窒化物半導体層の表面に前記表面電極を形成する表面電極形成工程と、
を備えていることを特徴とする窒化物半導体装置の製造方法。 - 前記開口形成工程の前に、前記第３窒化物半導体層のうち前記窒化物半導体装置の終端部と前記開口の間の部位にイオン化されたＮ又はＡｌ又はＣ又はＭｇを注入するイオン注入工程を備えていることを特徴とする請求項７の窒化物半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2009/053834 WO2010100709A1 (ja) | 2009-03-02 | 2009-03-02 | 窒化物半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2010100709A1 true JPWO2010100709A1 (ja) | 2012-09-06 |
Family
ID=42709287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011502517A Withdrawn JPWO2010100709A1 (ja) | 2009-03-02 | 2009-03-02 | 窒化物半導体装置とその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20110316049A1 (ja) |
| EP (1) | EP2405467A1 (ja) |
| JP (1) | JPWO2010100709A1 (ja) |
| CN (1) | CN102341898A (ja) |
| WO (1) | WO2010100709A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5569321B2 (ja) * | 2010-10-07 | 2014-08-13 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2012156250A (ja) * | 2011-01-25 | 2012-08-16 | Toyota Motor Corp | ｐ型のＩＩＩ族窒化物半導体層を含む半導体装置とその製造方法 |
| US8470652B1 (en) | 2011-05-11 | 2013-06-25 | Hrl Laboratories, Llc | Monolithic integration of group III nitride enhancement layers |
| JP5841417B2 (ja) * | 2011-11-30 | 2016-01-13 | 株式会社日立製作所 | 窒化物半導体ダイオード |
| JP6245791B2 (ja) * | 2012-03-27 | 2017-12-13 | 日亜化学工業株式会社 | 縦型窒化物半導体素子およびその製造方法 |
| US9583608B2 (en) * | 2012-08-03 | 2017-02-28 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
| CN107731889A (zh) * | 2016-08-12 | 2018-02-23 | 比亚迪股份有限公司 | 高电子迁移率半导体器件及其制备方法 |
| US10204778B2 (en) * | 2016-12-28 | 2019-02-12 | QROMIS, Inc. | Method and system for vertical power devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314097A (ja) * | 2001-04-16 | 2002-10-25 | Auto Network Gijutsu Kenkyusho:Kk | 接合型電界効果トランジスタ |
| DE10213534B4 (de) * | 2002-03-26 | 2007-06-21 | Siced Electronics Development Gmbh & Co. Kg | Halbleiteraufbau mit Schaltelement und Randelement |
| JP4645034B2 (ja) * | 2003-02-06 | 2011-03-09 | 株式会社豊田中央研究所 | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP5087818B2 (ja) * | 2005-03-25 | 2012-12-05 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| JP2008078332A (ja) * | 2006-09-20 | 2008-04-03 | Toyota Central R&D Labs Inc | ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法 |
| JP5122165B2 (ja) * | 2007-03-20 | 2013-01-16 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
-
2009
- 2009-03-02 US US13/254,638 patent/US20110316049A1/en not_active Abandoned
- 2009-03-02 EP EP09841075A patent/EP2405467A1/en not_active Withdrawn
- 2009-03-02 JP JP2011502517A patent/JPWO2010100709A1/ja not_active Withdrawn
- 2009-03-02 CN CN2009801577600A patent/CN102341898A/zh active Pending
- 2009-03-02 WO PCT/JP2009/053834 patent/WO2010100709A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US20110316049A1 (en) | 2011-12-29 |
| CN102341898A (zh) | 2012-02-01 |
| EP2405467A1 (en) | 2012-01-11 |
| WO2010100709A1 (ja) | 2010-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406773B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4825526B2 (ja) | Ｆｉｎ型チャネルトランジスタおよびその製造方法 | |
| US10312261B2 (en) | Transistor with self-aligned source and drain contacts and method of making same | |
| US8536653B2 (en) | Metal oxide semiconductor transistor | |
| US10199494B2 (en) | Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof | |
| WO2010100709A1 (ja) | 窒化物半導体装置とその製造方法 | |
| US7605038B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2010071084A1 (ja) | 半導体装置およびその製造方法 | |
| JP2009177110A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| TWI701835B (zh) | 高電子遷移率電晶體 | |
| US9640672B2 (en) | Diode device and method for manufacturing the same | |
| KR20230082182A (ko) | 고전압 반도체 소자 및 제조방법 | |
| JP5453892B2 (ja) | 窒化物半導体装置 | |
| JP5159828B2 (ja) | 半導体装置 | |
| JP2013229458A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| JP5717706B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009064875A (ja) | 半導体装置 | |
| JP2015073002A (ja) | 化合物半導体装置及びその製造方法 | |
| US20170263770A1 (en) | Semiconductor device and manufacturing method of the same | |
| US20100123173A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10763358B2 (en) | High voltage semiconductor device and method of manufacturing same | |
| JP2009267029A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP2009038200A (ja) | 半導体装置 | |
| JP2016225426A (ja) | 半導体装置およびその製造方法 | |
| JP2019062051A (ja) | 窒化物半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130703 |