JP2002314097A

JP2002314097A - 接合型電界効果トランジスタ

Info

Publication number: JP2002314097A
Application number: JP2001116877A
Authority: JP
Inventors: Takashi Hoshino; 孝志星野; Kenichi Hirotsu; 研一弘津; Makoto Harada; 真原田
Original assignee: Sumitomo Wiring Systems Ltd; AutoNetworks Technologies Ltd; Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Wiring Systems Ltd; AutoNetworks Technologies Ltd; Sumitomo Electric Industries Ltd
Priority date: 2001-04-16
Filing date: 2001-04-16
Publication date: 2002-10-25

Abstract

(57)【要約】【課題】デバイスの寄生容量成分を小さくできるとと
もに、面積当たりに流せる電流値を増加させることがで
きる、高速動作に適した接合型電界効果トランジスタを
提供する。【解決手段】この接合型電界効果トランジスタは、チ
ャネル層３にゲート拡散層５が面接触した縦型構造を有
しており、ゲート拡散層５が平面視点状の形状を有し、
マトリクス状に設けられ、その各ゲート拡散層５の周囲
を取り囲むようにチャネル層３が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、接合型電界効果ト
ランジスタに関するものである。

【０００２】

【従来の技術】従来の特にパワー系の接合型電界効果ト
ランジスタは、細長形状のゲートおよびソース（あるい
はドレイン）がストライプ状に形成されているものがあ
る。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、ゲート手段の面積が大きいため、
デバイスの寄生容量成分が大きくなり、高速動作に適さ
ない等の問題がある。

【０００４】そこで、前記問題点に鑑み、本発明の目的
は、デバイスの寄生容量成分を小さくできるとともに、
面積当たりに流せる電流値を増加させることができる接
合型電界効果トランジスタを提供することである。

【０００５】

【課題を解決するための手段】前記目的を達成するため
の技術的手段は、チャネル層にゲート手段が面接触した
接合型電界効果トランジスタであって、前記ゲート手段
が、平面視点状の形状を有し、散点的に設けられ、その
各ゲート手段の周囲を取り囲むように前記チャネル層が
形成されていることを特徴とする。

【０００６】好ましくは、前記ゲート手段が、マトリク
ス状に形成されているのがよい。

【０００７】また、好ましくは、前記各ゲート手段は、
平面視点状の形状を有し、前記チャネル層に接合される
ゲート拡散層と、前記ゲート拡散層上に形成される平面
視点状のゲート電極と、を備えるのがよい。

【０００８】さらに、好ましくは、前記接合型電界効果
トランジスタは、ソース電極およびドレイン電極がチャ
ネル層の上下に形成された縦型構造を有するのがよい。

【０００９】また、好ましくは、前記接合型電界効果ト
ランジスタは、ノーマリオフ型のオンオフ特性を有し、
主成分の半導体材料としてＳｉＣあるいはＧａＮが用い
られているのがよい。

【００１０】＜用語に関する記載＞なお、本発明に係る
「ゲート手段」には、ゲート拡散層とゲート電極とを備
えた構成のものと、ゲート拡散層が形成されないゲート
電極のみの構成のものとが含まれる。

【００１１】

【発明の実施の形態】＜第１実施形態＞図１は本発明の
第１実施形態に係る接合型電界効果トランジスタ（以下
単に「トランジスタ」という）の断面構造を示す図であ
り、図２は図１のトランジスタのゲート配線およびソー
ス配線等の構成を示す平面図であり、図３は図１のトラ
ンジスタのゲート配設形態を示す平面図であり、図４な
いし図８は図１のトランジスタの製造工程を示す図であ
る。

【００１２】このトランジスタは、図１ないし図３に示
すように、縦型構造を有するとともに、ノーマリオフ型
のオンオフ特性を有し、半導体材料としてＳｉＣ（炭化
珪素）を用いた接合型電界効果トランジスタであって、
大略的に、Ｎ＋半導体基板１と、半導体基板１上に形成
されたＮ型チャネル層３と、平面視点状の形状を有し、
マトリクス状（散点状）の配設形態でチャネル層３中に
埋め込み形成されたＰ＋ゲート拡散層５と、そのゲート
拡散層５に接合されるゲート電極の機能を兼ねたゲート
配線７と、チャネル層３上において所定のソースパター
ンに対応して各ゲート配線７の間の領域に形成されたＮ
＋ソース拡散層９と、ソース拡散層９に接合されるソー
ス電極の機能を兼ねたソース配線１１と、半導体基板１
の下面に形成されたドレイン電極１３とを備えて構成さ
れている。このうち、半導体基板１、チャネル層３、ゲ
ート拡散層５およびソース拡散層９は、ＳｉＣを主成分
として形成されている。また、本発明のゲート手段に
は、ゲート拡散層５およびゲート配線７が対応してい
る。

【００１３】チャネル層３は、半導体基板１上に形成さ
れ、不純物濃度が第１の濃度値に設定されたＮ型のドリ
フト層（第１の半導体層）２１と、ドリフト層２１上に
形成され、不純物濃度が第１の濃度値よりも低い第２の
濃度値に設定されたＮ−真性チャネル層（第２の半導体
層）２３とを備えている。なお、ドリフト層２１および
真性チャネル層２３は、ＳｉＣを主成分として形成され
ており、トランジスタの所定の性能を実現するための通
常程度の各種の不純物が混入されている。また、本実施
形態では、真性チャネル層２３は、２段階に分けて形成
された第１および第２の分割層２３ａ，２３ｂから構成
されている。

【００１４】ここで、ドリフト層２１は、主にこのトラ
ンジスタの耐圧特性を担っており、所定の耐圧特性が得
られるように比較的厚く形成されているとともに、チャ
ネル抵抗を抑制するために高い不純物濃度値に設定され
ている。

【００１５】また、真性チャネル層２３は、主にこのト
ランジスタのオンオフ特性を担っており、このトランジ
スタがノーマリオフ型となるように、ゲート配線７への
制御電圧の印加が解除されたゲート開放時に、左右のゲ
ート拡散層５の周囲に生じる空乏層によってソース配線
１１とドレイン電極１３との間の導電路がピンチオフさ
れるような低い不純物濃度値に設定されている。よっ
て、この真性チャネル層２３は高抵抗値となるため、真
性チャネル層２３の厚み（チャネル長）は、必要最小限
の小さな値に設定されている。

【００１６】さらに、真性チャネル層２３および後述す
るソース拡散層９には、ゲート手段埋め込み用の凹部２
５がマトリクス状に形成されており、この凹部２５の下
方に各ゲート拡散層５を形成することにより、ゲート拡
散層５のゲート配線７と接合される上面２７が真性チャ
ネル層２３の上面２９よりも下方に位置することとなる
とともに、これに伴ってゲート拡散層５が真性チャネル
層２３内に完全に埋め込まれることとなる。凹部２５の
内周側面は絶縁等のためにＳｉＯ２の側面酸化膜３１が
形成されている。

【００１７】ゲート拡散層５は、平面視点状の形状を有
し、前記各凹部２５の下方に形成され、マトリクス状の
配設形態を有している。その結果、各ゲート拡散層５の
周囲には、ゲート拡散層５の前後左右を取り囲むように
真性チャネル層２３およびソース拡散層９が形成されて
いる。

【００１８】ゲート配線７は、高融点金属（ここではタ
ングステン）によって形成されており、その構成要素と
して、図２および図３に示すように、大略的に、マトリ
クス状に形成された各列のゲート拡散層５に接合される
ストライプ状に形成された支線部７ａと、各支線部７ａ
に接続されるようにトランジスタの外縁部に、後述する
ソース配線１１の本線部１１ｂを外囲するように矩形環
状に設けられ、各支線部７ａを統合して後述するゲート
パッド５５に接続する本線部７ｂとを備えて構成されて
いる。各支線部７ａには、各列の各ゲート拡散層５と接
合されるコンタクト部７ｃが設けられている。

【００１９】ソース配線１１は、図２および図３に示す
ように、大略的に、ゲート拡散層５の各列の間にストラ
イプ状に延び、ソース拡散層９に接合されるコンタクト
１１ａと、トランジスタの中央部に面状に形成され、各
コンタクト部１１ａを統合して後述するソースパッド５
７に接続する本線部１１ｂとを備えて構成されている。
ソース配線の本線部１１ｂとその下方に設けられるゲー
ト配線７の支線部７ａとの間は、層間絶縁膜３３によっ
て絶縁されている。なお、本実施形態では、コンタクト
部１１ａをストライプ状に設けたが、各ゲート拡散層５
を外囲するように設けてもよい。

【００２０】このように構成されるトランジスタの上面
には、ゲートパッド５５とソースパッド５７が形成され
ている。このゲートパッド５５およびソースパッド５７
と、その下側に設けられるゲート配線７およびソース配
線１１の本線部７ｂ，１１ｂとの間は、保護膜５３によ
って絶縁されている。

【００２１】次に、このトランジスタの製造工程の説明
を行う。まず、ＳｉＣを主成分として形成されたＮ＋半
導体基板１を準備し、その半導体基板１の初期洗浄等の
表面処理を行う。続いて、図４に示すように、その半導
体基板１上にドリフト層２１を形成する。このドリフト
層２１は、ＳｉＣにＮ型の所定の不純物を不純物濃度が
前記第１の濃度値になるように混入させつつホモエピタ
キシャル成長により形成される。続いて、そのドリフト
２１上に真性チャネル層２３の第１の分割層２３ａを形
成する。この第１の分割層２３ａは、ＳｉＣにＮ型の所
定の不純物を不純物濃度が前記第２の濃度値になるよう
に混入させつつホモエピタキシャル成長により形成され
る。

【００２２】続いて、図５に示すように、第１の分割層
２３ａ上にＳｉＯ２の酸化膜３５を形成し、その酸化膜
３５上にスパッタリング、電子ビーム蒸着等によりメタ
ルマスク層（ここではアルミマスク層）３７を形成し、
フォトレジスト、エッチング（ここではドライエッチン
グ（ＲＩＥ等））を用いたパターニングにより、ゲート
パターンに対応してメタルマスク層３７および酸化膜３
５を部分的に除去する。続いて、そのパターニングされ
たメタルマスク層３７および酸化膜３５をマスクとし
て、第１の分割層２３ａの露出されている部分にゲート
拡散層形成用の不純物（Ｐ型イオン（ここではアルミイ
オン））を注入し、複数箇所に（ここではマトリクス状
に点状の）ゲート拡散層５を形成する。

【００２３】続いて、図６に示すように、残存している
メタルマスク層３７および酸化膜３５を除去し、露出さ
れた第１の分割層２３ａおよびゲート拡散層５上に真性
チャネル層２３の第２の分割層２３ｂを形成する。この
第２の分割層２３ｂは、前述の第１の分割層２３ａの場
合と同様にして形成される。続いて、その第２の分割層
２３ｂ上にＮ＋ソース拡散層９が形成される。このソー
ス拡散層９は、ＳｉＣにＮ型の所定の不純物を不純物濃
度が所定の濃度値になるように混入させつつホモエピタ
キシャル成長により形成される。続いて、ソース拡散層
９上に、ＳｉＯ２の酸化膜（フィールド酸化膜）３９が
形成される。

【００２４】続いて、図７に示すように、電子ビーム蒸
着、スパッタリング等により酸化膜３９上にメタルマス
ク層（ここではアルミメタルマスク層）４１を形成す
る。続いて、フォトレジスト、エッチング（ドライエッ
チング）を用いたパターニングにより、各ゲート拡散層
５の上方に位置するメタルマスク層４１および酸化膜３
９を部分的に除去し、その残存したメタルマスク層４１
および酸化膜３９をマスクとしてドライエッチング（Ｒ
ＩＥ等）により、各ゲート拡散層５の上方に位置するソ
ース拡散層９および第２の分割層２３ｂを部分的に除去
し、トレンチ４３を形成し、そのトレンチ４３を介して
ゲート拡散層５の上面２７の一部（中央部）を露出させ
る。このトレンチ４３の下端部によって前記凹部２５が
構成される。このように、メタルマスク層４１および酸
化膜３９をマスクとして用いてドライエッチングを行う
ことにより、ＳＩＣを主成分としてなる硬質のソース拡
散層９および第２の分割層２３ｂのパターニングを容易
に行うことができる。

【００２５】続いて、図８に示すように、メタルマスク
層４１を除去し、トレンチ４３の内周面およびフィール
ド酸化膜３９の上面にＣＶＤ等によりＳｉＯ２の酸化膜
４５が形成される。この酸化膜４５のトレンチ４３の内
側面に設けられる部分が側面酸化膜３１となる。この酸
化膜４５の形成工程には、トレンチ４３の内側面等のダ
メージを受けている部分を除去するために、犠牲酸化膜
の形成およびその犠牲酸化膜の除去のための工程が含ま
れている。続いて、トレンチ４３の底面部の酸化膜４５
をドライエッチングにより除去し、タングステンを配線
材とした選択ＣＶＤ等によりゲート配線７を形成する。
このゲート配線７は、本実施形態では、トレンチ４３内
に配線材が嵌まり込むように配線材の層を全面に形成し
た後、フォトレジストおよびエッチングを用いたパター
ニングにより、ゲート配線７のパターンに対応してその
配線材の層を部分的に除去して形成される。続いて、そ
のゲート配線７を覆うようにして、ＣＶＤにより層間絶
縁膜３３を形成する。

【００２６】続いて、図１に示すように、フォトレジス
トおよびエッチングを用いたパターニングにより、ソー
スコンタクト孔５１のパターンに対応して、層間絶縁膜
３３、酸化膜４５およびフィールド酸化膜３９を部分的
に除去してソースコンタクト５１を形成し、ソース配線
１１を形成する。このソース配線１１は、ソースコンタ
クト孔５１内に配線材が嵌まり込むように配線材の層を
全面に形成した後、フォトレジストおよびエッチングを
用いたパターニングにより、ソース配線１１のパターン
に対応してその配線材の層を部分的に除去して形成され
る。

【００２７】続いて、ＳｉＯ２およびＳｉＮの保護膜５
３が形成された後、図２に示すゲートパッド５５および
ソースパッド５７の形成等が行われる。

【００２８】このように構成されるトランジスタは、ノ
ーマリオフ型のオンオフ特性を有している。すなわち、
ゲート配線７に制御信号（電圧）が印加されていないゲ
ートフリー状態では、真性チャネル層２３中に生じてい
る空乏層によってソース、ドレイン間がオフされてお
り、ゲート配線７に正の電圧を印加することによってソ
ース、ドレイン間がオンするようになっている。

【００２９】以上のように、本実施形態によれば、各ゲ
ート拡散層５が平面視点状の形状を有しているため、各
ゲート拡散層５の面積を小さくすることができ、これに
よってデバイスの寄生容量成分を小さくでき、高速動作
に適した構成とすることができる。

【００３０】また、平面視点状の各ゲート拡散層５を囲
い込むようにして真性チャネル層２３およびソース拡散
層９が形成されているため、素子形成面内におけるソー
ス領域の占める割合を大きくすることができ、同一面積
での電流値を大きくできる。その結果、相互コンダクタ
ンスも大きくなり、高周波特性が向上する。

【００３１】さらに、各ゲート拡散層５の面積を小さく
することにより、漏れ電流であるゲートとドレイン（あ
るいはソース）間のダイオードの順方向電流を小さくす
ることができ、駆動電流を小さくすることができる。

【００３２】また、トランジスタが縦型構造を有してい
るため、面積を有効に利用して、小型で大容量のトラン
ジスタを提供できる。

【００３３】さらに、主成分の半導体材料としてＳｉＣ
が用いられているため、シリコンでは達成できないデバ
イス性能（特に耐圧性能等）の向上が図れる。

【００３４】また、ノーマリオフ型のオンオフ特性を有
しているため、車載用に適している。

【００３５】さらに、チャネル層３がドリフト層２１と
真性チャネル層２３とを備えて構成されているため、主
にデバイスのオンオフ特性を担う高抵抗率の真性チャネ
ル層２３の厚みを小さくしつつ、主にデバイスの耐圧特
性を担うドリフト層２１の厚みを確保することができ、
これによって所定の耐圧特性を確保しつつチャネル抵抗
を抑制することができる。

【００３６】さらに、ゲート拡散層５の上面２７が、真
性チャネル層２３の上面２９の位置よりも下方に位置
し、ゲート拡散層５が真性チャネル層２３中に埋め込ま
れているため、ゲート拡散層５と真性チャネル層２３の
上面に形成されるソース拡散層９との間の距離を大きく
することができとともに、ゲート拡散層５の電界集中を
緩和することができ、これによってゲート、ソース間の
耐圧の向上が図れる。

【００３７】また、ゲート電極を兼ねたゲート配線７
が、高融点金属であるチタン、ニッケル、タングステン
またはアルミニウムによって形成されているため、ゲー
ト配線７の低抵抗化が図れ、高周波動作に適している。
また、特にタングステンは選択ＣＶＤの適用が可能であ
り、微細加工に適し、工程が簡素化する。さらに、高融
点金属であるタングステン等は、アルミに比して融点が
高く、デバイスの高温動作が可能となる。また、ゲート
がセルフアライメントとなり、微細加工精度が格段に向
上する。

【００３８】＜第２実施形態＞図９は本発明の第２実施
形態に係る接合型電界効果トランジスタ（以下、単に
「トランジスタ」という）の断面構造を示す図であり、
図１０ないし図１３は図９のトランジスタの製造工程を
示す図である。本実施形態に係るトランジスタが前述の
第１実施形態に係るトランジスタと異なる点は、実質的
に、主に製造工程の違いより生じる細部の構成の相違の
みであり、互いに対応する部分には同一の参照符号を付
して説明を省略する。

【００３９】構成の相違点として言及するとすれば、第
１実施形態では、図１に示すように各ゲート拡散層５の
外縁部がゲート配線７（特に支線部７ａのコンタクト部
７ｃ）の左右端から側面酸化膜３１を大きく超えて側方
に張り出しているのに対して、本実施形態では、図９に
示すようにゲート拡散層５の外縁部が、側面酸化膜３１
の位置で止まっている。また、チャネル層２３が、第１
実施形態のように２工程に分けて形成されるのはなく、
１工程で形成されている。

【００４０】本実施形態に係る製造方法では、まず、Ｓ
ｉＣを主成分として形成されたＮ＋半導体基板１を準備
し、その半導体基板１の初期洗浄等の表面処理を行う。
続いて、図１０に示すように、その半導体基板１上に、
ドリフト層２１、真性チャネル層２３およびソース拡散
層９をこの記載の順序で形成する。このドリフト層２
１、真性チャネル層２３およびソース拡散層９の形成
は、第１実施形態の場合と同様に行われる。ただし、本
実施形態では、真性チャネル層２３は、１工程で一度に
形成される。

【００４１】続いて、図１１に示すように、ソース拡散
層９上にＳｉＯ２の酸化膜６１を形成し、その酸化膜６
１上にスパッタリング、電子ビーム蒸着等によりメタル
マスク層（ここではアルミマスク層）６３を形成し、フ
ォトレジスト、エッチング（ドライエッチング）を用い
たパターニングによりメタルマスク層６３および酸化膜
６１を部分的に除去し、マスクを形成する。そのマスク
を用いたドライエッチング（ＲＩＥ等）により、ゲート
パターンに対応してソース拡散層９を部分的に除去する
とともに、露出した真性チャネル層２３の上層部の一部
を除去してトレンチ６５を形成する。このトレンチ６５
の下端部によって前記凹部２５が形成される。このよう
に、メタルマスク層６３および酸化膜６１をマスクとし
て用いてドライエッチングを行うことにより、ＳｉＣを
主成分としてなる硬質のソース拡散層９および真性チャ
ネル層２３のパターニングを容易に行うことができる。

【００４２】続いて、図１２に示すように、そのパター
ニングされたメタルマスク層６３および酸化膜６１をマ
スクとして、真性チャネル層２３のトレンチ６５を介し
て露出されている部分にゲート拡散層形成用の不純物
（Ｐ型イオン（ここではアルミイオン））を注入してゲ
ート拡散層５を形成する。続いて、残存しているメタル
マスク層６３を除去し、トレンチ６５の内周面および酸
化膜６１の上面にＣＶＤ等によりＳｉＯ２の酸化膜６７
が形成される。この酸化膜６７のトレンチ６５の内側面
に設けられる部分が側面酸化膜３１となる。この酸化膜
６７の形成工程には、トレンチ６５の内側面等のダメー
ジを受けている部分を除去するために、犠牲酸化膜の形
成およびその犠牲酸化膜の除去のための工程が含まれて
いる。続いて、ゲート拡散層５の活性化のための高温ア
ニール処理、およびトレンチ６５の底面部に位置する酸
化膜６７のドライエッチングによる除去を行う。

【００４３】続いて、図１３に示すように、タングステ
ンを配線材とした選択ＣＶＤ等によりゲート配線７を形
成する。このゲート配線７は、本実施形態では、トレン
チ６５内に配線材が嵌まり込むように配線材の層を全面
に形成した後、フォトレジストおよびエッチングを用い
たパターニングにより、ゲート配線７のパターンに対応
してその配線材の層を部分的に除去して形成される。続
いて、そのゲート配線７を覆うようにして、ＣＶＤによ
り層間絶縁膜３３を形成する。

【００４４】続いて、図９に示すように、フォトレジス
トおよびエッチングを用いたパターニングにより、ソー
スコンタクト孔５１のパターンに対応して、層間絶縁膜
３３および酸化膜６７，６１を部分的に除去してソース
コンタクト５１を形成し、ソース配線１１を形成する。
このソース配線１１は、ソースコンタクト孔５１内に配
線材が嵌まり込むように配線材の層を全面に形成した
後、フォトレジストおよびエッチングを用いたパターニ
ングにより、ソース配線１１のパターンに対応してその
配線材の層を部分的に除去して形成される。

【００４５】続いて、ＳｉＯ２およびＳｉＮの保護膜５
３が形成された後、図２に示すゲートパッド５５および
ソースパッド５７の形成等が行われる。

【００４６】以上のように、本実施形態に係るトランジ
スタによっても第１実施形態の場合と実質的に同様な効
果が得られる。

【００４７】なお、上述の各実施形態では、主成分の半
導体材料としてＳｉＣを用いてトランジスタを形成した
が、ＳｉＣの代わりにＧａＮ（窒化ガリウム）を用いて
もよい。

【００４８】また、上述の各実施形態では、トランジス
タの構造を縦型構造としたが、横型構造としてもよい。

【００４９】

【発明の効果】請求項１ないし５に記載の発明によれ
ば、ゲート手段が、平面視点状の形状を有し、散点的に
設けられているため、各ゲート手段の面積を小さくする
ことができ、これによってデバイスの寄生容量成分を小
さくでき、高速動作に適した構成とすることができる。

【００５０】また、チャネル層が平面視点状の各ゲート
手段の周囲を取り囲むように形成されているため、ゲー
ト手段を取り囲むようにしてソース領域（あるいはドレ
イン領域）を形成することができ、これによって素子形
成面内おけるソース領域（あるいはドレイン領域）の占
める割合を大きくすることができ、同一面積での電流値
を大きくできる。その結果、相互コンダクタンスも大き
くなり、高周波特性が向上する。

【００５１】さらに、各ゲート手段の面積を小さくする
ことにより、漏れ電流であるゲートとドレイン（あるい
はソース）間のダイオードの順方向電流を小さくするこ
とができ、駆動電流を小さくすることができる。

【００５２】請求項４に記載の発明によれば、トランジ
スタが縦型構造を有しているため、面積を有効に利用し
て、小型で大容量のトランジスタを提供できる。

【００５３】請求項５に記載の発明によれば、主成分の
半導体材料としてＳｉＣあるいはＧａＮが用いられてい
るため、シリコンでは達成できないデバイス性能（特に
耐圧性能等）の向上が図れる。

【００５４】また、ノーマリオフ型のオンオフ特性を有
しているため、車載用に適している。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る接合型電界効果ト
ランジスタの断面構造を示す図である。

【図２】図１のトランジスタのゲート配線およびソース
配線等の構成を示す平面図である。

【図３】図１のトランジスタのゲート配設形態を示す平
面図である。

【図４】図１のトランジスタの製造工程を示す図であ
る。

【図５】図１のトランジスタの製造工程を示す図であ
る。

【図６】図１のトランジスタの製造工程を示す図であ
る。

【図７】図１のトランジスタの製造工程を示す図であ
る。

【図８】図１のトランジスタの製造工程を示す図であ
る。

【図９】本発明の第２実施形態に係る接合型電界効果ト
ランジスタの断面構造を示す図である。

【図１０】図９のトランジスタの製造工程を示す図であ
る。

【図１１】図９のトランジスタの製造工程を示す図であ
る。

【図１２】図９のトランジスタの製造工程を示す図であ
る。

【図１３】図９のトランジスタの製造工程を示す図であ
る。

【符号の説明】

１半導体基板３チャネル層５ゲート拡散層７ゲート配線９ソース拡散層１１ソース配線１３ドレイン電極２１ドリフト層２３真性チャネル層２３ａ第１の分割層２３ｂ第２の分割層２５凹部３１側面酸化膜３３層間絶遠膜３５酸化膜３７メタルマスク層３９フィールド酸化膜４１メタルマスク層５３保護膜５５ゲートパッド５７ソースパッド６１酸化膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者星野孝志愛知県名古屋市南区菊住１丁目７番10号株式会社オートネットワーク技術研究所内 (72)発明者弘津研一大阪市此花区島屋１−１−３住友電気工業株式会社内 (72)発明者原田真大阪市此花区島屋１−１−３住友電気工業株式会社内Ｆターム(参考） 5F102 FA02 GB04 GC08 GD04 GJ02 GK02 GL02 GS10 GV06 GV07 GV08 HC16

Claims

【特許請求の範囲】

【請求項１】チャネル層にゲート手段が面接触した接
合型電界効果トランジスタであって、前記ゲート手段が、平面視点状の形状を有し、散点的に
設けられ、その各ゲート手段の周囲を取り囲むように前記チャネル
層が形成されていることを特徴とする接合型電界効果ト
ランジスタ。
【請求項２】前記ゲート手段が、マトリクス状に形成
されていることを特徴とする請求項１に記載の接合型電
界効果トランジスタ。
【請求項３】前記各ゲート手段は、平面視点状の形状を有し、前記チャネル層に接合される
ゲート拡散層と、前記ゲート拡散層上に形成される平面視点状のゲート電
極と、を備えることを特徴とする請求項１または２に記
載の接合型電界効果トランジスタ。
【請求項４】前記接合型電界効果トランジスタは、ソース電極およびドレイン電極がチャネル層の上下に形
成された縦型構造を有することを特徴とする請求項１な
いし３のいずれかに記載の接合型電界効果トランジス
タ。
【請求項５】前記接合型電界効果トランジスタは、ノーマリオフ型のオンオフ特性を有し、主成分の半導体材料としてＳｉＣあるいはＧａＮが用い
られていることを特徴とする請求項１ないし４のいずれ
かに記載の接合型電界効果トランジスタ。