JP2009064875A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009064875A
JP2009064875A JP2007230017A JP2007230017A JP2009064875A JP 2009064875 A JP2009064875 A JP 2009064875A JP 2007230017 A JP2007230017 A JP 2007230017A JP 2007230017 A JP2007230017 A JP 2007230017A JP 2009064875 A JP2009064875 A JP 2009064875A
Authority
JP
Japan
Prior art keywords
crystal
semiconductor device
region
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007230017A
Other languages
English (en)
Inventor
Nobuaki Yasutake
信昭 安武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007230017A priority Critical patent/JP2009064875A/ja
Publication of JP2009064875A publication Critical patent/JP2009064875A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】チャネル領域に歪みを与えてキャリア移動度を向上させつつ、ソース・ドレイン領域またはソース・ドレイン領域とシリサイド層の界面における電気抵抗の増加を抑えることのできる半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の前記ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域の両側に形成され、前記チャネル領域に歪みを与える第1の結晶を含むソース・ドレイン・エクステンション領域と、前記ソース・ドレイン・エクステンション領域に隣接した前記チャネル領域と反対側の領域に形成され、内部の電気抵抗が前記第1の結晶よりも小さい性質と、シリサイドとの界面における電気抵抗が前記第1の結晶よりも小さい性質との少なくともいずれか一方を有する第2の結晶を含むソース・ドレイン領域と、を含む。
【選択図】図1

Description

本発明は、半導体装置に関する。
従来の半導体装置として、n型トランジスタのチャネル領域を挟む位置に、Si結晶よりも格子定数の小さいSiC結晶をエピタキシャル成長させることにより、チャネル領域に引張応力を加えて歪みを生じさせた半導体装置がある(例えば、特許文献1参照)。この特許文献1に記載の半導体装置によれば、チャネル領域を構成するSi結晶に引張歪みを生じさせることにより、チャネル領域中の電子の移動度を向上させ、n型トランジスタの動作速度を向上させることができる。
米国特許第6,621,131号明細書
本発明の目的は、チャネル領域に歪みを与えてキャリア移動度を向上させつつ、ソース・ドレイン領域またはソース・ドレイン領域とシリサイド層の界面における電気抵抗の増加を抑えることのできる半導体装置を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の前記ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域の両側に形成され、前記チャネル領域に歪みを与える第1の結晶を含むソース・ドレイン・エクステンション領域と、前記ソース・ドレイン・エクステンション領域に隣接した前記チャネル領域と反対側の領域に形成され、内部の電気抵抗が前記第1の結晶よりも小さい性質と、シリサイドとの界面における電気抵抗が前記第1の結晶よりも小さい性質との少なくともいずれか一方を有する第2の結晶を含むソース・ドレイン領域と、を含むことを特徴とする半導体装置を提供する。
本発明によれば、チャネル領域に歪みを与えてキャリア移動度を向上させつつ、ソース・ドレイン領域またはソース・ドレイン領域とシリサイド層の界面における電気抵抗の増加を抑えることのできる半導体装置を提供することができる。
〔第1の実施の形態〕
(半導体装置の構成)
図1は、本発明の第1の実施の形態に係る半導体装置の断面図である。半導体装置1は、半導体基板2上にゲート絶縁膜3を介して形成されたゲート電極4と、ゲート電極4の上面に形成された第1のシリサイド層11と、ゲート電極4の側面に形成されたオフセットスペーサ5と、オフセットスペーサ5の側面に形成されたゲート側壁6と、半導体基板2内のゲート電極4の下方に形成されたチャネル領域13と、チャネル領域13の両側に形成されたエクステンション領域8と、エクステンション領域8に隣接したチャネル領域13と反対側の領域に形成されたエピタキシャル層7と、エピタキシャル層7の上面に形成された第2のシリサイド層12と、エクステンション層8を覆うように形成されたハロー領域9と、半導体基板2内に形成された素子分離領域10と、を有して概略構成される。
半導体基板2として、Si基板、SiGe基板等を用いることができる。
ゲート電極4は、例えば、導電型不純物を含む多結晶Siまたは多結晶SiGeからなる。導電型不純物には、p型トランジスタの場合はB、BF等のp型不純物イオン、n型トランジスタの場合はAs、P等のn型不純物イオンが用いられる。また、ゲート電極4は、W、Ta、Ti、Hf、Zr、Ru、Pt、Ir、Mo、Al等やこれらの化合物等からなるメタルゲート電極であってもよく、この場合には上面に第1のシリサイド層11が形成されない。また、メタルゲート電極と多結晶Si系電極を積層した構造であってもよい。
第1のシリサイド層11は、例えば、Ni、Pt、Co、Er、Y、Yb、Ti、Pd、NiPt、CoNi等の金属とシリコンとの化合物からなる。なお、第1のシリサイド層11はゲート電極4の上部をシリサイド化することにより形成されるが、ゲート電極4の全てをシリサイド化して、フルシリサイドゲート電極を形成してもよい。
ゲート絶縁膜3は、例えば、SiO、SiN、SiONや、高誘電材料(例えば、HfSiON、HfSiO、HfO等のHf系材料、ZrSiON、ZrSiO、ZrO等のZr系材料、Y等のY系材料)からなる。
オフセットスペーサ5は、例えば、SiO、SiN等からなる。
ゲート側壁6は、例えばSiNからなる単層構造や、SiN、SiO、TEOS(Tetraethoxysilane)等の複数種の絶縁材料からなる2層構造、更には3層以上の構造であってもよい。
エクステンション層8は、半導体基板2を構成するSi結晶等の結晶と異なる格子定数を有する結晶をエピタキシャル成長させることにより形成され、チャネル領域13へ歪みを与えてキャリア移動度を向上させる機能を有する。
なお、いずれの場合も、エクステンション層8は導電型不純物を含み、ソース・ドレイン・エクステンション領域としての機能を有する。導電型不純物は、p型トランジスタの場合はB、BF等のp型不純物イオン、n型トランジスタの場合はAs、P等のn型不純物イオンが用いられる。なお、エクステンション層8とソース・ドレイン・エクステンション領域の形状、大きさは一致しなくてもよい。例えば、エピタキシャル層7の形成後に導電型不純物をイオン注入法により注入する場合は、エクステンション層8の外側の領域にも導電型不純物が注入されるためである。エクステンション層8を予め導電型不純物を含んだ結晶としてエピタキシャル成長させる場合は、エクステンション層8とソース・ドレイン・エクステンション領域の形状、大きさはほぼ一致する。
ここで、エクステンション層8が半導体基板2を構成するSi結晶等の結晶よりも大きい格子定数を有する結晶からなる場合は、エクステンション層8がチャネル領域13に圧縮歪みを与えて、チャネル領域13における正孔の移動度を向上させることができる。一方、エクステンション層8が半導体基板2を構成する結晶よりも小さい格子定数を有する結晶からなる場合は、エクステンション層8がチャネル領域13に引張歪みを与えて、チャネル領域13における電子の移動度を向上させることができる。
また、エクステンション層8は、上面の高さがゲート絶縁膜3と半導体基板2の界面の高さよりも高い位置にあるエレベーテッド構造を有する。
エピタキシャル層7は、エピタキシャル成長により形成され、内部の電気抵抗がエクステンション層8よりも小さい性質と、シリサイドとの界面における電気抵抗がエクステンション層8よりも小さい性質との少なくともいずれか一方を有する。
また、エピタキシャル層7は、導電型不純物を含み、ソース・ドレイン領域としての機能を有する。この導電型不純物にはエクステンション層8に含まれるものと同じ、または同じ導電型の不純物イオンが用いられる。なお、エクステンション層8の場合と同様の理由により、エピタキシャル層7とソース・ドレイン・エクステンション領域の形状、大きさが一致しなくてもよい。エピタキシャル層7を予め導電型不純物を含んだ結晶としてエピタキシャル成長させる場合は、エピタキシャル層7とソース・ドレイン領域の形状、大きさはほぼ一致する。
また、エピタキシャル層7は、上面の高さがゲート絶縁膜3と半導体基板2の界面の高さよりも高い位置にあるエレベーテッド構造を有する。
図2(a)は、本実施の形態に係る半導体装置の部分断面図、図2(b)は、比較例としての半導体装置の部分拡大図である。
図2(b)に示した半導体装置101は、ソース・ドレイン領域として機能するエピタキシャル層107に、チャネル領域113に歪みを与える結晶を用いた従来の構造を有する。ここで、エピタキシャル層107を構成する材料は、図2(a)のエクステンション層8を構成する結晶と同じであるとする。また、第2のシリサイド層112は、図2(a)の第2のシリサイド層12と同じであるとする。
そのため、エピタキシャル層107はチャネル領域113に歪みを与えてチャネル領域113におけるキャリア移動度を向上させることができる。しかし、エピタキシャル層107の内部の電気抵抗が、図2(a)のエピタキシャル層7よりも高く、自身の内部(ソース・ドレイン領域)における電気抵抗が大きくなる。
また、エピタキシャル層107を構成する材料は、図2(a)のエクステンション層8を構成する結晶と同じであるため、エピタキシャル層107と第2のシリサイド層112の界面における電気抵抗は、エピタキシャル層7と第2のシリサイド層12の界面における電気抵抗よりも大きくなる。
一方、本発明の第1の実施の形態に係る半導体装置1は、エピタキシャル層7を構成する結晶として、内部の電気抵抗がエクステンション層8を構成する結晶よりも小さい、またはシリサイドとの界面の電気抵抗が、エクステンション層8を構成する結晶よりも小さい結晶を用いているため、図2(b)に示した比較例の半導体装置101と比較して、エピタキシャル層の内部(ソース・ドレイン領域)における電気抵抗、またはエピタキシャル層とシリサイド層の界面における電気抵抗が小さくなる。また、エクステンション層8によりチャネル領域13に歪みを与えて、チャネル領域13におけるキャリア移動度を向上させることもできる。
また、図2(a)に示されるように、エクステンション層8は、エピタキシャル層7および第2のシリサイド層12に接するため、チャネル領域13から第2のシリサイド層12に接続されたコンタクト23へ移動する(またはコンタクト23からチャネル領域13へ移動する)キャリアが、電気抵抗の高いエクステンション層8と第2のシリサイド層12の界面を通過しない経路を通ることができる。なお、エクステンション層8と第2のシリサイド層12が接しない構造であれば、これらの電気抵抗の高い界面は存在しないため、より好ましい。
半導体基板2、エクステンション層8、エピタキシャル層7の好ましい組み合わせとして、例えば、半導体基板2がSi基板、エクステンション層8がSiC結晶、エピタキシャル層7がSi結晶である組み合わせがある。
この場合、SiC結晶は、Si結晶よりも小さい格子定数を有するため、エクステンション層8がSiC結晶からなる場合は、Si結晶からなる半導体基板2内のチャネル領域13に引張歪みを与えて、キャリア(電子)の移動度を向上させることができる。
一方、SiC結晶はSi結晶よりも電気抵抗が大きく、また、シリサイドと接触させた場合の界面における電気抵抗がSi結晶よりも大きい。そのため、エピタキシャル層7を構成する結晶として、SiC結晶ではなくSi結晶を用いることにより、ソース・ドレイン領域における電気抵抗、およびエピタキシャル層7と第2のシリサイド層12の界面における電気抵抗の増加を抑えている。
なお、SiC結晶のC濃度は1〜3原子%であることが好ましい。SiC結晶のC濃度が1原子%未満の場合は、チャネル領域13に与える歪みが不十分となり、C濃度が3原子%を超える場合は、接触する半導体基板2等に結晶欠陥が生じ、リーク電流の原因となるおそれがあるためである。
また、エピタキシャル層7はSiC結晶であってもよいが、その場合は、エクステンション層8のSiC結晶よりもC濃度が低い。また、エピタキシャル層7をSi結晶で形成した場合であっても、エクステンション層8のSiC結晶からCが拡散してエピタキシャル層7に入り込むことがある。この場合のエピタキシャル層7のC濃度は、SiC結晶を形成する際に(意図的に)注入するCの濃度よりも低く、1原子%未満となる。
ハロー領域9は、イオン注入法により半導体基板2に導電型不純物を注入することにより形成され、短チャネル効果を抑制する等の機能を有する。導電型不純物には、p型トランジスタの場合はAs、P等のn型不純物イオン、n型トランジスタの場合はB、BF等のp型不純物イオンが用いられる。
第2のシリサイド層12は、第1のシリサイド層11と同様に、例えば、Ni、Pt、Co、Er、Y、Yb、Ti、NiPt、CoNi等の金属とシリコンとの化合物からなる。
素子分離領域10は、例えば、STI(Shallow Trench Isolation)構造を有するSiO等の絶縁材料からなる。
以下に、本実施の形態に係る半導体装置1の製造工程の一例を示す。
(半導体装置の製造)
図3A(a)〜(d)、図3B(e)〜(h)、図3C(i)〜(j)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図3A(a)に示すように、半導体基板2内に素子分離領域10を形成し、続いて、イオン注入法により導電型不純物を半導体基板2表面に注入し、ウェル(図示しない)を形成する。また、チャネル領域13となる領域に導電型不純物を注入してもよい。その後、RTA(Rapid Thermal Annealing)等の熱処理を行い、注入した導電型不純物を活性化させる。
ここで、p型トランジスタを形成する場合は、As、P等のn型不純物イオンを注入してn型ウェル(図示しない)を形成し、B、BF等のp型不純物イオンをチャネル領域13となる領域に注入する。一方、n型トランジスタを形成する場合は、p型不純物イオンを注入してp型ウェル(図示しない)を形成し、n型不純物イオンをチャネル領域13となる領域に注入する。
次に、図3A(b)に示すように、半導体基板2上にゲート絶縁膜3、ゲート電極4、キャップ膜20を形成する。
ここで、ゲート絶縁膜3、ゲート電極4、キャップ膜20は、例えば、以下の方法により形成される。まず、SiO膜等のゲート絶縁膜3の材料膜、多結晶Si膜等のゲート電極4の材料膜、SiN等のキャップ膜20の材料膜を熱酸化法、またはLPCVD(Low Pressure Chemical Vapor Deposition)法により、それぞれ形成する。なお、ゲート電極4の材料膜が多結晶Si膜等である場合は、ゲート電極4の材料膜の形成後に、イオン注入法により導電型不純物を注入する。注入する導電型不純物は、p型トランジスタの場合はB、BF等のp型不純物イオン、n型トランジスタの場合はAs、P等のn型不純物イオンが用いられる。次に、光リソグラフィー法、X線リソグラフィー法、または電子ビームリソグラフィー法によってレジストパターンを形成し、RIE(Reactive Ion Etching)法によってキャップ膜20の材料膜、ゲート電極4の材料膜、ゲート絶縁膜3の材料膜をエッチング加工し、ゲート絶縁膜3、ゲート電極4、キャップ膜20を形成する。
次に、図3A(c)に示すように、ゲート絶縁膜3、ゲート電極4の側面にオフセットスペーサ5を形成する。
ここで、オフセットスペーサ5は、例えば、以下の方法により形成される。まず、熱酸化法によりSiO膜をゲート絶縁膜3、ゲート電極4、キャップ膜20を覆うように形成し、その上にLPCVD法によりSiN等のオフセットスペーサ5の材料膜を形成する。次に、RIE法によりオフセットスペーサ5の材料膜をエッチング加工して、オフセットスペーサ5を形成する。
次に、図3A(d)に示すように、オフセットスペーサ5、キャップ層20および素子分離領域10をマスクとして、RIE法等により半導体基板2上面をエッチングし、溝21を形成する。
次に、図3B(e)に示すように、半導体基板2の溝21により露出した表面を下地として導電型不純物を含んだ結晶をエピタキシャル成長させ、溝21内にエクステンション層8を形成する。
ここで、例えば、エクステンション層8としてSiC結晶を成長させてn型トランジスタを形成する場合、Siの原料としてモノシラン(SiH)またはジクロロシラン(SiHCl)、Cの原料としてアセチレン(C)、導電型不純物Bの原料としてジボラン(B)を用いて、水素ガス等の雰囲気中で700〜850℃の温度条件下でBを含んだSiC結晶を気相エピタキシャル成長させる。
なお、Si結晶をエピタキシャル成長させた後、イオン注入法等によりCを注入することにより、SiC結晶を形成してもよい。また、導電型不純物は、エクステンション層8を形成した後に、イオン注入法により注入してもよい。
次に、図3B(f)に示すように、半導体基板2およびエクステンション層8のゲート電極4の両側面に位置する領域に、イオン注入法により半導体基板2の表面に垂直な方向から所定の角度を持って導電型不純物を注入し、ハロー領域9を形成する。ここで、注入する導電型不純物には、エクステンション層8に含まれる導電型不純物と異なる導電型のものが用いられる。
なお、ハロー領域9の形成後、RTA等の熱処理を施してハロー領域9内の導電型不純物を活性化させるが、エクステンション層8として、SiC結晶のような内部における導電型不純物の拡散がSi結晶よりも小さくなる結晶を用いた場合、ハロー領域9において急峻な不純物プロファイルを形成することができる。これにより、効果的にチャネル効果を抑制し、また、ハロー領域9内の導電型不純物がチャネル部まで拡散することにより生じるキャリア移動度の劣化を抑えることができる。
次に、図3B(g)に示すように、オフセットスペーサ5の側面にゲート側壁6を形成する。ここで、ゲート側壁6は、SiO等のゲート側壁6の材料膜をオフセットスペーサ5の側面を覆うように堆積させた後、RIE法によりゲート側壁6の材料膜をエッチング加工することにより形成される。
次に、図3B(h)に示すように、ゲート側壁6、キャップ層20および素子分離領域10をマスクとして、RIE法等により半導体基板2上面をエッチングし、溝22を形成する。なお、ここでは、溝22の底部にエクステンション層8が残らなければよく、溝22は半導体基板2の表面をほとんど削られずに形成されるものであってもよい。
次に、図3C(i)に示すように、半導体基板2の溝22により露出した表面を下地として導電型不純物を含んだSi結晶をエピタキシャル成長させ、溝22内にエピタキシャル層7を形成する。
ここで、例えば、n型トランジスタを形成する場合は、Siの原料としてモノシラン(SiH)またはジクロロシラン(SiHCl)、導電型不純物Bの原料としてジボラン(B)を用いて、水素ガス等の雰囲気中で700〜850℃の温度条件下でBを含んだSi結晶を気相エピタキシャル成長させてエピタキシャル層7を形成する。
なお、導電型不純物は、エピタキシャル層7を形成した後に、イオン注入法により注入してもよい。
次に、図3C(j)に示すように、キャップ膜20を除去した後、ゲート電極4の上面に第1のシリサイド層11、エピタキシャル層7の上面の露出部分に第2のシリサイド層12を形成することにより、図1に示した半導体装置1を得る。
ここで、キャップ膜20は、例えば、リン酸を用いたウェットエッチングにより除去される。また、第1および第2のシリサイド層11、12は、フッ酸処理によりゲート電極4およびエピタキシャル層7の上面の露出部分の自然酸化膜を除去した後に、それらの上面の露出部分を覆うようにNi等からなる金属膜をスパッタリングにより堆積させ、RTAを行って金属膜とゲート電極4ならびにエピタキシャル層7をシリサイド化反応させることにより形成される。また、金属膜の未反応部分は、硫酸と過酸化水素水の混合溶液でエッチングして除去する。
(第1の実施の形態の効果)
本発明の第1の実施の形態に係る半導体装置1によれば、チャネル領域13に歪みを与えるエクステンション層8と、エクステンション層8よりも内部の電気抵抗が小さい、またはエクステンション層8よりもシリサイドとの界面における電気抵抗が小さいエピタキシャル層7を用いることにより、チャネル領域13におけるキャリア移動度を向上させ、且つエピタキシャル層7の内部(ソース・ドレイン領域)における電気抵抗、またはエピタキシャル層7と第2のシリサイド層12の界面における電気抵抗を小さくすることができる。
また、エピタキシャル層7およびエクステンション層8をエレベーテッド構造とすることにより、ソース・ドレイン領域およびソース・ドレイン・エクステンション領域の電気抵抗を下げることができる。また、エクステンション層8をエレベーテッド構造とすることにより、チャネル領域13に与える歪みを大きくし、チャネル領域13におけるキャリア移動度をより向上させることができる。
〔第2の実施の形態〕
本発明の第2の実施の形態は、ソース・ドレイン領域にエピタキシャル結晶を用いずに、半導体基板2の表面に導電型不純物を注入してソース・ドレイン領域を形成する点において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、簡単のために説明を省略する。
(半導体装置の構成)
図4は、本発明の第2の実施の形態に係る半導体装置の断面図である。本実施の形態に係る半導体装置14は、ソース・ドレイン領域として働く不純物拡散領域15と、ゲート側壁6およびエクステンション層8の側面を覆うように形成された追加側壁16を有する。また、第2のシリサイド層12は、不純物拡散領域15の上面に形成される。
不純物拡散領域15は、イオン注入法等により、半導体基板2に導電型不純物を注入することにより形成され、内部の電気抵抗がエクステンション層8よりも小さい性質と、シリサイドとの界面における電気抵抗がエクステンション層8よりも小さい性質との少なくともいずれか一方を有する。不純物拡散領域15に注入される導電型不純物には、エクステンション層8に含まれるものと同じ、または同じ導電型の不純物イオンが用いられる。
追加側壁16の材料としては、ゲート側壁6と同様のものを用いることができる。また、追加絶縁膜16は、ゲート側壁6と同一の材料により、一体に形成されてもよい。
(半導体装置の製造)
図5(a)〜(d)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図5(a)に示すように、第1の実施の形態において図3A(a)〜図3B(h)に示した溝22を形成するまでの工程を行う。
次に、図5(b)に示すように、イオン注入法により、半導体基板2の溝22により露出した表面に導電型不純物を注入し、不純物拡散領域15を形成する。このとき、導電型不純物の注入は、半導体基板2の表面に垂直な方向から所定の角度をもって行い、不純物拡散領域15がエクステンション層8に接するようにする。その後、RTA(Rapid Thermal Annealing)等の熱処理を行い、注入した導電型不純物を活性化させる。
なお、不純物拡散領域15は、固相拡散法等のイオン注入法以外の方法を用いて形成してもよい。
次に、図5(c)に示すように、キャップ膜20を除去した後、ゲート側壁6およびエクステンション層8の側面を覆うように追加側壁16を形成する。ここで、追加側壁16は、SiO等の追加側壁16の材料膜をゲート側壁6およびエクステンション層8の側面を覆うように堆積させた後、RIE法により追加側壁16の材料膜をエッチング加工することにより形成される。
なお、ゲート側壁6を除去した後に、ゲート側壁6と追加側壁16に相当する絶縁膜を一体に形成してもよい。
次に、図5(d)に示すように、ゲート電極4の上面に第1のシリサイド層11、不純物拡散領域15の上面の追加側壁16に覆われていない露出部分に第2のシリサイド層12を形成することにより、図4に示した半導体装置14を得る。
なお、このとき、追加側壁16がエクステンション層8の側面に形成されていることにより、第2のシリサイド層12をエクステンション層8に接触しないように形成することができる。
(第2の実施の形態の効果)
本発明の第2の実施の形態に係る半導体装置14によれば、不純物拡散領域15をソース・ドレイン領域として用いて、第1の実施の形態に係る半導体装置1と同様の効果を得ることができる。
〔第3の実施の形態〕
本発明の第3の実施の形態は、エクステンション層8をエレベーテッド構造にしない点において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、簡単のために説明を省略する。
(半導体装置の構成)
図6は、本発明の第3の実施の形態に係る半導体装置の断面図である。エクステンション層8の上面の高さは、ゲート絶縁膜3と半導体基板2の界面の高さとほぼ同じ位置にある。
エクステンション層8は、第1の実施の形態において図3B(e)に示したエクステンション層8を形成する工程において、上面の高さがゲート絶縁膜3と半導体基板2の界面の高さとほぼ同じ位置になるまで結晶をエピタキシャル成長させることにより形成される。
(第3の実施の形態の効果)
本発明の第3の実施の形態に係る半導体装置17によれば、第1の実施の形態に係る半導体装置1と異なる構造のエクステンション層8を有し、第1の実施の形態に係る半導体装置1と同様の効果を得ることができる。
〔第4の実施の形態〕
本発明の第4の実施の形態は、エクステンション層8をエレベーテッド構造にしない点において第2の実施の形態と異なる。なお、第2の実施の形態と同様の点については、簡単のために説明を省略する。
(半導体装置の構成)
図7は、本発明の第4の実施の形態に係る半導体装置の断面図である。エクステンション層8の上面の高さは、ゲート絶縁膜3と半導体基板2の界面の高さとほぼ同じ位置にある。
エクステンション層8は、上面の高さがゲート絶縁膜3と半導体基板2の界面の高さとほぼ同じ位置になるまで結晶をエピタキシャル成長させることにより形成される。
(第4の実施の形態の効果)
本発明の第4の実施の形態に係る半導体装置18によれば、第2の実施の形態に係る半導体装置14と異なる構造のエクステンション層8を有し、第2の実施の形態に係る半導体装置14と同様の効果を得ることができる。
図8は、本実施の形態に係る半導体装置18におけるチャネル領域13に加わるチャネル方向の応力と、エクステンション層8のチャネル方向の幅との関係のシミュレーション結果を表したグラフである。
本シミュレーションにおいては、半導体基板2をSi基板、エクステンション層8をC濃度2%のSiC結晶、ゲート電極4のゲート長を20nm、エクステンション層8の深さ方向の厚さを20nm、として計算を行った。また、チャネル領域13における応力の計算点は、ゲート長の中心の、ゲート絶縁膜3と半導体基板2の界面の位置から2nmの深さにある点とした。この様な構成において、エクステンション層8のチャネル方向の幅を変えながら、チャネル領域13内の計算点に印加される応力を計算した。
図8中の縦軸は計算点に印加される応力を示す。ここで、負のは、引張応力が加えられていることを示している。また、横軸はエクステンション層8のチャネル方向の幅を示す。また、図中のマーク“○”は、本実施の形態に係る半導体装置18に対する計算値である。
なお、図中のマーク“●”は、図2(b)に示した比較例としての半導体装置101に対する計算値である。計算の条件は、本実施の形態に係る半導体装置18に対する計算の条件と同様である。
図8に示されるシミュレーション結果から、本実施の形態に係る半導体装置18は、チャネル領域113に歪みを与えるエピタキシャル結晶107がソース・ドレイン領域の大部分を占める比較例としての半導体装置101には及ばないものの、チャネル領域13に十分な歪みを与えるだけの応力を加えられることが確認された。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、エピタキシャル層7は、エレベーテッド構造を有さず、上面の高さがゲート絶縁膜3と半導体基板2の界面の高さとほぼ同じ位置であってもよい。また、上記各実施の形態においては、半導体基板としてバルク基板を用いて説明したが、実際はこれに限定されず、例えばSOI(Silicon on Insulator)基板等を用いることもできる。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
本発明の第1の実施の形態に係る半導体装置の断面図。 (a)、(b)は、本発明の第1の実施の形態に係る半導体装置、および比較例としての半導体装置の部分断面図。 (a)〜(d)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。 (e)〜(h)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。 (i)〜(j)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第2の実施の形態に係る半導体装置の断面図。 (a)〜(d)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第3の実施の形態に係る半導体装置の断面図。 本発明の第4の実施の形態に係る半導体装置の断面図。 本発明の第4の実施の形態に係る半導体装置のチャネル領域に加わるチャネル方向の応力と、ゲート側壁の幅との関係のシミュレーション結果を表したグラフ。
符号の説明
1、14、17、18 半導体装置。 2 半導体基板。 3 ゲート絶縁膜。 4 ゲート電極。 6 ゲート側壁。 7 エピタキシャル層。 8 エクステンション層。 11 第1のシリサイド層。 12 第2のシリサイド層。 13 チャネル領域。 15 不純物拡散領域。 21、22 溝。

Claims (5)

  1. 半導体基板と、
    前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記半導体基板の前記ゲート電極の下方に形成されたチャネル領域と、
    前記チャネル領域の両側に形成され、前記チャネル領域に歪みを与える第1の結晶を含むソース・ドレイン・エクステンション領域と、
    前記ソース・ドレイン・エクステンション領域に隣接した前記チャネル領域と反対側の領域に形成され、内部の電気抵抗が前記第1の結晶よりも小さい性質と、シリサイドとの界面における電気抵抗が前記第1の結晶よりも小さい性質との少なくともいずれか一方を有する第2の結晶を含むソース・ドレイン領域と、
    を含むことを特徴とする半導体装置。
  2. 前記第2の結晶上にシリサイド層が形成され、
    前記第2の結晶は、前記第1の結晶および前記シリサイド層に接することを特徴とする請求項1に記載の半導体装置。
  3. 前記第2の結晶は、前記半導体基板上に形成されたエピタキシャル結晶、または前記半導体基板を構成する結晶であることを特徴とする請求項1または2のいずれか一方に記載の半導体装置。
  4. 前記第1の結晶はSiC結晶であり、前記第2の結晶は前記第1の結晶よりもC濃度の低いSiC結晶、またはSi結晶であることを特徴とする請求項1から3のいずれか1つに記載の半導体装置。
  5. 前記第2の結晶中のC濃度は、1原子%未満であることを特徴とする請求項4に記載の半導体装置。
JP2007230017A 2007-09-05 2007-09-05 半導体装置 Pending JP2009064875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007230017A JP2009064875A (ja) 2007-09-05 2007-09-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007230017A JP2009064875A (ja) 2007-09-05 2007-09-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2009064875A true JP2009064875A (ja) 2009-03-26

Family

ID=40559224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007230017A Pending JP2009064875A (ja) 2007-09-05 2007-09-05 半導体装置

Country Status (1)

Country Link
JP (1) JP2009064875A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088021A (ja) * 2007-09-27 2009-04-23 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP2010245233A (ja) * 2009-04-03 2010-10-28 Toshiba Corp 半導体装置およびその製造方法
JP2011003788A (ja) * 2009-06-19 2011-01-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013514673A (ja) * 2009-12-17 2013-04-25 アプライド マテリアルズ インコーポレイテッド Nmosエピ層の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088021A (ja) * 2007-09-27 2009-04-23 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP2010245233A (ja) * 2009-04-03 2010-10-28 Toshiba Corp 半導体装置およびその製造方法
JP2011003788A (ja) * 2009-06-19 2011-01-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013514673A (ja) * 2009-12-17 2013-04-25 アプライド マテリアルズ インコーポレイテッド Nmosエピ層の形成方法
US8999798B2 (en) 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers

Similar Documents

Publication Publication Date Title
JP5173582B2 (ja) 半導体装置
US7154118B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
JP5326274B2 (ja) 半導体装置および半導体装置の製造方法
US8395215B2 (en) Germanium field effect transistors and fabrication thereof
US7910445B2 (en) Semiconductor device and method of fabricating the same
JP2008235568A (ja) 半導体装置およびその製造方法
JP4664950B2 (ja) 半導体装置
US8841191B2 (en) Semiconductor device and method of manufacturing same
JP2009032955A (ja) 半導体装置、およびその製造方法
JP2008277416A (ja) 半導体装置
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
JP2009182297A (ja) 半導体装置、およびその製造方法
JP2007281038A (ja) 半導体装置
JP2009105163A (ja) 半導体装置
JP2009182264A (ja) 半導体装置およびその製造方法
JP2009064875A (ja) 半導体装置
JP4829591B2 (ja) 半導体装置及びその製造方法
JP2010080674A (ja) 半導体装置、およびその製造方法
JP2010245233A (ja) 半導体装置およびその製造方法
JP4951950B2 (ja) 半導体装置およびその製造方法
JP5717706B2 (ja) 半導体装置及びその製造方法
JP2008171999A (ja) 半導体装置およびその製造方法
JP2010010382A (ja) 半導体装置およびその製造方法
JP2009176876A (ja) 半導体装置
TWI521565B (zh) 金氧半導體元件及其製造方法