TWI521565B - 金氧半導體元件及其製造方法 - Google Patents

Description

金氧半導體元件及其製造方法

本發明是有關於一種金氧半導體元件及其製造方法。

金氧半電晶體是一種廣泛使用於諸如是記憶元件、影像感測器或是顯示器等各種半導體元件的基本結構。典型的金氧半電晶體包括氧化矽介電層、閘極導電層以及濃摻摻雜源極/汲極接觸區。隨著線寬的縮減，半導體元件的尺寸縮小，典型的金氧半電晶體因為閘極寬度縮減，使得其通道長度也因而縮小。

隨著通道的縮減，在通道施加機械應力(Mechanical-stress)可以有效改變電子與電洞在通道中的移動速率，是一種可以增加電晶體的運作速率的方法。習知已有提出利用矽化鍺(SiGe)磊晶等材料做為電晶體源極/汲極接觸區的主要組成之技術。以矽化鍺做為源極/汲極接觸區的主要組成，與矽的材料特性相比較，由於鍺具有較大的原子體積，可施予通道一壓縮應力，因此以矽化鍺做為形成源極/汲極接觸區之主要材料可增加電洞的遷移率(Mobility)，進而提升元件的效能。

然而，在元件製造的過程中，矽化鍺(SiGe)磊晶成長的速率會隨著所欲形成之元件周圍環境的圖案密度不同而有差異，使得所形成的矽化鍺有厚度不一的情形(此可稱為負載效應)，因而衍生元件效能不匹配的問題。

本發明提供一種金氧半導體元件，其可以提升開啟電流，減少關閉電流，改善元件效能不匹配的情形。

本發明提供一種金氧半導體元件的製造法，其可以透過製程上的改變，提升元件的開啟電流，減少關閉電流，改善元件效能不匹配的情形。

本發明提出一種金氧半導體元件的製造方法，包括在基底中形成兩個凹槽，接著，進行第一磊晶成長製程，在各上述凹槽中形成第一半導體化合物層。之後，進行第二磊晶成長製程，第二磊晶成長製程的磊晶溫度小於攝氏700度，以在各上述第一半導體化合物層上形成一頂層。頂層包括第二半導體化合物層，第二半導體化合物層凸出於基底的表面，且第一半導體化合物層與第二半導體化合物層是由是由第一IV族元素以及第二IV族元素所構成，第二IV族元素為非矽元素，其中第二半導體化合物層中第二IV族元素的含量低於第一半導體化合物層中第二IV族元素的含量。

依照本發明一示範實施例所述，上述第二半導體化合物層與上述基底的表面的夾角小於40度。

依照本發明一示範實施例所述，上述第二半導體化合物層具有(311)晶面。

依照本發明一示範實施例所述，上述第一半導體化合物層與上述第二半導體化合物層中具有摻質，且上述第二半導體化合物層中的摻質的濃度等於或低於上述第一半導體化合物層中的摻質的濃度。

依照本發明一示範實施例所述，上述第二磊晶成長製程的磊晶溫度為攝氏650度至680度。

依照本發明一示範實施例所述，上述第一磊晶成長製程的磊晶溫度為攝氏630度至660度。

依照本發明一示範實施例所述，上述金氧半導體元件的製造方法更包括在進行上述第一磊晶成長製程之前，進行一第三磊晶成長製程，於各上述凹槽之中形成一緩衝層，上述些緩衝層包括半導體化合物層且其中的摻質的濃度等於0或低於上述第一半導體化合物層中的摻質的濃度。

依照本發明一示範實施例所述，上述第一磊晶成長製程結束於上述第一半導體化合物層的最頂端凸出於上述基底的表面50埃至100埃。

本發明還提出一種金氧半導體元件的製造方法，包括在基底中形成兩個凹槽，接著，進行第一磊晶成長製程，以在各上述凹槽中形成第一半導體化合物層，之後，進行第二磊晶成長製程，以在各第一半導體化合物層上形成第二半導體化合物層。第二半導體化合物層凸出於基底的表面，且第一半導體化合物層與第二半導體化合物層是由是由第一IV族元素以及第二IV族元素所構成，第二IV族元素為非矽元素，其中第二半導體化合物層中第二IV族元素的含量低於第一半導體化合物層中第二IV族元素的含量。上述第二磊晶成長製程包括第一成長階段以及第二成長階段。第二成長階段的成長速率低於第一成長階段的成長速率。

依照本發明一示範實施例所述，上述第二磊晶成長製程的成長速率小於80埃/100秒。

依照本發明一示範實施例所述，上述第二磊晶成長製程上述第一成長階段的成長速率是上述第二成長階段的成長速率的至少兩倍。

依照本發明一示範實施例所述，上述第二半導體化合物層與上述基底的表面的夾角小於40度。

依照本發明一示範實施例所述，第二半導體化合物層具有(311)晶面。

依照本發明一示範實施例所述，第一半導體化合物層與上述第二半導體化合物層中具有摻質，且上述第二半導體化合物層中的摻質的濃度等於或低於上述第一半導體化合物層中的摻質的濃度。

依照本發明一示範實施例所述，上述金氧半導體元件的製造方法更包括在進行上述第一磊晶成長製程之前，進行一第三磊晶成長製程，於各上述凹槽之中形成一緩衝層，上述些緩衝層包括半導體化合物層且其中的摻質的濃度等於0或低於上述第一半導體化合物層中的摻質的濃度。

依照本發明一示範實施例所述，上述第一磊晶成長製程結束於上述第一半導體化合物層的最頂端凸出於上述基底的表面50埃至100埃。

本發明又提出一種金氧半導體元件，包括基底、第一半導體化合物層以及頂層。基底中具有兩凹槽。第一半導體化合物層位於凹槽之中。頂層包括第二半導體化合物層，位於第一半導體化合物層上，凸出於基底的表面，且第二半導體化合物層與基底的表面的夾角小於40度。

依照本發明一示範實施例所述，上述第二半導體化合物層具有(311)晶面。

依照本發明一示範實施例所述，上述第一半導體化合物層與上述第二半導體化合物層中具有摻質，且上述第二半導體化合物層中的摻質的濃度等於或低於上述第一半導體化合物層中的摻質的濃度。

依照本發明一示範實施例所述，上述金氧半導體元件，更包括一緩衝層，位於各上述凹槽之中，介於上述基底與上述第一半導體化合物層之間，上述些緩衝層包括半導體化合物層且其中的摻質的濃度等於0或低於上述第一半導體化合物層中的摻質的濃度。

依照本發明一示範實施例所述，上述第一半導體化合物層的最頂端凸出於上述基底的表面50埃至100埃。

依照本發明一示範實施例所述，上述頂層的厚度是上述第一半導體化合物層的厚度的1/X至1/Y。

基於上述，本發明之金氧半導體元件，其可以提升開啟電流，減少關閉電流，改善元件效能不匹配的情形。此外，本發明之金氧半導體元件的製造法，可以透過製程上的改變，提升元件的開啟電流，減少關閉電流，改善元件效能不匹配的情形。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1至圖7是依照本發明實施例所繪示之一種金氧半導體元件的製造流程的剖面示意圖。

請參照圖1，在基底10中形成隔離結構12，以定義出第一主動區14a與第二主動區14b。基底10材料包括半導體，例如是矽。隔離結構12的材料包括絕緣材料。絕緣材料例如是氧化矽。隔離結構12的形成方法例如是淺溝渠隔離結構法。

接著，在基底10的第一與第二主動區14b上分別形成堆疊結構16。堆疊結構16包括絕緣層18、導體層20以及硬罩幕層22。在一實施例中，堆疊結構16的寬度例如是24nm。絕緣層18的材料包括介電層、高介電常數(K值大於4)材料或是阻障層，或其組合。介電層的材料例如是氧化矽。高介電常數材料例如是氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、鋁酸鑭(lanthanum aluminum oxide，LaAlO)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化鋯(zirconium oxide，ZrO₂)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、或鋯酸鉿(hafnium zirconium oxide，HfZrO)。阻障層例如是鈦、鉭、氮化鈦或氮化鉭，或其組合。導體層20的材料例如是單晶矽、未摻雜多晶矽、摻雜多晶矽、非晶矽、矽鍺材料或其組合，厚度例如是650埃。硬罩幕層22的材料例如是氧化矽、氮化矽、碳化矽或氮氧化矽，厚度例如是數百埃。堆疊結構16的形成方法可以先形成絕緣材料層、導體材料層以及硬罩幕材料層，之後，再透過微影蝕刻製程圖案化。

接著，在各堆疊結構16的側壁分別形成第一間隙壁24。第一間隙壁24的材質例如是氮化矽。之後，分別進行離子植入製程，分別在第一主動區14a與第二主動區14b中形成淡摻雜汲極區25a與成淡摻雜汲極區25b。在一實施例中，第一主動區14a上預定形成PMOS元件，第二主動區14b上預定形成NMOS，淡摻雜汲極區25a中的摻質為P型，淡摻雜汲極區25b的摻質為N型。在另一實施例中，第一主動區14a上預定形成NMOS元件，第二主動區14b上預定形成PMOS，淡摻雜汲極區25a中的摻質為N型，淡摻雜汲極區25b的摻質為P型。摻質為P型例如為硼或二氟化硼；N型摻質例如為磷或是砷。

然後，在基底10上形成阻擋層26。阻擋層26的材質例如是氮化矽。之後，在第一主動區14a上形成罩幕層28。罩幕層28之材料例如是光阻。之後進行微影製程。

其後，請參照圖2，以罩幕層28為蝕刻罩幕，進行非等向性蝕刻製程，移除部分的阻擋層26，以在第一主動區14a上的堆疊閘16的側壁形成第二間隙壁30a。

之後，利用乾式蝕刻或濕式蝕刻或兩者的組合移除第一主動區14a部分基底10，以在第二間隙壁30a兩側的基底10中形成兩個凹槽32。在一實施例中，凹槽32的深度例如是數百埃。凹槽32的形狀可以呈鑽石狀或是方形，並無特別的限制。

然後，請參照圖3，將罩幕層28移除，裸露出留在第二主動區14b上的阻擋層26。接著，於個凹槽32中形成半導體化合物層33。半導體化合物層33的形成方法包括進行第一磊晶成長製程，以在各凹槽32中形成第一半導體化合物層34，之後，進行第二磊晶成長製程，以在各第一半導體化合物層34上形成頂層36。頂層36包括第二半導體化合物層。第二半導體化合物層凸出於基底10的表面。在第一磊晶成長製程之前，可選擇性地進行一氫氛圍下的熱退火。

此處所述的第一與第二半導體化合物例如是IV-IV族半導體化合物。IV-IV族半導體化合物可以是由第一IV族元素以及第二IV族元素所構成。第一IV族元素例如是矽；第二IV族元素為非矽元素，例如是鍺或是碳。亦即，IV-IV族半導體化合物例如是矽化鍺(SiGe)或是碳化矽(SiC)。在PMOS元件中，第一半導體化合物層34與第二半導體化合物層的材料為矽化鍺；在NMOS元件中，第一半導體化合物層34與第二半導體化合物層的材料為碳化矽。

第二半導體化合物層中的第二IV族元素的含量(含鍺量或含碳量)低於該第一半導體化合物層中第二IV族元素的含量(含鍺量或含碳量)。第一半導體化合物層34與頂層36中的第二半導體化合物層中具有摻質，且頂層36的第二半導體化合物層中的摻質的濃度等於或低於第一半導體化合物層34中的摻質的濃度。在PMOS元件中，第一半導體化合物層34與第二半導體化合物層中的摻質為P型，例如為硼或二氟化硼；在NMOS元件中，第一半導體化合物層34與第二半導體化合物層的摻質為N型，例如為磷或是砷。

在一實施例中，半導體化合物為矽化鍺。磊晶成長製程的反應氣體包括矽源以及鍺源。第一磊晶成長製程與第二磊晶成長製程的磊晶溫度小於攝氏700度。由於第一磊晶成長製程與第二磊晶成長製程的磊晶溫度相當低，因此，可以減緩第一半導體化合物層34與第二半導體化合物層的摻質向外擴散的情形。

在一實施例中，第二磊晶成長製程的磊晶溫度為攝氏650度至680度，第一磊晶成長製程的磊晶溫度為攝氏630度至660度。換言之，第二磊晶成長製程的磊晶溫度略高於第一磊晶成長製程的溫度約攝氏十度至數十度，但第二磊晶成長製程的磊晶溫度低於攝氏700度。

請參照圖8，用於形成頂層36的第二磊晶成長製程包括第一成長階段100與第二成長階段200。第一成長階段100的成長速率較快，第二成長階段200的成長速率較慢。第一成長階段100的成長速率例如約為80埃/100秒。第二成長階段200的成長速率例如是小於80埃/100秒，例如約38-40埃/100秒。第一成長階段100的成長速率是第二成長階段200的成長速率的至少兩倍。在進行第一成長階段100時，頂層36以較高的速率成長，當頂層36的厚度達到一定之後，將會進行第二成長階段200，而以較低的速率成長。因此，若是晶圓上有第一區與第二區，其中第一區成長半導體化合物的速率較快，第二區成長半導體化合物的速率較慢，當晶圓上成長速率較快的第一區的半導體化合物進行第一階段成長且成長達到一定的厚度之後，將會進行第二成長階段，以較低的速率成長；而在第一區的半導體化合物以較低速進行第二成長階段時，晶圓上成長半導體化合物速率較慢的第二區，仍在進行速率較快的第一成長階段。當第二區的頂層36的厚度達到一定之後，在進行第二成長階段時，由於第二成長階段的成長速率低，因此，第一區在第二成長階段所形成的半導體化合物的厚度相當薄，與第二區所成長的半導體化合物的厚度差異不大。因此，本發明可以減緩第一區與第二區的負載效應，使得元件效能不匹配的情形改善。經實驗證明元件效能不匹配的情形可改善6%以上。

在第一磊晶成長製程結束時，所形成的第一半導體化合物層34的最頂端凸出於基底10的表面50埃至100埃。在第二磊晶成長製程結束時，所形成的頂層36的第二半導體化合物層達數十埃至數百埃。

在一實施例中，半導體化合物為矽化鍺，頂層36中的第二半導體化合物層與基底10的表面的夾角小於40度，例如約為25度，頂層36中側邊的第二半導體化合物層例如是具有(311)晶面，頂層36中上表面的第二半導體化合物層例如是具有(100)晶面。

在另一實施例中，半導體化合物層33的形成方法還包括在進行第一磊晶成長製程之前，進行第三磊晶成長製程，以於各凹槽32之中形成緩衝層38。此緩衝層38包括第三半導體化合物層且其中的摻質的濃度等於0或低於第一半導體化合物層34中的摻質的濃度。在PMOS元件中，緩衝層38中的摻質為P型，例如為硼或二氟化硼；在NMOS元件中，緩衝層38中的摻質為N型，例如為磷或是砷。

在40奈米製程的PMOS元件中，第一半導體化合物層34、第二半導體化合物層36以及緩衝層38的半導體化合物層為矽化鍺，緩衝層38的半導體化合物層中的含鍺量例如是22-25%；第一半導體化合物層34中的含鍺量例如是28%；頂層36的第二半導體化合物層中的含鍺量例如是8%。緩衝層38的半導體化合物層中的硼摻雜量例如是0%；第一半導體化合物層34中的硼摻雜量例如是2×10²⁰/cm²；頂層36的第二半導體化合物層中的硼摻雜量例如是7×10¹⁹至2×10²⁰/cm²。經實驗證明，本發明可以提升開啟電流Ion 2%，減少關閉電流Ioff，元件效能不匹配的情形可改善6%以上。上述第一半導體化合物層34、頂層(第二半導體化合物層)36以及緩衝層38可以在相同的反應室中進行磊晶成長製程，藉由調整反應氣體中矽源以及鍺源之反應氣體之間的比例(或是矽源以及碳源之反應氣體之間的比例)來形成含鍺量(含碳量)不同的矽化鍺(碳化矽)，並在進行磊晶成長的過程中進行臨場摻雜。

之後，請參照圖4，在第一主動區14a上形成另一罩幕層39。其後，非等向性蝕刻第二主動區14b上的阻擋層26，以在第二主動區14b上形成第二間隙壁30b。

之後，請參照圖5，移除罩幕層39，再於基底10上形成間隙壁材料層40以及間隙壁材料層42。間隙壁材料層40的材料與間隙壁材料層42的材料不同。在一實施例中，間隙壁材料層40的材料例如是氧化矽，間隙壁材料層42的材料例如是氮化矽。

其後，請參照圖6，非等向性蝕刻間隙壁材料層40與間隙壁材料層42，以分別形成第三間隙壁44與第四間隙壁46。之後，分別進行離子植入製程，以將摻質分別植入於第一主動區14a的半導體化合物層33之中以及第二主動區14b的基底10之中，以分別形成源極與汲極區50a以及源極與汲極區50b。在一實施例中，第一主動區14a上預定形成PMOS元件，第二主動區14b上預定形成NMOS，源極與汲極區50a中的摻質為P型，源極與汲極區50b的摻質為N型。在另一實施例中，第一主動區14a上預定形成NMOS元件，第二主動區14b上預定形成PMOS，源極與汲極區50a中的摻質為N型，源極與汲極區50b的摻質為P型。摻質為P型例如為硼或二氟化硼；N型摻質例如為磷或是砷。

然後，在基底10上形成金屬層52，金屬層52之材料包括耐熱金屬，例如是鎳、鈦、鎢、鈷、鉑或是鈀。

其後，請參照圖7，進行加熱製程，使金屬層52與基底10中的矽反應形成矽化金屬層54。矽化金屬層54之材料例如是矽化鎳、矽化鈦、矽化鎢、矽化鈷、矽化鉑或矽化鈀。

綜上所述，本發明透過磊晶溫度相當低的第一磊晶成長製程與第二磊晶成長製程來成長源極與汲極區的半導體化合物，可以減緩所形成之第一半導體化合物層與第二半導體化合物層中摻質向外擴散的情形。而且透過此製程所形成之第二半導體化合物層，其與基底的表面的夾角小於40度，可以提升金氧半導體元件的開啟電流，減少關閉電流，改善元件效能不匹配的情形。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．基底

12．．．隔離結構

14a、14b．．．主動區

16．．．堆疊結構

18．．．絕緣層

20．．．導體層

22．．．硬罩幕層

24、30a、30b、44、46．．．間隙壁

25a、25b．．．淡摻雜汲極區

26．．．阻擋層

28、39．．．罩幕層

32．．．凹槽

34．．．半導體化合物層

36．．．頂層

38．．．緩衝層

40、42．．．間隙壁材料層

50a、50b．．．源極與汲極區

52．．．金屬層

54．．．矽化金屬層

(100)、(311)．．．晶面

θ．．．角度

圖1至圖7是依照本發明實施例所繪示之一種金氧半導體元件的製造流程的剖面示意圖。

圖8是依照本發明實施例形成頂層之第二磊晶成長製程。

10．．．基底

12．．．隔離結構

14a、14b．．．主動區

16．．．堆疊結構

18．．．絕緣層

20．．．導體層

22．．．硬罩幕層

24、30a、30b、44、46．．．間隙壁

25a、25b．．．淡摻雜汲極區

32．．．凹槽

34．．．半導體化合物層

36．．．頂層

38．．．緩衝層

50a、50b．．．源極與汲極區

54．．．矽化金屬層

(100)、(311)．．．晶面

θ．．．角度

Claims (19)

1. 一種金氧半導體元件的製造方法，包括：在一基底中形成兩個凹槽；進行一第一磊晶成長製程，在各該凹槽中形成一第一半導體化合物層；以及進行一第二磊晶成長製程，該第二磊晶成長製程的磊晶溫度小於攝氏700度，以在各該第一半導體化合物層上形成一頂層，該頂層包括一第二半導體化合物層，該第二半導體化合物層凸出於該基底的表面，且該第一半導體化合物層與該第二半導體化合物層是由是由第一IV族元素以及第二IV族元素所構成，該第二IV族元素為非矽元素，其中該第二半導體化合物層中該第二IV族元素的含量低於該第一半導體化合物層中該第二IV族元素的含量，且該第二半導體化合物層的頂表面與該基底的表面的夾角小於40度。
2. 如申請專利範圍第1項所述之金氧半導體元件的製造方法，其中該第二半導體化合物層具有(311)晶面。
3. 如申請專利範圍第1項所述之金氧半導體元件的製造方法，其中該第一半導體化合物層與該第二半導體化合物層中具有摻質，且該第二半導體化合物層中的摻質的濃度等於或低於該第一半導體化合物層中的摻質的濃度。
4. 如申請專利範圍第1項所述之金氧半導體元件的製造方法，其中該第二磊晶成長製程的磊晶溫度為攝氏650度至680度。
5. 如申請專利範圍第4項所述之金氧半導體元件的製造方法，其中該第一磊晶成長製程的磊晶溫度為攝氏630度至660度。
6. 如申請專利範圍第1項所述之金氧半導體元件的製造方法，更包括在進行該第一磊晶成長製程之前，進行一第三磊晶成長製程，於各該凹槽之中形成一緩衝層，該些緩衝層包括半導體化合物層且其中的摻質的濃度等於0或低於該第一半導體化合物層中的摻質的濃度。
7. 如申請專利範圍第1項所述之金氧半導體元件的製造方法，其中該第一磊晶成長製程結束於該第一半導體化合物層的最頂端凸出於該基底的表面50埃至100埃。
8. 一種金氧半導體元件的製造方法，包括：在一基底中形成兩個凹槽；進行一第一磊晶成長製程，在各該凹槽中形成一第一半導體化合物層；以及進行一第二磊晶成長製程，以在各該第一半導體化合物層上形成一第二半導體化合物層，該第二半導體化合物層凸出於該基底的表面，且該第一半導體化合物層與該第二半導體化合物層是由是由第一IV族元素以及第二IV族元素所構成，該第二IV族元素為非矽元素，其中該第二半導體化合物層中該第二IV族元素的含量低於該第一半導體化合物層中該第二IV族元素的含量，且該第二半導體化合物層的頂表面與該基底的表面的夾角小於40度，其中該第二磊晶成長製程包括： 一第一成長階段；以及一第二成長階段，其中該第二成長階段的成長速率低於該第一成長階段的成長速率。
9. 如申請專利範圍第8項所述之金氧半導體元件的製造方法，其中該第二磊晶成長製程的成長速率小於80埃/100秒。
10. 如申請專利範圍第8項所述之金氧半導體元件的製造方法，其中該第一磊晶成長階段的成長速率是該第二成長階段的成長速率的至少兩倍。
11. 如申請專利範圍第8項所述之金氧半導體元件的製造方法，其中該第二半導體化合物層具有(311)晶面。
12. 如申請專利範圍第8項所述之金氧半導體元件的製造方法，其中該第一半導體化合物層與該第二半導體化合物層中具有摻質，且該第二半導體化合物層中的摻質的濃度等於或低於該第一半導體化合物層中的摻質的濃度。
13. 如申請專利範圍第8項所述之金氧半導體元件的製造方法，更包括在進行該第一磊晶成長製程之前，進行一第三磊晶成長製程，於各該凹槽之中形成一緩衝層，該些緩衝層包括半導體化合物層且其中的摻質的濃度等於0或低於該第一半導體化合物層中的摻質的濃度。
14. 如申請專利範圍第8項所述之金氧半導體元件的製造方法，其中該第一磊晶成長製程結束於該第一半導體化合物層的最頂端凸出於該基底的表面50埃至100埃。
15. 一種金氧半導體元件，包括： 一基底，該基底中具有兩凹槽；一第一半導體化合物層位於各該凹槽之中；以及一頂層，包括一第二半導體化合物層，位於該第一半導體化合物層上，凸出於該基底的表面，且該第二半導體化合物層的頂表面與該基底的表面的夾角小於40度。
16. 如申請專利範圍第15項所述之金氧半導體元件，其中該第二半導體化合物層具有(311)晶面。
17. 如申請專利範圍第15項所述之金氧半導體元件，其中該第一半導體化合物層與該第二半導體化合物層中具有摻質，且該第二半導體化合物層中的摻質的濃度等於或低於該第一半導體化合物層中的摻質的濃度。
18. 如申請專利範圍第15項所述之金氧半導體元件，更包括一緩衝層，位於各該凹槽之中，介於該基底與該第一半導體化合物層之間，該些緩衝層包括半導體化合物層且其中的摻質的濃度等於0或低於該第一半導體化合物層中的摻質的濃度。
19. 如申請專利範圍第15項所述之金氧半導體元件，其中該第一半導體化合物層的最頂端凸出於該基底的表面50埃至100埃。