CN112201691A - 锗硅源漏结构及其制造方法 - Google Patents
锗硅源漏结构及其制造方法 Download PDFInfo
- Publication number
- CN112201691A CN112201691A CN202011037590.7A CN202011037590A CN112201691A CN 112201691 A CN112201691 A CN 112201691A CN 202011037590 A CN202011037590 A CN 202011037590A CN 112201691 A CN112201691 A CN 112201691A
- Authority
- CN
- China
- Prior art keywords
- silicon
- germanium
- layer
- recess
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 138
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 230000008859 change Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 40
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 230000000877 morphologic effect Effects 0.000 claims description 7
- 238000007711 solidification Methods 0.000 claims description 4
- 230000008023 solidification Effects 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 154
- 230000006872 improvement Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000004660 morphological change Effects 0.000 description 6
- 238000012876 topography Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种锗硅源漏结构，包括：形成于半导体基体中的凹陷；在凹陷的内侧表面形成有锗硅种子层；锗硅主体层形成于锗硅种子层上并将凹陷完全填充；硅固化层形成在锗硅主体层表面，锗硅主体层和硅固化层采用不间断的外延生长形成，以实现对锗硅主体层的形貌固化，从而防止锗硅主体层顶部表面直接暴露时由高温而产生的形貌变化；在硅固化层的表面形成有盖帽层。本发明还公开了一种锗硅源漏的制造方法。本发明能使锗硅主体层的形貌得到很好的控制，能提高器件的性能。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种锗硅源漏结构。本发明还涉及一种锗硅源漏的制造方法。
背景技术
随着集成电路的发展，场效应尺寸越来越小，半导体制造中引入了应力技术来改变沟道中的晶格结构，从而提高沟道中的载流子的迁移率；从现有的研究来看在沟道上施加拉应力能提高电子的迁移率，而施加压应力则能提高空穴的迁移率。嵌入式SiGe技术被广泛应用以提高PMOS的的性能，嵌入式SiGe技术通过在PMOS在源区和漏区嵌入SiGe材料，能够向沟道区施加压应力，使得PMOS的性能得到显著的提升。
在现有嵌入式锗硅工艺中，由于外延生长主体层锗浓度越高，转换生长盖帽层的过渡中就越容易变形，导致形貌难控制，应力容易释放，影响器件性能。
如图1A至图1E所示，是现有锗硅源漏的制造方法各步骤中的器件结构图。现有锗硅源漏的制造方法包括如下步骤：
步骤一、如图1A所示，提供半导体基体101。
现有方法中，所述半导体基体101为硅基体。
如图1B所示，在所述半导体基体101的选定区域中进行刻蚀形成凹陷102。
所述凹陷102的剖面结构为U型或者为∑形状。
所述凹陷102为对所述半导体基体101的(100)面进行刻蚀形成；
步骤二、如图1C所示，在所述凹陷102结构的内侧表面外延生长锗硅种子层103。
步骤三、如图1D所示，进行外延生长在所述锗硅种子层103上形成将所述凹陷102完全填充的锗硅主体层104。
所述锗硅主体层104的顶部表面突出到所述凹陷102的顶部表面之上。
步骤四、如图1E所示，在所述锗硅主体层104的表面形成盖帽层105。
所述盖帽层105的材料为锗硅且采用外延生长工艺形成。
由于所述锗硅主体层104的锗浓度较高，而所述盖帽层105的外延生长工艺通常和所述锗硅主体层104的外延生长工艺不同，所述盖帽层105的外延生长工艺和所述锗硅主体层104的外延生长工艺之间需要进行转换，工艺转换过程中，较高锗浓度在高温如工艺转换过程中的工艺温度作用下会使所述锗硅主体层104产生形变，比较图1E和图1D所示可知，图1E中所述锗硅主体层104的顶部表面形貌和图1D的不同，图1E中的所述锗硅主体层104的形貌变化后，而所述锗硅主体层104的应力和形貌相关，最后应力会部分释放，最后会减少对沟道区产生的应力，从而降低器件的性能。
发明内容
本发明所要解决的技术问题是提供一种锗硅源漏结构，能使锗硅主体层的形貌得到很好的控制，从而能防止由于锗硅主体层的变形而产生应力释放并进而影响器件的性能，最后能提高器件的性能。为此，本发明还提供一种锗硅源漏的制造方法。
为解决上述技术问题，本发明提供的锗硅源漏结构包括：
形成于半导体基体中的凹陷。
在所述凹陷的内侧表面形成有锗硅种子层。
锗硅主体层形成于所述锗硅种子层上并将所述凹陷完全填充。
硅固化层形成在所述锗硅主体层表面，所述锗硅主体层和所述硅固化层都采用外延工艺形成，所述硅固化层是在所述锗硅主体层的外延生长完成后通过不间断的外延生长形成，以实现对所述锗硅主体层的形貌固化，从而防止所述锗硅主体层顶部表面直接暴露时产生形貌变化。
在所述硅固化层的表面形成有盖帽层。
进一步的改进是，所述半导体基体为硅基体。
进一步的改进是，所述凹陷的剖面结构为U型或者为∑形状。
进一步的改进是，所述锗硅主体层的顶部表面突出到所述凹陷的顶部表面之上。
进一步的改进是，所述凹陷为对所述半导体基体的(100)面进行刻蚀形成；突出在所述凹陷的顶部表面之上的所述锗硅主体层的侧面具有(111)面。
进一步的改进是，锗硅源漏用于形成PMOS的源区和漏区，在所述半导体基体上还形成有所述PMOS的栅极结构，所述凹陷形成在所述栅极结构两侧的所述半导体基体中。
在所述锗硅源漏中还形成有P型重掺杂的源漏注入区以组成所述源区和所述漏区，所述源漏注入区和所述栅极结构自对准。
在所述源区和所述漏区之间的所述半导体基体上形成有N型掺杂的沟道区。
进一步的改进是，所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。
进一步的改进是，所述栅介质层为二氧化硅层或者为高介电常数层；所述栅极导电材料层为多晶硅栅或者为金属栅。
进一步的改进是，所述盖帽层的材料为硅或锗硅。
为解决上述技术问题，本发明提供的锗硅源漏的制造方法包括如下步骤：
步骤一、提供半导体基体，在所述半导体基体的选定区域中进行刻蚀形成凹陷。
步骤二、在所述凹陷结构的内侧表面外延生长锗硅种子层。
步骤三、进行外延生长在所述锗硅种子层上形成将所述凹陷完全填充的锗硅主体层，在所述锗硅主体层的外延生长的基础上继续进行不间断的外延生长形成硅固化层，利用不间断外延实现所述硅固化层对所述锗硅主体层形貌的固化，以防止所述锗硅主体层顶部表面直接暴露时由高温而产生的形貌变化。
步骤四、在所述硅固化层的表面形成盖帽层。
进一步的改进是，所述半导体基体为硅基体。
进一步的改进是，所述凹陷的剖面结构为U型或者为∑形状。
进一步的改进是，所述锗硅主体层的顶部表面突出到所述凹陷的顶部表面之上。
进一步的改进是，所述凹陷为对所述半导体基体的(100)面进行刻蚀形成；突出在所述凹陷的顶部表面之上的所述锗硅主体层的侧面具有(111)面。
进一步的改进是，锗硅源漏用于形成PMOS的源区和漏区，在所述半导体基体上还形成有所述PMOS的栅极结构，所述凹陷形成在所述栅极结构两侧的所述半导体基体中。
在所述锗硅源漏中还形成有P型重掺杂的源漏注入区以组成所述源区和所述漏区，所述源漏注入区和所述栅极结构自对准。
在所述源区和所述漏区之间的所述半导体基体上形成有N型掺杂的沟道区。
进一步的改进是，所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。
进一步的改进是，所述栅介质层为二氧化硅层或者为高介电常数层；所述栅极导电材料层为多晶硅栅或者为金属栅。
进一步的改进是，步骤四中，所述盖帽层的材料为硅或锗硅且采用外延生长工艺形成。
本发明通过设置采用不间断的连续外延生长工艺在锗硅主体层表面形成硅固化层，硅固化层能实现对锗硅主体层的形貌固化，从而防止能锗硅主体层顶部表面直接暴露时产生形貌变化，这样，在形成盖帽层后，锗硅主体层的形貌能保持为外延生长形成的形貌，这样能防止由于锗硅主体层的形貌改变而是应力被释放，所以最后能得到应力最大的锗硅主体层结构，最后能使沟道区得到最大的应力并从而能提高器件的性能。
同时，同一半导体基体上往往集成有多个锗硅源漏结构，本发明还能使同一半导体基体上各锗硅源漏的形貌均匀，最后使器件性能的均一性提高。
本发明实施例还更加有利于所述盖帽层沿(111)面的生长，从而能改善电阻的均匀性并从而改善性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1E是现有锗硅源漏的制造方法各步骤中的器件结构图；
图2是本发明实施例锗硅源漏的结构图；
图3A-图3D是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例锗硅源漏的结构图；本发明实施例锗硅源漏结构包括：
形成于半导体基体1中的凹陷2。
本发明实施例中，所述半导体基体1为硅基体。
所述凹陷2的剖面结构为U型。在其他实施例中，也能为：所述凹陷2的剖面结构为∑形状。
在所述凹陷2的内侧表面形成有锗硅种子层3。
锗硅主体层4形成于所述锗硅种子层3上并将所述凹陷2完全填充。
硅固化层5形成在所述锗硅主体层4表面，所述锗硅主体层4和所述硅固化层5都采用外延工艺形成，所述硅固化层5是在所述锗硅主体层4的外延生长完成后通过不间断的外延生长形成，以实现对所述锗硅主体层4的形貌固化，从而防止所述锗硅主体层4顶部表面直接暴露时产生形貌变化，现有未覆盖所述硅固化层5的所述锗硅主体层4的形貌容易变化主要是由于所述锗硅主体层4容易在高温如盖帽层6的外延工艺温度的作用下产生形貌变化。
在所述硅固化层5的表面形成有盖帽层6。
本发明实施例中，所述锗硅主体层4的顶部表面突出到所述凹陷2的顶部表面之上。其中，所述凹陷2的顶部表面和所述半导体基体1的顶部表面相平。
所述凹陷2为对所述半导体基体1的(100)面进行刻蚀形成；突出在所述凹陷2的顶部表面之上的所述锗硅主体层4的侧面具有(111)面。
所述盖帽层6的材料为锗硅，通常采用外延生长形成。和图1E相比，本发明实施例中图2的所述硅固化层5的表面更加有利于所述盖帽层6的外延生长，如有利于使所述盖帽层6沿(111)面生长。
锗硅源漏用于形成PMOS的源区和漏区，在所述半导体基体1上还形成有所述PMOS的栅极结构，所述凹陷2形成在所述栅极结构两侧的所述半导体基体1中。
在所述锗硅源漏中还形成有P型重掺杂的源漏注入区以组成所述源区和所述漏区，所述源漏注入区和所述栅极结构自对准。
在所述源区和所述漏区之间的所述半导体基体1上形成有N型掺杂的沟道区。被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。所述栅介质层为二氧化硅层或者为高介电常数层；所述栅极导电材料层为多晶硅栅或者为金属栅。其中，所述栅介质层为二氧化硅层即栅氧化层以及所述栅极导电材料层为多晶硅栅时，所述栅极结构为多晶硅栅极结构。
所述栅介质层为高介电常数层；所述栅极导电材料层为金属栅时，所述栅极结构为HKMG，HK表示高介电常数层，MG表示金属栅。HKMG通常需要采用栅极后形成工艺(Gatelast)实现，这时需要利用伪栅极结构，所述伪栅极结构由栅氧化层和伪多晶硅栅叠加而成，最后形成源区和漏区之后，还会形成层间膜，之后使层间膜和伪多晶硅栅的顶部表面相平并使伪多晶硅栅顶部表面暴露，之后再去除所述伪多晶硅栅和栅氧化层，之后在所述伪栅极结构去除的区域中形成HKMG。
本发明实施例通过设置采用不间断的连续外延生长工艺在锗硅主体层4表面形成硅固化层5，硅固化层5能实现对锗硅主体层4的形貌固化，从而防止能锗硅主体层4顶部表面直接暴露时产生形貌变化，这样，在形成盖帽层6后，锗硅主体层4的形貌能保持为外延生长形成的形貌，这样能防止由于锗硅主体层4的形貌改变而是应力被释放，所以最后能得到应力最大的锗硅主体层4结构，最后能使沟道区得到最大的应力并从而能提高器件的性能。
同时，同一半导体基体1上往往集成有多个锗硅源漏结构，本发明实施例还能使同一半导体基体1上各锗硅源漏的形貌均匀，最后使器件性能的均一性提高。
本发明实施例还更加有利于所述盖帽层6沿(111)面的生长，从而能改善电阻的均匀性并从而改善性能。
如图3A至图3D所示，是本发明实施例方法各步骤中的器件结构图。本发明实施例锗硅源漏的制造方法包括如下步骤：
步骤一、如图3A所示，提供半导体基体1。
本发明实施例方法中，所述半导体基体1为硅基体。
如图3B所示，在所述半导体基体1的选定区域中进行刻蚀形成凹陷2。
本发明实施例方法中，所述凹陷2的剖面结构为U型。其他实施例方法中也能为：所述凹陷2的剖面结构为∑形状。
所述凹陷2为对所述半导体基体1的(100)面进行刻蚀形成；
步骤二、如图3C所示，在所述凹陷2结构的内侧表面外延生长锗硅种子层3。
步骤三、如图3D所示，进行外延生长在所述锗硅种子层3上形成将所述凹陷2完全填充的锗硅主体层4，在所述锗硅主体层4的外延生长的基础上继续进行不间断的外延生长形成硅固化层5，利用不间断外延实现所述硅固化层5对所述锗硅主体层4形貌的固化，以防止所述锗硅主体层4顶部表面直接暴露时产生形貌变化。现有未覆盖所述硅固化层5的所述锗硅主体层4的形貌容易变化主要是由于所述锗硅主体层4容易在高温如后续盖帽层6的外延工艺温度的作用下产生形貌变化。
步骤四、如图2所示，在所述硅固化层5的表面形成盖帽层6。
所述盖帽层6的材料为锗硅且采用外延生长工艺形成。
所述锗硅主体层4的顶部表面突出到所述凹陷2的顶部表面之上。突出在所述凹陷2的顶部表面之上的所述锗硅主体层4的侧面具有(111)面。和图1E相比可知，本发明实施例方法更加有利于所述盖帽层6沿(111)面的生长，从而能改善电阻的均匀性并从而改善性能。
本发明实施例方法中，锗硅源漏用于形成PMOS的源区和漏区，在所述半导体基体1上还形成有所述PMOS的栅极结构，所述凹陷2形成在所述栅极结构两侧的所述半导体基体1中。
在所述锗硅源漏中还形成有P型重掺杂的源漏注入区以组成所述源区和所述漏区，所述源漏注入区和所述栅极结构自对准。
在所述源区和所述漏区之间的所述半导体基体1上形成有N型掺杂的沟道区。
所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。所述栅介质层为二氧化硅层或者为高介电常数层；所述栅极导电材料层为多晶硅栅或者为金属栅。
其中，所述栅介质层为二氧化硅层即栅氧化层以及所述栅极导电材料层为多晶硅栅时，所述栅极结构为多晶硅栅极结构。所述栅介质层为高介电常数层；所述栅极导电材料层为金属栅时，所述栅极结构为HKMG，
对于多晶硅栅极结构，步骤一形成所述凹陷2之前，在所述半导体衬底1的表面形成有所述多晶硅栅极结构。所述源漏注入区对应的源漏注入工艺在步骤四完成后进行并和所述多晶硅栅极结构自对准。
对于HKMG，步骤一形成所述凹陷2之前，在所述半导体衬底1的表面形成有伪栅极结构，所述伪栅极结构由栅氧化层和伪多晶硅栅叠加而成。所述源漏注入区对应的源漏注入工艺在步骤四完成后进行并和所述伪栅极结构自对准。在所述源区和所述漏区形成后，还包括形成接触刻蚀停止层(CESL)和层间膜的步骤，之后进行回刻使层间膜和伪多晶硅栅的顶部表面相平并使伪多晶硅栅顶部表面暴露，之后再去除所述伪多晶硅栅和栅氧化层，之后在所述伪栅极结构去除的区域中形成HKMG。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (18)
1.一种锗硅源漏结构，其特征在于，包括：
形成于半导体基体中的凹陷；
在所述凹陷的内侧表面形成有锗硅种子层；
锗硅主体层形成于所述锗硅种子层上并将所述凹陷完全填充；
硅固化层形成在所述锗硅主体层表面，所述锗硅主体层和所述硅固化层都采用外延工艺形成，所述硅固化层是在所述锗硅主体层的外延生长完成后通过不间断的外延生长形成，以实现对所述锗硅主体层的形貌固化，从而防止所述锗硅主体层顶部表面直接暴露时产生形貌变化；
在所述硅固化层的表面形成有盖帽层。
2.如权利要求1所述的锗硅源漏结构，其特征在于：所述半导体基体为硅基体。
3.如权利要求1所述的锗硅源漏结构，其特征在于：所述凹陷的剖面结构为U型或者为∑形状。
4.如权利要求2所述的锗硅源漏结构，其特征在于：所述锗硅主体层的顶部表面突出到所述凹陷的顶部表面之上。
5.如权利要求4所述的锗硅源漏结构，其特征在于：所述凹陷为对所述半导体基体的(100)面进行刻蚀形成；突出在所述凹陷的顶部表面之上的所述锗硅主体层的侧面具有(111)面。
6.如权利要求1所述的锗硅源漏结构，其特征在于：锗硅源漏用于形成PMOS的源区和漏区，在所述半导体基体上还形成有所述PMOS的栅极结构，所述凹陷形成在所述栅极结构两侧的所述半导体基体中；
在所述锗硅源漏中还形成有P型重掺杂的源漏注入区以组成所述源区和所述漏区，所述源漏注入区和所述栅极结构自对准；
在所述源区和所述漏区之间的所述半导体基体上形成有N型掺杂的沟道区。
7.如权利要求6所述的锗硅源漏结构，其特征在于：所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。
8.如权利要求7所述的锗硅源漏结构，其特征在于：所述栅介质层为二氧化硅层或者为高介电常数层；所述栅极导电材料层为多晶硅栅或者为金属栅。
9.如权利要求1所述的锗硅源漏结构，其特征在于：所述盖帽层的材料为硅或锗硅。
10.一种锗硅源漏的制造方法，其特征在于，包括如下步骤：
步骤一、提供半导体基体，在所述半导体基体的选定区域中进行刻蚀形成凹陷；
步骤二、在所述凹陷结构的内侧表面外延生长锗硅种子层；
步骤三、进行外延生长在所述锗硅种子层上形成将所述凹陷完全填充的锗硅主体层，在所述锗硅主体层的外延生长的基础上继续进行不间断的外延生长形成硅固化层，利用不间断外延实现所述硅固化层对所述锗硅主体层形貌的固化，以防止所述锗硅主体层顶部表面直接暴露时产生形貌变化；
步骤四、在所述硅固化层的表面形成盖帽层。
11.如权利要求10所述的锗硅源漏结构的制造方法，其特征在于：所述半导体基体为硅基体。
12.如权利要求10所述的锗硅源漏结构的制造方法，其特征在于：所述凹陷的剖面结构为U型或者为∑形状。
13.如权利要求11所述的锗硅源漏结构的制造方法，其特征在于：所述锗硅主体层的顶部表面突出到所述凹陷的顶部表面之上。
14.如权利要求13所述的锗硅源漏结构的制造方法，其特征在于：所述凹陷为对所述半导体基体的(100)面进行刻蚀形成；突出在所述凹陷的顶部表面之上的所述锗硅主体层的侧面具有(111)面。
15.如权利要求10所述的锗硅源漏结构的制造方法，其特征在于：锗硅源漏用于形成PMOS的源区和漏区，在所述半导体基体上还形成有所述PMOS的栅极结构，所述凹陷形成在所述栅极结构两侧的所述半导体基体中；
在所述锗硅源漏中还形成有P型重掺杂的源漏注入区以组成所述源区和所述漏区，所述源漏注入区和所述栅极结构自对准；
在所述源区和所述漏区之间的所述半导体基体上形成有N型掺杂的沟道区。
16.如权利要求15所述的锗硅源漏结构的制造方法，其特征在于：所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。
17.如权利要求16所述的锗硅源漏结构的制造方法，其特征在于：所述栅介质层为二氧化硅层或者为高介电常数层；所述栅极导电材料层为多晶硅栅或者为金属栅。
18.如权利要求10所述的锗硅源漏结构的制造方法，其特征在于：步骤四中，所述盖帽层的材料为硅或锗硅且采用外延生长工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011037590.7A CN112201691A (zh) | 2020-09-28 | 2020-09-28 | 锗硅源漏结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011037590.7A CN112201691A (zh) | 2020-09-28 | 2020-09-28 | 锗硅源漏结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112201691A true CN112201691A (zh) | 2021-01-08 |
Family
ID=74006999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011037590.7A Pending CN112201691A (zh) | 2020-09-28 | 2020-09-28 | 锗硅源漏结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112201691A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080199999A1 (en) * | 2007-02-21 | 2008-08-21 | Texas Instruments Incorporated | Formation of a Selective Carbon-Doped Epitaxial Cap Layer on Selective Epitaxial SiGe |
| KR20080098894A (ko) * | 2007-05-07 | 2008-11-12 | 주식회사 하이닉스반도체 | 스트레인드채널을 갖는 반도체소자 및 그 제조 방법 |
| US20090166625A1 (en) * | 2007-12-28 | 2009-07-02 | United Microelectronics Corp. | Mos device structure |
| TW201322311A (zh) * | 2011-11-25 | 2013-06-01 | United Microelectronics Corp | 金氧半導體元件及其製造方法 |
| US20140084350A1 (en) * | 2012-09-21 | 2014-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device including transistor and method of manufacturing the same |
| TW201419527A (zh) * | 2012-11-07 | 2014-05-16 | United Microelectronics Corp | 磊晶層及其製作方法 |
| CN104752216A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105261567A (zh) * | 2015-10-27 | 2016-01-20 | 上海华力微电子有限公司 | 嵌入式外延锗硅层的盖帽层的制作方法 |
| CN105448991A (zh) * | 2014-09-01 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN106449414A (zh) * | 2016-11-09 | 2017-02-22 | 上海华力微电子有限公司 | 半导体器件及其制备方法 |
| CN106783965A (zh) * | 2016-12-01 | 2017-05-31 | 上海华力微电子有限公司 | 一种锗硅源漏极及制备方法 |
| US20170330765A1 (en) * | 2016-05-12 | 2017-11-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure and fabrication method thereof |
-
2020
- 2020-09-28 CN CN202011037590.7A patent/CN112201691A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080199999A1 (en) * | 2007-02-21 | 2008-08-21 | Texas Instruments Incorporated | Formation of a Selective Carbon-Doped Epitaxial Cap Layer on Selective Epitaxial SiGe |
| KR20080098894A (ko) * | 2007-05-07 | 2008-11-12 | 주식회사 하이닉스반도체 | 스트레인드채널을 갖는 반도체소자 및 그 제조 방법 |
| US20090166625A1 (en) * | 2007-12-28 | 2009-07-02 | United Microelectronics Corp. | Mos device structure |
| TW201322311A (zh) * | 2011-11-25 | 2013-06-01 | United Microelectronics Corp | 金氧半導體元件及其製造方法 |
| US20140084350A1 (en) * | 2012-09-21 | 2014-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device including transistor and method of manufacturing the same |
| TW201419527A (zh) * | 2012-11-07 | 2014-05-16 | United Microelectronics Corp | 磊晶層及其製作方法 |
| CN104752216A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105448991A (zh) * | 2014-09-01 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105261567A (zh) * | 2015-10-27 | 2016-01-20 | 上海华力微电子有限公司 | 嵌入式外延锗硅层的盖帽层的制作方法 |
| US20170330765A1 (en) * | 2016-05-12 | 2017-11-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure and fabrication method thereof |
| CN106449414A (zh) * | 2016-11-09 | 2017-02-22 | 上海华力微电子有限公司 | 半导体器件及其制备方法 |
| CN106783965A (zh) * | 2016-12-01 | 2017-05-31 | 上海华力微电子有限公司 | 一种锗硅源漏极及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10693003B2 (en) | Integrated circuit transistor structure with high germanium concentration SiGe stressor | |
| US8912567B2 (en) | Strained channel transistor and method of fabrication thereof | |
| US9558946B2 (en) | FinFETs and methods of forming FinFETs | |
| US8658507B2 (en) | MOSFET structure and method of fabricating the same using replacement channel layer | |
| US20180175167A1 (en) | Method for making a semiconductor device with self-aligned inner spacers | |
| US20160172361A1 (en) | Methods of Forming Field Effect Transistors Having Silicon-Germanium Source/Drain Regions Therein | |
| JP5043314B2 (ja) | 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔを製造する方法 | |
| US7452761B2 (en) | Hybrid SOI-bulk semiconductor transistors | |
| US20140217519A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8062948B2 (en) | Method of fabricating transistor for semiconductor device | |
| US20130256759A1 (en) | Fin Structure for a FinFET Device | |
| US9548387B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20060081896A1 (en) | Semiconductor device and method for forming the same | |
| US20080048217A1 (en) | Semiconductor device and method of fabricating the same | |
| US7923346B2 (en) | Field effect transistor structure with an insulating layer at the junction | |
| US8957481B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US8431460B2 (en) | Method for fabricating semiconductor device | |
| US20150097197A1 (en) | Finfet with sigma cavity with multiple epitaxial material regions | |
| US10347748B2 (en) | Methods of forming source/drain regions on FinFET devices | |
| SG174038A1 (en) | Strained channel transistor structure and method | |
| US8633522B2 (en) | Semiconductor structure and method for fabricating the same | |
| WO2012027864A1 (zh) | 半导体结构及其制造方法 | |
| US11239364B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20130049124A1 (en) | Mosfet integrated circuit with improved silicide thickness uniformity and methods for its manufacture | |
| CN112201691A (zh) | 锗硅源漏结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |