JP2008078332A - ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法 - Google Patents

ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法 Download PDF

Info

Publication number
JP2008078332A
JP2008078332A JP2006254965A JP2006254965A JP2008078332A JP 2008078332 A JP2008078332 A JP 2008078332A JP 2006254965 A JP2006254965 A JP 2006254965A JP 2006254965 A JP2006254965 A JP 2006254965A JP 2008078332 A JP2008078332 A JP 2008078332A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
film
nitride semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006254965A
Other languages
English (en)
Inventor
Masakazu Kanechika
将一 兼近
Daigo Kikuta
大悟 菊田
Osamu Ishiguro
修 石黒
Tsutomu Uesugi
勉 上杉
Toru Kachi
徹 加地
Masahiro Sugimoto
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006254965A priority Critical patent/JP2008078332A/ja
Priority to EP07017796A priority patent/EP1903600A3/en
Priority to CNA2007101495957A priority patent/CN101150056A/zh
Priority to US11/902,087 priority patent/US20080090395A1/en
Publication of JP2008078332A publication Critical patent/JP2008078332A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

【課題】安定性、再現性に優れたｐ型のIII 族窒化物半導体の製造方法。
【解決手段】ｎ- −ＧａＮ層１１の表面に、フォトレジストマスク１２を形成する（図１ａ）。次に、ｎ- −ＧａＮ層１１およびフォトレジストマスク１２を覆うようにＭｇ膜１３を形成し、さらにＭｇ膜１３上にＮｉ／Ｐｔからなる金属膜１４を形成する（図１ｂ）。その後、フォトレジストマスク１２を除去すると、ｎ- −ＧａＮ層１１のｐ型化させたい部分にのみ、Ｍｇ膜１３と金属膜１４が残る（図１ｃ）。次に、アンモニア雰囲気中で９００℃、３時間、熱処理を行うと、Ｍｇがｎ- −ＧａＮ層１１中に拡散し、同時に活性化する。したがって、ｐ型領域１５が形成される（図１ｄ）。その後、王水によりＭｇ膜１３、金属膜１４を除去する（図１ｅ）。
【選択図】図１

Description

本発明は、ｐ型のIII 族窒化物半導体を選択的に製造する方法、および、ｐ型のIII 族窒化物半導体用の電極の製造方法に関するものであり、安定性、再現性に優れた製造方法である。
近年、III 族窒化物半導体は、発光素子の材料ばかりでなく、次世代パワーデバイス用半導体としても期待されている。これは、シリコンと比較して破壊電界が１桁大きいことによるものである。
高耐圧のパワーデバイスを実現するには、一般には横型よりも縦型のほうが、耐圧および大電流動作の観点から優れている。特許文献１には、そのようなIII 族窒化物半導体を用いた縦型の構造を有する半導体装置がいくつか示されている。図６はそのうち１つの構造を示した断面図である。ｐ+ −ＩｎＧａＮ層１００は、ｎ- −ＧａＮ層１０１を間に挟み、左右に分離した構造となっている。この構造を実現するには、ｐ型のIII 族窒化物半導体を選択的に形成する技術が必要となる。
ｐ型のIII 族窒化物半導体を選択的に形成する技術として、ドライエッチングによる方法が、特許文献１、非特許文献１に示されている。
特許文献１の製造方法は、まず、ｎ型のＧａＮ層上の、ｐ型のＧａＮを形成したい部分以外にＳｉＯ2 マスクを形成し、ｎ型のＧａＮ層を所定の深さまでドライエッチングする。次に、ドライエッチングした部分に、ｐ型のＧａＮをＭＯＣＶＤ法により選択的に成長させる。その後、ＳｉＯ2 マスクを除去する。
非特許文献１の製造方法は、まず、ｐ型のＧａＮをＭＯＣＶＤ法によりエピタキシャル成長させる。つぎに、ｐ型のＧａＮの一部をＳｉＯ2 マスクを用いてドライエッチングする。その後、ＳｉＯ2 マスクを除去し、ドライエッチングした領域にｎ型のＧａＮを再成長させる。もしくは、ＳｉＯ2 マスクを除去せずに、ドライエッチングした領域にｎ型のＧａＮを選択的に成長させる。
他のｐ型のIII 族窒化物半導体を選択的に形成する技術としては、イオン注入による製造方法（たとえば特許文献２）、特許文献３、非特許文献２に示された方法がある。
特許文献２による製造方法は、イオンビームによりIII 族窒化物半導体中にＭｇイオンを注入し、その後アンモニアと水素の混合ガス雰囲気中で熱処理することでｐ型化している。
特許文献３、非特許文献２には、III 族窒化物半導体層上にＭｇを形成し、熱処理することでIII 族窒化物半導体層中にＭｇを拡散させる方法が示されている。両者の違いは、特許文献３では窒素雰囲気中での熱処理、非特許文献２では真空中での熱処理によりＭｇを拡散させている点である。
特開２００４−２６０１４０ 特開２００５−１８３６６８ 特開平１１−２２４８５９ 第５３回応用物理学関係連合講演会 講演予稿集 ２４ａ−ＺＥ−１５、２４ａ−ＺＥ−１６ Y.J.Yang, J.L.Yen, F.S.Yang, C.Y.Lin:Jpn. J. Appl. Phys. 39(2000)L390-L392
しかし、特許文献１、非特許文献１の製造方法では、工程が複雑になり、再成長工程や選択成長工程が必要となるためコストが高くなるという問題がある。また、ｎ型のＧａＮを再成長させるときに、ｐ型のＧａＮがマストランスポートという現象により表面を動いてしまい、エッチングした領域（ｎ型のＧａＮを再成長させる領域）にｐ型のＧａＮが形成されてしまう。
特許文献２のようなイオン注入による製造方法では、III 族窒化物半導体層がダメージを受ける等の問題があり、いまだ確立された技術ではない。また、特許文献３、非特許文献２の製造方法は、安定した再現性のよい製造方法ではない。また、特許文献２、非特許文献２の製造方法はいずれもＭｇを活性化するために別途熱処理が必要となる。
そこで本発明の目的は、工程数が少なく、安定した再現性のよい、新たなｐ型のIII 族窒化物半導体の製造方法、および、その製造方法を応用した、ｐ型のIII 族窒化物半導体にコンタクトをとる電極の形成方法である。
第１の発明は、少なくともアンモニアを含む雰囲気中でＭｇをIII 族窒化物半導体層に熱拡散させることにより、Ｍｇを活性化してｐ型のIII 族窒化物半導体層を得ることを特徴とするｐ型のIII 族窒化物半導体の製造方法である。
第２の発明は、III 族窒化物半導体層上の所定の位置にＭｇ膜を形成する工程と、Ｍｇ膜上に次工程の熱処理温度よりも融点の高い金属の金属膜を形成する工程と、少なくともアンモニアを含む雰囲気中で熱処理する工程と、Ｍｇ膜と金属膜を除去する工程と、からなることを特徴とするｐ型のIII 族窒化物半導体の製造方法である。
本発明者らは、上記従来例に示された製造方法、つまり、真空中または窒素雰囲気中でＭｇを熱拡散させる方法、および、Ｍｇをイオン注入した後に熱処理する方法について検討したところ、ｐ型半導体を得られなかった。したがって、これら従来例の方法は安定性、再現性に乏しい製造方法であると考えられる。
そこで、本発明者らは、新たなｐ型半導体の製造方法を求めて鋭意実験を重ねたところ、少なくともアンモニアを含む雰囲気中でIII 族窒化物半導体を加熱しＭｇをその半導体中に熱拡散させるとｐ型化し得ることを発見した。本発明はこの発見に基づくものである。
これによりｐ型化する理由は、アンモニア中で加熱するとIII 族窒化物半導体を構成するＧａおよびＮが移動しやすくなり、Ｍｇが結晶構造を乱さずにＧａサイトに適正に入り込むためであると考えられる。
少なくともアンモニアを含む雰囲気とは、純粋なアンモニア雰囲気のほか、アンモニアと、窒素、アルゴン、ヘリウムなどの不活性ガス、または、水素との混合ガスであってもよい。混合ガスである場合には、アンモニアの濃度はIII 族窒化物半導体をｐ型化し得る範囲であればよい。
これらの発明により、III 族窒化物半導体全体をｐ型化することも、所望の領域、たとえば島状領域だけをｐ型化することもできる。
ここでIII 族窒化物半導体は、ＧａＮ、ＡｌＧａＮなど、一般式Ａｌx Ｇａy Ｉｎ1-x-y Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦１−ｘ−ｙ≦１）で表されるものである。III 族窒化物半導体の伝導型は、どんな伝導型であってもよい。III 族窒化物半導体層がｐ型であれば、Ｍｇ膜下にそのIII 族窒化物半導体層の正孔濃度よりも高い正孔濃度のｐ型の領域が形成される。III 族窒化物半導体層が真性もしくはｎ型であれば、第３の発明のように、Ｍｇ膜下のIII 族窒化物半導体層中にｐ型の領域が形成される。
第１、第２の発明の、少なくともアンモニアを含む雰囲気中で熱処理する工程により、III 族窒化物半導体層中にＭｇを拡散させるのと、そのIII 族窒化物半導体層中のＭｇを活性化させるのを同時に行うことができる。このとき、Ｍｇの拡散とともに金属膜を構成する金属もIII 族窒化物半導体層中に拡散するが、その金属はｐ型化を阻害する要因とはならない。また、Ｍｇ膜上に熱処理温度よりも融点の高い金属膜を形成するのは、加熱することによりＭｇが蒸発するのを防止するためである。
加熱する温度範囲はＭｇがIII 族窒化物半導体中に熱拡散する温度範囲であればよい。たとえば、７００℃〜１１５０℃である。１１５０℃より高温では、熱拡散するＭｇの量も増えるがIII 族窒化物半導体中に多くの点欠陥が生成されてしまう。あるいは、ＭｇによってIII 族窒化物半導体表面がエッチングされ面荒れが顕著になってしまう。そのため、このような高い温度範囲ではＭｇの熱拡散は適さない。
また、第４の発明のように、Ｍｇ膜と金属膜を除去する工程のあとに、主として窒素を含む雰囲気中で熱処理する工程を加えてもよい。よりIII 族窒化物半導体層中のＭｇを活性化させることができる。
Ｍｇ膜、およびＭｇ膜上に金属膜を所定の位置に形成する方法として、第５の発明のように、リフトオフ法を用いることができる。すなわち、フォトリソグラフィにより、所定の位置以外のIII 族窒化物半導体層上にフォトレジストマスクを形成し、III 族窒化物半導体層上とフォトレジストマスクを覆うように、Ｍｇ膜を蒸着により形成し、Ｍｇ膜上に金属膜を蒸着により形成し、その後フォトレジストマスクを剥離することで、所定の位置にＭｇ膜、および金属膜を形成できる。
また、金属膜は、Ｎｉ、Ｐｔ、Ａｕなどを用いることができ、複数の層からなるものであってもよい。たとえば、金属膜として、下層をＮｉ、上層をＰｔとするＮｉ／Ｐｔ膜を用いてもよい。Ｍｇ膜と金属膜の除去は、王水などを用いて除去できる。
なお、第１の発明において、Ｍｇを拡散させるのに少なくともアンモニアを含む雰囲気中で熱処理を行っているが、他のガス（たとえば、窒素）を用いてＭｇを拡散させる熱処理を行い、その後に、少なくともアンモニアを含む雰囲気中で熱処理を行ってもよい。
第６の発明は、ｐ型のIII 族窒化物半導体層表面の所定の位置にＭｇ膜を形成する工程と、Ｍｇ膜上に電極膜を形成する工程と、少なくともアンモニアを含む雰囲気中で熱処理する工程と、からなることを特徴とするｐ型のIII 族窒化物半導体用の電極の製造方法である。また、第７の発明のように、少なくともアンモニアを含む雰囲気中で熱処理する工程の後に、主として窒素を含む雰囲気中で熱処理する工程を加えてもよい。よりIII 族窒化物半導体層中のＭｇを活性化させることができる。
上記のように、アンモニア雰囲気中で熱処理することにより、Ｍｇの拡散と活性化を同時に行うことができる。したがって、Ｍｇ膜下のｐ型のIII 族窒化物半導体層中には、そのｐ型のIII 族窒化物半導体層よりも正孔濃度が高い領域が形成される。Ｍｇ膜および電極膜はこの正孔濃度が高い領域にコンタクトをとるので、コンタクト抵抗を低減することができる。
Ｍｇ膜および電極膜を所定の位置に形成する方法としては、上記のように、リフトオフ法を用いることができる。また、電極膜としては、Ｎｉなどを用いることができる。
アンモニア雰囲気中で熱処理後、Ｍｇ膜および電極膜を除去し、再度電極膜を同じ位置に形成するようにしてもよい。より良好なコンタクトを得ることができる。
第１、第２の発明では、ＭｇをIII 族窒化物半導体層中に拡散させるための熱処理に少なくともアンモニアを含むガスを用いているため、III 族窒化物半導体の高度なｐ型化を確実に行うことができる。また、Ｍｇの拡散とともにＭｇの活性化も同時に行うことができるので、従来ではＭｇ拡散工程と、Ｍｇ活性化工程の２工程であったものを、一本化することができ、工程の単純化、効率化をはかることができる。また、第１、第２の発明によるｐ型のIII 族窒化物半導体の製造方法は、選択的にｐ型のIII 族窒化物半導体を製造するのに特に有効であり、安定性、再現性に優れた製造方法である。したがって、選択的にｐ型のIII 族窒化物半導体を製造する必要のある縦型のIII 族窒化物半導体素子を容易に実現できるようになる。また、特許文献１、非特許文献１に示された、選択的にｐ型のIII 族窒化物半導体を製造する方法で必要であった再成長工程や選択成長工程が必要ないため、製造コストを低くすることができる。
第６の発明による電極の製造方法では、Ｍｇ膜とのコンタクト領域は正孔濃度が高い領域であるため、コンタクト抵抗の低い、ｐ型のIII 族窒化物半導体用の電極を製造することができる。
以下、本発明の具体的な実施例を図を参照にしながら説明するが、本発明はそれらの実施例に限定されるものではない。
図１は、実施例１のｐ−ＧａＮの製造方法を示した工程図である。以下、実施例１の製造工程について図を参照しながら説明する。
まず、サファイア基板１０上に、ＭＯＣＶＤ法により低濃度のｎ型であるｎ- −ＧａＮ層１１（本発明のIII 族窒化物半導体層に対応する）を形成する。ｎ- −ＧａＮ層１１の膜厚は、１．６５μｍである。次に、ｎ- −ＧａＮ層１１の表面に、フォトレジストマスク１２を形成する。このフォトレジストマスク１２は、ｎ- −ＧａＮ層１１の、ｐ型化させない部分に形成する（図１ａ）。次に、ｎ- −ＧａＮ層１１およびフォトレジストマスク１２を覆うようにＭｇ膜１３を蒸着法で形成し、さらにＭｇ膜１３上にＮｉ／Ｐｔからなる金属膜１４を蒸着法で形成する（図１ｂ）。Ｍｇ膜１３の膜厚は５０ｎｍ、金属膜１４の膜厚はＮｉ、Ｐｔともに１０ｎｍで、Ｎｉが下層、Ｐｔが上層である。その後、フォトレジストマスク１２を除去すると、ｎ- −ＧａＮ層１１のｐ型化させたい部分にのみ、Ｍｇ膜１３と金属膜１４が残る（図１ｃ）。
次に、アンモニア雰囲気中で９００℃、３時間、熱処理を行う。このとき、Ｍｇ膜１３のＭｇがｎ- −ＧａＮ層１１中に拡散し、同時に活性化する。したがって、Ｍｇ膜１３下のｎ- −ＧａＮ層１１中には、ｐ型領域１５が形成される（図１ｄ）。その後、王水によりＭｇ膜１３、金属膜１４を除去し（図１ｅ）、窒素雰囲気中で８５０℃、５分間、熱処理を行う。この窒素雰囲気中での熱処理は、Ｍｇをより活性化するためのもので、必要に応じてこの工程は省いてもよい。
以上の工程により、所定の位置にｐ型のＧａＮ（ｐ型領域１５）を形成することができる。なお、金属膜１４を用いたのは、Ｍｇの融点（６５１℃）が熱処理の温度９００℃よりも低いためである。この金属膜１４によりＭｇの蒸発を抑える効果があり、安定かつ再現性よくｐ型領域１５を形成できる。
図２は、実施例１の工程により形成されたｐ型領域１５の正孔濃度を測定し、正孔濃度の温度依存性を示したグラフである。常温（３００Ｋ）での正孔濃度は１×１０17ｃｍ-3である。また、図３は、ｐ型領域１５の正孔移動度の温度依存性を示したグラフである。なお、Ｍｇの拡散深さは０．５μｍとして正孔濃度および正孔移動度を計算した。この結果を、エピタキシャル成長時にＭｇをドープして形成したｐ−ＧａＮでの正孔濃度、正孔移動度と比較すると、両者は同程度の正孔濃度、正孔移動度であることがわかる。
このようにして、安定して形成でき、かつ再現性よく、ｐ型領域１５を選択的に形成することができる。
また、ｐ型領域１５の深さとＭｇ濃度の関係を測定したところ、図４のグラフに示す結果を得た。横軸は、ｎ- −ＧａＮ層１１表面から膜厚方向への深さである。深さ０から０．６５μｍの範囲において、ｐ型領域１５のＭｇ濃度は５×１０19ｃｍ-3以上であるから、エピタキシャル成長時にＭｇをドープして形成したｐ−ＧａＮのＭｇ濃度と同等以上の濃度をその深さの範囲で実現している。
図５は、実施例２の、ｐ−ＧａＮに適用される電極の製造方法を示した製造工程図である。以下、実施例２の製造工程について図を参照しながら説明する。
まず、ｐ−ＧａＮ層３１上の、電極を形成したい位置に、Ｍｇ膜３３を形成し、Ｍｇ膜３３上にＮｉ膜３４（本発明の電極膜に対応する）を形成する（図５ａ）。実施例１と同様のリフトオフ法による形成である。次に、アンモニア雰囲気中で９００℃、３時間、熱処理を行う。Ｍｇ膜３３のＭｇがｐ−ＧａＮ層３１に拡散するとともに活性化し、ｐ−ＧａＮ層３１よりも正孔濃度が高いｐ+ 型領域３５が形成される（図５ｂ）。
このようにして形成された電極は、コンタクト領域がｐ+ 型領域３５であるため、コンタクト抵抗の低い電極である。なお、アンモニアを用いた熱処理後にＭｇ膜３３、Ｎｉ膜３４を除去し、ｐ+ 型領域３５上に再度Ｎｉ膜を形成することで電極を形成してもよい。実施例２に比べて工程数が増えるが、コンタクト抵抗は実施例２よりも低くなる。
実施例１では、金属膜１４としてＮｉ／Ｐｔを用いているが、Ａｕなどを用いてもよい。また、ｎ- −ＧａＮ層１１に変えてｉ−ＧａＮ層やｐ−ＧａＮ層を用いてもよい。ｐ−ＧａＮ層を用いた場合には、そのｐ−ＧａＮ層よりも正孔濃度が高いｐ型領域を形成できる。また、実施例１、２ともにＧａＮに限るものではなく、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなど種々のIII 族窒化物半導体を用いてもよい。
本発明によると、選択的にｐ型のIII 族窒化物半導体を製造することの安定性、再現性に優れているため、III 族窒化物半導体を用いた縦型構造の半導体素子を容易に実現できるようになる。たとえば、ｐｎダイオード、ＪＦＥＴ、ＨＦＥＴなどさまざまな縦型半導体素子を容易に実現できる。
実施例１によるｐ−ＧａＮの製造工程図。 正孔濃度の温度依存性を示したグラフ。 正孔移動度の温度依存性を示したグラフ。 表面からの深さとＭｇ濃度の関係を示したグラフ。 実施例２による電極の製造工程図。 III 族窒化物半導体を用いた縦型半導体装置の断面図。
符号の説明
１０：サファイア基板
１１：ｎ- −ＧａＮ層
１２：フォトレジストマスク
１３、３３：Ｍｇ膜
１４：金属膜
１５：ｐ型領域
３１：ｐ−ＧａＮ層
３４：Ｎｉ膜
３５：ｐ+ 型領域

Claims (7)

  1. 少なくともアンモニアを含む雰囲気中でＭｇをIII 族窒化物半導体層に熱拡散させることにより、Ｍｇを活性化してｐ型のIII 族窒化物半導体層を得ることを特徴とするｐ型のIII 族窒化物半導体の製造方法。
  2. III 族窒化物半導体層表面の所定の位置にＭｇ膜を形成する工程と、
    前記Ｍｇ膜上に次工程の熱処理温度よりも融点の高い金属の金属膜を形成する工程と、
    少なくともアンモニアを含む雰囲気中で熱処理する工程と、
    前記Ｍｇ膜と前記金属膜を除去する工程と、
    からなることを特徴とするｐ型のIII 族窒化物半導体の製造方法。
  3. 前記III 族窒化物半導体層は、真性またはｎ型であることを特徴とする請求項１又は請求項２に記載のｐ型のIII 族窒化物半導体の製造方法。
  4. 前記Ｍｇ膜と前記金属膜を除去する工程の後に、主として窒素を含む雰囲気中で熱処理する工程を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載のｐ型のIII 族窒化物半導体の製造方法。
  5. 前記Ｍｇ膜を形成する工程と前記Ｍｇ膜上に前記金属膜を形成する工程は、リフトオフにより前記Ｍｇ膜および前記金属膜を形成する工程であることを特徴とする請求項１ないし請求項４のいずれか１項に記載のｐ型のIII 族窒化物半導体の製造方法。
  6. ｐ型のIII 族窒化物半導体層表面の所定の位置にＭｇ膜を形成する工程と、
    前記Ｍｇ膜上に電極膜を形成する工程と、
    少なくともアンモニアを含む雰囲気中で熱処理する工程と、
    からなることを特徴とするｐ型のIII 族窒化物半導体用の電極の製造方法。
  7. 前記熱処理する工程の後に、さらに、主として窒素を含む雰囲気中で熱処理することを特徴とする請求項６に記載のｐ型のIII 族窒化物半導体用の電極の製造方法。
JP2006254965A 2006-09-20 2006-09-20 ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法 Pending JP2008078332A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006254965A JP2008078332A (ja) 2006-09-20 2006-09-20 ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法
EP07017796A EP1903600A3 (en) 2006-09-20 2007-09-11 Method for producing P-type group III nitride semiconductor and method for producing electrode for P-type group III nitride semiconductor
CNA2007101495957A CN101150056A (zh) 2006-09-20 2007-09-12 制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法
US11/902,087 US20080090395A1 (en) 2006-09-20 2007-09-19 Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006254965A JP2008078332A (ja) 2006-09-20 2006-09-20 ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法

Publications (1)

Publication Number Publication Date
JP2008078332A true JP2008078332A (ja) 2008-04-03

Family

ID=38814613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254965A Pending JP2008078332A (ja) 2006-09-20 2006-09-20 ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法

Country Status (4)

Country Link
US (1) US20080090395A1 (ja)
EP (1) EP1903600A3 (ja)
JP (1) JP2008078332A (ja)
CN (1) CN101150056A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947537B2 (en) 2016-07-12 2018-04-17 Fuji Electric Co., Ltd. Method of forming a P-type ohmic contact in group-III nitride semiconductors
JP2020155468A (ja) * 2019-03-18 2020-09-24 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法
WO2023007781A1 (ja) * 2021-07-26 2023-02-02 国立大学法人東海国立大学機構 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2405467A1 (en) * 2009-03-02 2012-01-11 Toyota Jidosha Kabushiki Kaisha Nitride semiconductor device and method for manufacturing the same
NL2018309B1 (en) * 2017-02-06 2018-08-28 Lisz B V semiconductor device having a junction
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
CN110828557A (zh) * 2019-09-30 2020-02-21 西安交通大学 一种p-GaN欧姆接触电极及其制备方法和应用
CN115088079A (zh) * 2020-02-11 2022-09-20 克罗米斯有限公司 使用溅射的镁源来扩散氮化镓材料中镁的方法和系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224859A (ja) * 1998-02-05 1999-08-17 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体のドーピング方法および半導体素子の製造方法
US6392262B1 (en) * 1999-01-28 2002-05-21 Nec Corporation Compound semiconductor device having low-resistive ohmic contact electrode and process for producing ohmic electrode
JP2002270893A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947537B2 (en) 2016-07-12 2018-04-17 Fuji Electric Co., Ltd. Method of forming a P-type ohmic contact in group-III nitride semiconductors
JP2020155468A (ja) * 2019-03-18 2020-09-24 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法
WO2023007781A1 (ja) * 2021-07-26 2023-02-02 国立大学法人東海国立大学機構 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
EP1903600A3 (en) 2009-03-18
EP1903600A2 (en) 2008-03-26
CN101150056A (zh) 2008-03-26
US20080090395A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP5164319B2 (ja) 半導体素子のための非活性化保護リング
JP5295496B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP6047995B2 (ja) Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
JP5665171B2 (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP2008078332A (ja) ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法
JP6052420B2 (ja) 半導体装置の製造方法
JP2004319912A (ja) 半導体発光デバイス
TW200816473A (en) A heterojunction bipolar transistor (HBT) with periodic multilayer base
US9318331B2 (en) Method and system for diffusion and implantation in gallium nitride based devices
JP6847573B2 (ja) ＧａＮを主成分とする半導体をドープするための方法
US8823140B2 (en) GaN vertical bipolar transistor
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP2007048783A (ja) ショットキーダイオード及びその製造方法
US9530858B2 (en) Nitride semiconductor device and method of manufacturing the same
TW201025426A (en) Semiconductor wafer, electronic device and method for making a semiconductor wafer
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
US20070030871A1 (en) Semiconductor device having low resistance contact to p-type semiconductor layer of a wide band gap compound and method for manufacturing the same
JP2009212183A (ja) 半導体装置の製造方法
JP2010212406A (ja) 半導体装置及びその製造方法
JP2007258578A (ja) ＩＩＩ族窒化物系化合物半導体のｐ型化方法、絶縁分離方法、ＩＩＩ族窒化物系化合物半導体、及びそれを用いたトランジスタ
JP2010114219A (ja) 半導体装置及びその製造方法
KR102404522B1 (ko) 반도체 소자 제조방법
JP2009246307A (ja) 半導体装置及びその製造方法
US20100176373A1 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818