CN101150056A - 制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法 - Google Patents

制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法 Download PDF

Info

Publication number
CN101150056A
CN101150056A CNA2007101495957A CN200710149595A CN101150056A CN 101150056 A CN101150056 A CN 101150056A CN A2007101495957 A CNA2007101495957 A CN A2007101495957A CN 200710149595 A CN200710149595 A CN 200710149595A CN 101150056 A CN101150056 A CN 101150056A
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
film
heat treatment
type iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101495957A
Other languages
English (en)
Inventor
兼近将一
菊田大悟
石黑修
上杉勉
加地彻
杉本雅裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Publication of CN101150056A publication Critical patent/CN101150056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种具有优异的可靠性和可再现性的p－型III族氮化物半导体的制造方法。在n－－GaN层表面上形成光刻胶掩模。接着，形成Mg膜以覆盖所述n－－GaN层和所述光刻胶掩模，并在所述Mg膜上形成Ni/Pt金属膜。之后，移除所述光刻胶掩模，由此使得所述Mg膜和所述金属膜仅保留在形成p－型区的部分n－－GaN层上。随后，当在氨气氛中在900℃下实施热处理3小时时，Mg扩散到n－－GaN层中并同时被活化。因此，形成p－型区。此后，利用王水移除所述Mg膜和所述金属膜。

Description

制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法
技术领域
本发明涉及选择性制造p-型III族氮化物半导体的方法，并且涉及制造p-型III族氮化物半导体的电极的方法。这些方法实现了优异的可靠性和可再现性。
背景技术
近年来，III族氮化物半导体不仅作为用于形成发光元件的材料，而且作为用于形成下一代功率器件的半导体而受到关注。这是因为III族氮化物半导体的击穿电场比硅的击穿电场大一个数量级。
为了实现耐高电压的功率器件，一般地，从耐电压和强电流操作的角度考虑，垂直结构比横向结构更有利。日本专利申请特许公开No.2004-260140公开了几种半导体器件，每种都具有垂直结构并采用III族氮化物半导体。图6是显示一种已公开的半导体器件的结构的截面图。通过在p+-InGaN层100中间提供的n--GaN层101，将p+-InGaN层100分隔为左、右部分。实现这种结构需要用于选择性形成p-型III族氮化物半导体的技术。
日本专利申请特许公开No.2004-260140和日本应用物理学协会和相关协会第53届大会(会议论文24a-ZE-15和24a-ZE-16)公开了一种通过干蚀刻技术选择性制造p-型III族氮化物半导体的方法。
在日本专利申请特许公开No.2004-260140所公开的制造方法中，首先，SiO2掩模形成于除已生长有p-型GaN的那部分之外的n-型GaN层上，并且干蚀刻该n-型GaN层直至蚀刻部分的深度达到了预定水平。然后，通过MOCVD在干蚀刻部分上选择性地生长p-型GaN层，接着去除SiO2掩模。
在日本应用物理学协会和相关协会第53届大会(会议论文24a-ZE-15和24a-ZE-16)中公开的制造方法中，首先，通过MOCVD外延生长p-型GaN。第二，利用SiO2掩模干蚀刻p-型GaN区域。第三，移除SiO2掩模，接着在所述干蚀刻区域上生长n-型GaN。或者，不去除SiO2掩模，而在所述干蚀刻区域上选择性地生长n-型GaN。
选择性地形成p-型III族氮化物半导体的其它技术包括采用离子注入的制造方法(例如，日本专利申请特许公开No.2005-183668)；以及在日本专利申请特许公开No.H11-224859以及Y.J.Yang，J.L.Yen，F.S.Yang，和C.Y.Lin：Jpn.J.Appl.Phys.39(2000)L390-L392中公开的方法。
在日本专利申请特许公开No.2005-183668公开的制造方法中，利用Mg离子束将Mg离子注入到III族氮化物半导体中，接着在氨-氢气体混合物的气氛中热处理，从而形成p-型III族氮化物半导体。
在日本专利申请特许公开No.H11-224859以及Y.J.Yang，J.L.Yen，F.S.Yang，和C.Y.Lin：Jpn.J.Appl.Phys.39(2000)L390-L392中公开的方法中，在III族氮化物半导体层上形成Mg膜，接着热处理，从而将Mg扩散到III族氮化物半导体层中。这些方法彼此不同之处在于前一方法中是通过在氮气氛中热处理来扩散Mg，而后一方法中是通过在真空中热处理来扩散Mg。
然而，在日本专利申请特许公开No.2004-260140或日本应用物理学协会和相关协会第53届大会(会议论文24a-ZE-15和24a-ZE-16)中公开的制造方法所造成的问题在于所述方法需要复杂的工艺；亦即，所述方法需要后续生长步骤或选择性生长步骤，从而造成高制造成本。此外，在n-型GaN再生长期间，p-型GaN通过传质而在生长表面上迁移，并且在蚀刻区域(即，后续生长n-型GaN的区域)上生长p-型GaN。
在日本专利申请特许公开No.2005-183668中公开的采用离子注入的制造方法造成问题(例如，对III族氮化物半导体层的损伤)，并因此至今仍没有确定为实用技术。同时，日本专利申请特许公开No.H11-224859或Y.J.Yang，J.L.Yen，F.S.Yang，和C.Y.Lin：Jpn.J.Appl.Phys.39(2000)L390-L392中公开的制造方法表现出差的可靠性和可再现性。日本专利申请特许公开No.2005-183668以及Y.J.Yang，J.L.Yen，F.S.Yang，和C.Y.Lin：Jpn.J.Appl.Phys.39(2000)L390-L392中公开的制造方法需要用于Mg活化的额外的热处理。
发明内容
鉴于上述情况，本发明的一个目的是提供一种用于制造p-型III族氮化物半导体的新方法，该方法可以通过少数步骤来实施并实现优异的可靠性和可再现性。本发明的另一个目的是提供一种用于形成与p-型III族氮化物半导体接触的电极的方法，该方法是所述制造方法的应用。
在本发明的第一方面中，提供一种用于制造p-型III族氮化物半导体的方法，该方法包括在至少含有氨的气氛中使Mg热扩散到III族氮化物半导体层中，从而活化Mg并形成p-型III族氮化物半导体层。
在本发明的第二方面中，提供一种用于制造p-型III族氮化物半导体的方法，该方法包括在III族氮化物半导体层的表面上的预定区域中形成Mg膜；在Mg膜上形成熔点高于下述热处理的温度的金属膜；以及在至少含有氨的气氛中实施该热处理。
在第二方面中，在至少含有氨的气氛中实施热处理后，可移除Mg膜和金属膜。
本发明人对上述传统制造方法(即，在真空或氮气氛中热扩散Mg的方法，以及包括Mg离子注入和后续热处理的方法)预先进行了研究。然而，通过这些方法，不能制造p-型半导体。因此，这些传统制造方法的可靠性和可再现性有待进一步提高。
在这样的情况下，本发明人进行了大量的实验以寻求新的p-型半导体制造方法，结果发现当在至少含有氨的气氛中加热III族氮化物半导体以将Mg热扩散到半导体中时，所述半导体可被转变为p-型III族氮化物半导体。在该发现的基础上完成本发明。
通过前述程序将III族氮化物半导体转变为p-型III族氮化物半导体的一个可能的原因是当在氨气氛中加热III族氮化物半导体时，构成半导体的Ga和N易于迁移，并且Mg适当地进入Ga位点而不影响晶体结构。
用于本文中时，“至少含有氨的气氛”指单独含有氨的气氛，或是氨和氢或惰性气体(例如，氮、氩或氦)的气体混合物的气氛。当至少含有氨的气氛是这种气体混合物气氛时，对于氨浓度没有具体限制，只要III族氮化物半导体可以转变为p-型III族氮化物半导体即可。
在本发明的前述方面中，III族氮化物半导体整体可以转变为p-型III族氮化物半导体，或者III族氮化物半导体的预定区域(例如，仅仅是岛状图案(islands-pattern)区域)可以转变为p-型III族氮化物半导体。
用于本文中时，“III族氮化物半导体”是由公式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤1-x-y≤1)表示的半导体，例如GaN或AlGaN。这种III族氮化物半导体可具有任意导电类型。当使用p-型III族氮化物半导体层时，在Mg膜下方形成其空穴浓度高于III族氮化物半导体层空穴浓度的p-型区域。在本发明的第三方面中，使用本征或n-型III族氮化物半导体层。在这种情况下，在Mg膜下方的III族氮化物半导体层中形成p-型区域。
在本发明的第一和第二方面中，通过在至少含有氨的气氛中的热处理，Mg可扩散到III族氮化物半导体层中，同时包含在III族氮化物半导体层中的Mg可被活化。在这种情况下，除Mg之外，构成金属膜的金属不可避免地扩散到III族氮化物半导体层中。然而，该金属不妨碍p-型III族氮化物半导体的形成。为了防止Mg由于加热而蒸发，在Mg膜上形成熔点高于热处理温度的金属膜。
对热处理的温度没有具体限制，只要Mg热扩散到III族氮化物半导体中即可。热处理温度是例如700℃～1,150℃。当在高于1,150℃的温度下实施热处理时，热扩散的Mg量增加，但在III族氮化物半导体中产生大量点缺陷。或者，III族氮化物半导体的表面被Mg蚀刻，导致相当可观的表面粗糙。因此，不适合在这样的高温下热扩散Mg。
在本发明的第四方面中，在移除Mg膜和金属膜后，可在主要含有氮的气氛中进一步实施热处理。通过该热处理，可进一步活化在III族氮化物半导体层中所含的Mg。
在本发明的第五方面中，可通过剥离(lift-off)过程在预定区域中形成Mg膜和在Mg膜上形成金属膜。具体地，通过光刻法在除预定区域以外的III族氮化物半导体层上形成光刻胶掩模；通过气相沉积形成Mg膜以覆盖III族氮化物半导体层和光刻胶掩模；通过气相沉积在Mg膜上形成金属膜；以及随后移除光刻胶掩模，从而在预定区域中提供Mg膜和金属膜。
金属膜例如可由Ni、Pt或Au制成。金属膜可由多个层构成。例如，金属膜可以是由Ni下层和Pt上层构成的Ni/Pt膜。例如可利用王水移除Mg膜和金属膜。
在本发明的第一方面中，在至少含有氨的气氛中实施用于Mg扩散的热处理。然而，可利用除氨之外的气体(例如，氮)实施用于Mg扩散的热处理，接着在至少含有氨的气氛中实施热处理。
在本发明的第六方面中，提供一种制造用于p-型III族氮化物半导体的电极的方法，该方法包括在III族氮化物半导体层表面上的预定区域中形成Mg膜；在Mg膜上形成电极膜；以及在至少含有氨的气氛中实施热处理。在本发明的第七方面中，在至少含有氨的气氛中实施热处理后，可进一步在主要含有氮的气氛中实施热处理。通过该热处理，可进一步活化在III族氮化物半导体层中所含的Mg。
如上所述，通过在氨气氛中热处理，可以扩散并同时活化Mg。因此，在Mg膜下方的层中形成其空穴浓度高于III族氮化物半导体层空穴浓度的区域。在Mg膜下方的III族氮化物半导体层是p-型半导体的情况下，在Mg膜下方的层中形成其空穴浓度高于p-型III族氮化物半导体层空穴浓度的区域。由于Mg膜和电极膜与高空穴浓度的区域相接触，因此可降低接触电阻。
如上所述，可通过剥离过程在预定区域中形成Mg膜和电极膜。电极膜可由例如Ni制成。
在氨气氛中热处理后，可移除Mg膜和电极膜，并可在相同区域中形成电极膜。通过此程序，可得到更有利的接触。
而且，在移除Mg膜和电极膜之后，可进一步在主要含有氮的气氛中实施热处理，然后可在相同区域中形成新的电极膜。此外，可实施热处理，以在低于所述热处理的温度下将新电极与p-型III族氮化物半导体层熔合。通过此方法可更多地降低接触电阻。
或者，在氨气氛中热处理并且移除Mg膜和电极膜之后，可在相同区域中形成新的电极膜，并且可进一步在主要含有氮的气氛中实施热处理。通过此方法可降低接触电阻。
根据本发明的第一和第二方面，由于利用至少含有氨的气体来实施将Mg扩散到III族氮化物半导体层中的热处理，因此可以以高度可靠的方式形成p-型III族氮化物半导体。此外，由于可以扩散并同时活化Mg，因此传统上以两个步骤实施的Mg的扩散和活化可以在一个步骤中完成，得到简化和高效的制造过程。根据本发明的第一或第二方面的p-型III族氮化物半导体的制造方法用于选择性制造p-型III族氮化物半导体特别有效，并具有优异的可靠性和可再现性。因此，该制造方法可以容易地实现需要选择性制造p-型III族氮化物半导体的垂直III族氮化物半导体器件。该制造方法不需要另外的生长步骤或选择性生长步骤-在日本专利申请特许公开No.2004-260140或日本应用物理学协会和相关协会第53届大会(会议论文24a-ZE-15和24a-ZE-16)中公开的用于选择性制造p-型III族氮化物半导体的方法中需要该步骤-并因此可降低制造成本。
根据本发明的第六方面的电极制造方法，由于Mg膜与具有高空穴浓度的区域相接触，因此可制造表现出低接触电阻的用于p-型III族氮化物半导体的电极。
附图说明
结合附图并参考本发明优选实施方案的下文详细描述，本发明的各种其它目的、特征和多种附加优点将会变得更加容易理解，其中：
图1A～1E表示根据实施方案1的p-GaN制造方法的步骤；
图2是表示空穴浓度的温度相关性的图；
图3是表示空穴迁移率的温度相关性的图；
图4是表示Mg浓度和从表面测量的深度之间关系的图；
图5A和5B表示根据实施方案2的电极制造方法的步骤；以及
图6是表示采用III族氮化物半导体的垂直半导体器件的横截面图。
具体实施方案
下面将参考附图描述本发明的具体实施方案。但是，本发明不局限于所述实施方案。
实施方案1
图1A～1E表示根据实施方案1的p-GaN制造方法的步骤。下面将参考图1A～1E描述根据实施方案1的制造步骤。
首先，通过MOCVD在蓝宝石衬底10上形成n--GaN层11(相当于本发明中使用的III族氮化物半导体层)，该n--GaN层11是低浓度的n-型层。n--GaN层11的厚度为1.65μm。接着，在n--GaN层11的表面上形成光刻胶掩模12，从而在没有形成p-型区域的部分n--GaN层11上提供掩模12(图1A)。然后，通过气相沉积形成Mg膜13，以覆盖n--GaN层11和光刻胶掩模12，并通过气相沉积在Mg膜13上形成Ni/Pt金属膜14(图1B)。Mg膜13的厚度为50nm，并且金属膜14由厚度为10nm的Ni下层和厚度为10nm的Pt上层构成。此后，移除光刻胶掩模12，由此仅在形成p-型区域的部分n--GaN层11上保留有Mg膜13和金属膜14(图1C)。
此后，在氨气氛中在900℃下实施热处理3小时。通过该热处理，构成Mg膜13的Mg扩散到n--GaN层11中并同时活化。因此，在Mg膜13下方的n--GaN层11中形成p-型区15(图1D)。此后，利用王水移除Mg膜13和金属膜14(图1E)，接着在氮气氛中在850℃实施热处理5分钟。在氮气氛中实施该热处理步骤是为了进一步活化Mg，并且该步骤可任选省略。
当形成p-型区15的电极时，在氮气氛中的热处理步骤后，在p-型区15上可形成新的金属层。
同样，当金属膜14用于p-型区15的电极时，可不移除Mg膜13和金属膜14。
通过上述步骤，可在预定区域中形成p-型GaN(即，p-型区15)。由于Mg的熔点(即651℃)低于热处理温度(即900℃)，因而提供金属膜14。金属膜14的提供表现出抑制Mg蒸发的效果，使得能够以高可靠性和可再现性来形成p-型区15。
图2是表示通过根据实施方案1的步骤形成的p-型区15的空穴浓度的温度相关性图。在环境温度(300K)下，p-型区15的空穴浓度为1×1017cm-3。图3是表示p-型区15的空穴迁移率的温度相关性图。在0.5μm的Mg扩散深度处计算空穴浓度和空穴迁移率。将这些数据与通过Mg掺杂外延生长形成的p-GaN的空穴浓度和空穴迁移率相比较，表明p-型区15和p-GaN具有几乎相同的空穴浓度和空穴迁移率。
因此，可以以高可靠性和可再现性来选择性制造p-型区15。
研究了p-型区15的深度和Mg浓度之间的关系。结果如图4所示。水平轴对应于从n--GaN层11的表面沿厚度方向测量的深度。在0～0.65μm的深度范围内，p-型区15的Mg浓度为5×1019cm-3或更大，其等于或高于通过Mg掺杂外延生长形成的p-GaN在对应的深度范围之内的Mg浓度。
实施方案2
图5A和5B表示根据实施方案2的电极的制造方法的步骤。电极附着于p-GaN。下面将参考图5A和5B描述根据实施方案2的制造步骤。
首先，在形成电极的区域中的p-GaN层31上形成Mg膜33，以与实施方案1相同的方式通过剥离过程在Mg膜33上形成Ni膜34(相当于在本发明中采用的电极膜)(图5A)。然后，在氨气氛中在900℃下实施热处理3小时。通过此热处理，构成Mg膜33的Mg扩散到p-GaN层31中并同时活化，由此形成空穴浓度高于p-GaN层31的p+-型区35(图5B)。
由于p+-型区35用作接触区，因此这样形成的电极表现出低接触电阻。或者，可通过下述方法形成电极：在使用氨热处理之后，移除Mg膜33和Ni膜34，接着在p+-型区35上形成Ni膜。和根据实施方案2的方法比较，该替代的方法需要增加的步骤数，但是这样形成的电极表现出比根据实施方案2的方法形成的电极更低的接触电阻。
可在n-型或本征III族氮化物半导体上形成电极。这种情况下，p+-型区35形成在n-型或本征III族氮化物半导体中，并且所述电极用作p+-型区35的电极。
在实施方案1中，金属膜14由Ni/Pt制成。但是，金属膜14例如可由Au制成。n--GaN层11可由i-GaN层或p-GaN层替代。当使用p-GaN层时，可形成空穴浓度高于p-GaN层的p-型区。在实施方案1和2中，使用GaN。然而，所用的III族氮化物半导体不限于GaN，并且例如可以是AIN、InN、AlGaN、InGaN或AlGaInN。
根据本发明，以优异的可靠性和可再现性选择性制造p-型III族氮化物半导体。因此，本发明可容易地实现使用III族氮化物半导体的垂直半导体器件，例如，pn二极管、JFET和HFET。

Claims (15)

1.一种用于制造p-型III族氮化物半导体的方法，所述方法包括在至少含有氨的气氛中使Mg热扩散到III族氮化物半导体层中，从而活化Mg并形成p-型III族氮化物半导体层。
2.一种用于制造p-型III族氮化物半导体的方法，所述方法包括：
在III族氮化物半导体层的表面上的预定区域中形成Mg膜；
在所述Mg膜上形成熔点高于下述热处理的温度的金属膜；和
在至少含有氨的气氛中实施所述热处理。
3.一种用于制造p-型III族氮化物半导体的方法，所述方法还包括：
在所述实施所述热处理后，移除所述Mg膜和所述金属膜。
4.根据权利要求1所述的用于制造p-型III族氮化物半导体的方法，其中所述III族氮化物半导体层由本征或n-型III族氮化物半导体形成。
5.根据权利要求2所述的用于制造p-型III族氮化物半导体的方法，其中所述III族氮化物半导体层由本征或n-型III族氮化物半导体形成。
6.根据权利要求3所述的用于制造p-型III族氮化物半导体的方法，其中所述III族氮化物半导体层由本征或n-型III族氮化物半导体形成。
7.根据权利要求3所述的用于制造p-型III族氮化物半导体的方法，其还包括在移除所述Mg膜和所述金属膜之后，在主要含有氮的气氛中实施热处理。
8.根据权利要求6所述的用于制造p-型III族氮化物半导体的方法，其还包括在移除所述Mg膜和所述金属膜之后，在主要含有氮的气氛中实施热处理。
9.根据权利要求2所述的用于制造p-型III族氮化物半导体的方法，其中通过剥离过程来实施所述Mg膜的形成和所述金属膜在所述Mg膜上的形成。
10.根据权利要求3所述的用于制造p-型III族氮化物半导体的方法，其中通过剥离过程来实施所述Mg膜的形成和所述金属膜在所述Mg膜上的形成。
11.一种用于制造p-型III族氮化物半导体电极的方法，所述方法包括：
在III族氮化物半导体层表面上的预定区域中形成Mg膜；
在所述Mg膜上形成电极膜；和
在至少含有氨的气氛中实施热处理。
12.根据权利要求11所述的用于制造p-型III族氮化物半导体电极的方法，其还包括在所述热处理后，在主要含有氮的气氛中实施附加的热处理。
13.根据权利要求11所述的用于制造p-型III族氮化物半导体电极的方法，其还包括在所述热处理后，移除所述Mg膜和所述电极膜，并在所述p-型III族氮化物半导体层的暴露表面上形成第二电极膜。
14.根据权利要求11所述的用于制造p-型III族氮化物半导体电极的方法，其还包括在所述热处理后，移除所述Mg膜和所述电极膜，之后在主要含有氮的气氛中实施附加的热处理，并在所述p-型III族氮化物半导体层的暴露表面上形成第二电极膜。
15.根据权利要求11所述的用于制造p-型III族氮化物半导体电极的方法，其还包括在所述热处理后，移除所述Mg膜和所述电极膜，之后在所述p-型III族氮化物半导体层的暴露表面上形成第二电极膜，并在主要含有氮的气氛中实施附加的热处理。
CNA2007101495957A 2006-09-20 2007-09-12 制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法 Pending CN101150056A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006254965 2006-09-20
JP2006254965A JP2008078332A (ja) 2006-09-20 2006-09-20 ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法

Publications (1)

Publication Number Publication Date
CN101150056A true CN101150056A (zh) 2008-03-26

Family

ID=38814613

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101495957A Pending CN101150056A (zh) 2006-09-20 2007-09-12 制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法

Country Status (4)

Country Link
US (1) US20080090395A1 (zh)
EP (1) EP1903600A3 (zh)
JP (1) JP2008078332A (zh)
CN (1) CN101150056A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341898A (zh) * 2009-03-02 2012-02-01 丰田自动车株式会社 氮化物半导体装置及其制造方法
CN110828557A (zh) * 2019-09-30 2020-02-21 西安交通大学 一种p-GaN欧姆接触电极及其制备方法和应用

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6683044B2 (ja) 2016-07-12 2020-04-15 富士電機株式会社 半導体装置の製造方法
NL2018309B1 (en) * 2017-02-06 2018-08-28 Lisz B V semiconductor device having a junction
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
JP2020155468A (ja) * 2019-03-18 2020-09-24 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法
JP2023513262A (ja) * 2020-02-11 2023-03-30 クロミス，インコーポレイテッド スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム
WO2023007781A1 (ja) * 2021-07-26 2023-02-02 国立大学法人東海国立大学機構 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224859A (ja) * 1998-02-05 1999-08-17 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体のドーピング方法および半導体素子の製造方法
US6392262B1 (en) * 1999-01-28 2002-05-21 Nec Corporation Compound semiconductor device having low-resistive ohmic contact electrode and process for producing ohmic electrode
JP2002270893A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341898A (zh) * 2009-03-02 2012-02-01 丰田自动车株式会社 氮化物半导体装置及其制造方法
CN110828557A (zh) * 2019-09-30 2020-02-21 西安交通大学 一种p-GaN欧姆接触电极及其制备方法和应用

Also Published As

Publication number Publication date
US20080090395A1 (en) 2008-04-17
EP1903600A2 (en) 2008-03-26
EP1903600A3 (en) 2009-03-18
JP2008078332A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101150056A (zh) 制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
JP5164319B2 (ja) 半導体素子のための非活性化保護リング
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
TW451504B (en) Compound semiconductor device and method for making the same
JP2004319912A (ja) 半導体発光デバイス
JP4876927B2 (ja) 半導体デバイスを形成する方法
JP2016072630A (ja) ＧａＮを主成分とする半導体をドープするための方法
JP2006210725A (ja) 半導体装置
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
JP4869564B2 (ja) 窒化物半導体装置及びその製造方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
JP2010056100A (ja) ショットキーバリアダイオード
TWI483397B (zh) 功率裝置及製造該功率裝置之方法
KR20120068394A (ko) 반도체 소자 및 반도체 소자 제조 방법
KR980011940A (ko) 오믹 전극 및 그 령성 방법
JP3634627B2 (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
JP2010114219A (ja) 半導体装置及びその製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
KR102404522B1 (ko) 반도체 소자 제조방법
JP2003257997A (ja) 窒化ガリウム系半導体装置を製造する方法
JP2008147552A (ja) 窒化物半導体装置
TWI394217B (zh) 雙極性電晶體的製造方法
JP2002016262A (ja) 縦型電界効果トランジスタ
CN219832664U (zh) 一种基于氧处理的高性能p-GaN栅增强型晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080326