JP2023513262A - スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム - Google Patents

スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム Download PDF

Info

Publication number
JP2023513262A
JP2023513262A JP2022548476A JP2022548476A JP2023513262A JP 2023513262 A JP2023513262 A JP 2023513262A JP 2022548476 A JP2022548476 A JP 2022548476A JP 2022548476 A JP2022548476 A JP 2022548476A JP 2023513262 A JP2023513262 A JP 2023513262A
Authority
JP
Japan
Prior art keywords
layer
magnesium
gallium nitride
dopant source
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022548476A
Other languages
English (en)
Other versions
JPWO2021163175A5 (ja
Inventor
アクタス，オズギュル
オドノブリュードフ，ウラジミール
バセリ，セム
Original Assignee
クロミス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロミス，インコーポレイテッド filed Critical クロミス，インコーポレイテッド
Publication of JP2023513262A publication Critical patent/JP2023513262A/ja
Publication of JPWO2021163175A5 publication Critical patent/JPWO2021163175A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Abstract

ドープ窒化ガリウム（ＧａＮ）層を形成する方法は、窒化ガリウム層を含む基板構造を提供することと、ドーパント源層を窒化ガリウム層上に形成することと、ドーパント源層の上にキャッピング構造を堆積することとを含む。この方法はまた、基板構造をアニールして窒化ガリウム層にドーパントを拡散させることと、キャッピング構造およびドーパント源層を除去することと、拡散されたドーパントを活性化することとを含む。【選択図】図７

Description

関連出願の相互参照
[0001]本出願は、２０２０年２月１１日に出願された米国仮特許出願第６２／９７５，０７５号の優先権を主張し、その開示は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
[0002]窒化ガリウム系半導体デバイス、例えばｐ－ｎダイオード、ｐ－ｉ－ｎダイオード、ショットキーダイオード、高電子移動度トランジスタ（ＨＥＭＴ）は、ソーラーインバータ、小型電源（例えば、力率改善回路またはＰＦＣ）、スイッチモード電源（ＳＭＰＳ）、モータ駆動装置、ＲＦ電力増幅器、ソリッドステート照明（ＳＳＬ）、スマートグリッド、および自動車モータ駆動システムなどの様々な電力システムに適用することができる。したがって、当技術分野では、窒化ガリウム系半導体デバイスの形成に関連する改善された方法およびシステムが必要とされている。
[0003]本発明の実施形態は、半導体材料に関する。より詳細には、スパッタリングされたマグネシウム源の、マグネシウムを窒化ガリウム材料中に拡散させるための使用に関する方法およびシステムが本発明の実施形態によって提供される。
[0004]本発明の一実施形態によれば、ｐ型窒化ガリウム層を形成する方法が提供される。方法は、アンドープ窒化ガリウム層を含む基板構造を提供することと、マグネシウムを含むドーパント源をアンドープ窒化ガリウム層上にスパッタリングすることと、ドーパント源の上にキャッピング構造を堆積することとを含む。この方法はまた、基板構造をアニールしてアンドープ窒化ガリウム層にマグネシウムを拡散させることと、キャッピング構造およびドーパント源を除去することと、拡散されたマグネシウムを活性化してｐ型窒化ガリウム層を形成することとを含む。
[0005]本発明の別の実施形態によれば、ドープ窒化ガリウム層を形成する方法が提供される。方法は、窒化ガリウム層を含む基板構造を提供することと、ドーパント源層を窒化ガリウム層上に形成することと、ドーパント源層の上にキャッピング構造を堆積することとを含む。この方法はまた、基板構造をアニールして窒化ガリウム層にドーパントを拡散させることと、キャッピング構造およびドーパント源層を除去することと、拡散されたドーパントを活性化することとを含む。
[0006]本発明の方法により、従来技術を上回る多くの利点が達成される。例えば、本発明の実施形態は、デバイス製造のためにマグネシウムをＧａＮに拡散させる方法およびシステムを提供する。本明細書に記載の方法およびシステムは、様々な光学、電子、および光電子デバイスに適用可能である。本発明のこれらの実施形態および他の実施形態は、その利点および特徴の多くと共に、以下の本文および添付の図面と併せてより詳細に説明される。
本発明の一実施形態によるＧａＮ基板を示す簡略化断面図である。 本発明の一実施形態によるＧａＮ基板およびマグネシウム源を示す簡略化断面図である。 本発明の一実施形態によるマグネシウム拡散源を製造するための簡略化プロセスフローである。 本発明の別の実施形態によるマグネシウム拡散源を製造するための簡略化プロセスフローである。 本発明の一実施形態によるキャッピングされたＧａＮ基板を示す簡略化断面図である。 本発明の一実施形態による、アニールプロセス後のＧａＮ基板構造を示す簡略化断面図である。 本発明の一実施形態によるＧａＮ基板およびＭｇ－ＧａＮ層を示す簡略化断面図である。 本発明の一実施形態によるＧａＮ基板およびｐ型ドープＧａＮ層を示す簡略化断面図である。 本発明の一実施形態によるマグネシウムを用いたＡｌＧａＮのドーピングを示すプロットである。 本発明のいくつかの実施形態による設計基板構造を示す簡略化した概略図である。 本発明の一実施形態によるｐ型ＧａＮ層の形成方法を示す簡略化フローチャートである。
[0018]窒化ガリウム（ＧａＮ）は、様々な光学、電子、および光電子用途に適した広く使用されているＩＩＩ－Ｖ族材料系である。マグネシウムはイオン化エネルギーが最も小さいアクセプタ型ドーパントであるため、ＧａＮでは、マグネシウムドーピングによってｐ型ドーピングを達成することができる。しかしながら、マグネシウムドーピングは、いくつかの課題に関連している。第１に、水素によるマグネシウムドーパントの不動態化である。水素は、中性のＭｇ－Ｈ錯体を生成する。さらに、大きなイオン化エネルギー（約２００ｍｅＶ）がマグネシウムドーピングに関連する。さらに、注入が使用される場合、注入は、アニールするのが困難な、表面分解による損傷を引き起こす可能性がある。表面分解が起こると、損傷がアニールされる温度で補償ドナーが生じる。さらに、表面分解は、マグネシウムが拡散することが知られている温度で補償ドナーを生成し得るので、拡散は表面分解によって妨害され得る。
[0019]本発明は、概して、窒化ガリウム材料中の拡散によってドープ領域を形成する方法に関する。ドーピングは、その電気的特性を変化させるために、不純物を意図的に半導体材料に導入するプロセスを指す。ドーピングは、例えば、拡散またはイオン注入のいずれかによって達成することができる。拡散プロセスでは、半導体ウェハを高温石英管炉内に保持し、適切なガス混合物を通過させることができる。ドーパント源は、気体源、液体源、または固体源であり得る。拡散係数は、例えば
Figure 2023513262000002
 の形式で温度に指数関数的に依存してもよく、式中、ｋはボルツマン定数、Ｔは温度、ＥＤは活性化エネルギーである。
[0020]図１～図６Ｂを参照すると、本発明の実施形態によるｐ型ドープＧａＮ層（例えば、マグネシウムドープＧａＮ層）を形成する方法が示されている。
[0021]図１は、本発明の一実施形態によるＧａＮ基板１１０を示す簡略化断面図である。図１において、ＧａＮ基板１１０は、１つ以上の材料、例えば、アンドープまたはドープＧａＮ基板、１つ以上のＧａＮ層を有するサファイア基板、１つ以上のＧａＮ層を有する炭化シリコン素基板、１つ以上のＧａＮ層を有するシリコン基板、１つ以上のＧａＮ層を有する酸化ガリウム基板、またはそれらの組み合わせを含むことができる。一例として、ＧａＮ基板１１０は、バルク基板、エピタキシャルに成長したバッファ層、およびアンドープＧａＮエピタキシャル層を含むことができる。ＧａＮ基板１１０は、図８に示すような設計基板構造であってもよい。設計基板構造が利用される場合、それは、セラミック系の基板を、その上に形成された薄いシリコン（Ｓｉ）層と共に含むことができる。したがって、ＧａＮ基板１１０は、ＧａＮからなるバルクＧａＮ基板に限定されず、１つ以上のＧａＮ層を含む基板である。ＧａＮ層という用語は、ＡｌｘＧａ１－ｘＮ層を含み（ｘ≧０）、ＧａＮ層とＡｌＧａＮ層の両方を含む基板構造を含む。本明細書に記載の様々な基板は、エピタキシャル成長のための表面を提供する。
[0022]その後の処理のためのＧａＮ基板１１０を調製するために、一回以上の洗浄動作を実行することができる。一例として、成長および／または処理表面から有機残留物を除去するために有機洗浄を行うことができる。Ｈ２ＳＯ４／Ｈ２Ｏ２またはＯ２プラズマを含む、様々な溶媒をこの洗浄プロセス中に利用することができる。さらに、成長および／または処理表面から有機残留物を除去するために金属洗浄を行うことができる。ＨＣｌ／Ｈ２Ｏ２またはＨＣｌを含む、様々な溶媒をこの洗浄プロセス中に利用することができる。さらに、成長および／または処理表面に存在する酸化物を除去するために、酸化物除去プロセスを実行することができる。この洗浄プロセス中に、湿式洗浄（ＨＣｌまたはＨＦ）および／または乾式洗浄（例えば、Ｃｌベースのプラズマの使用）を含む、様々な酸化物除去プロセスを利用することができる。
[0023]いくつかの実施形態では、表面調製プロセスは、有機洗浄、金属洗浄、次いで酸化物除去の３段階プロセスである。他の実施形態では、これらの洗浄プロセスの１つまたは複数は利用されない。本明細書に記載されるように、１つまたは複数の洗浄プロセスは、以下でより十分に記載されるドーパント源またはキャッピング構造が結合することができる無垢の表面と、マグネシウム拡散に対するバリアを与えない表面とを提供する。
[0024]図２は、本発明の一実施形態によるＧａＮ基板およびマグネシウム源を示す簡略化断面図である。図２を参照すると、一実施形態では、マグネシウム源２１０は、ＧａＮ基板１１０上にスパッタリングされてマグネシウム拡散源を提供する。本発明の様々な実施形態によれば、マグネシウム源２１０は、約１ｎｍ～２０ｎｍ、例えば５ｎｍ～１５ｎｍの範囲の厚さを有するスパッタリングされたマグネシウム金属層、または厚さ２０ｎｍのマグネシウム金属層；約１０ｎｍ～５０ｎｍ、例えば２０ｎｍ～５０ｎｍの範囲の厚さを有するスパッタリングされたＭｇＦ２層；ＡｌＮをＭｇと共スパッタリングすることによって形成することができるＡｌＮ－Ｍｇ源であり得る。このＡｌＮ－Ｍｇ源中のマグネシウム濃度は、＞１×１０１９ｃｍ３～１０％のマグネシウム濃度であり得る。ＡｌＮ－Ｍｇ源の厚さは、１０ｎｍ～１００ｎｍの範囲であり得る。ＡｌＮ－Ｍｇ源は、ＡｌＮおよびＭｇの両方を別々のスパッタリング源から同時にスパッタリングすることによって形成することができる。他の実施形態では、スパッタリング以外の他の堆積技術を使用してマグネシウム源２１０を形成する。当業者は、多くの変形、修正、および代替を認識するであろう。
[0025]以下でより十分に説明するように、マグネシウム源２１０は、拡散によって形成されたドープ領域を用いて光学、電子、および光電子デバイスを製造する際に使用することができる拡散源を提供する。本発明者らが、上述の薄層がマグネシウム拡散の向上をもたらすと判断したことに留意すべきである。本発明の実施形態を限定するものではないが、本発明者らは、薄層（例えば、数ナノメートルから数十ナノメートルのマグネシウム源、例えば、スパッタリングされたマグネシウム源）によってＧａＮ分解をより正確に制御できると考えている。本発明の実施形態を限定するものではないが、本発明者らは、マグネシウム源２１０の厚さが増加するにつれて、源層がバルク材料のように挙動し、以下でより完全に説明するキャッピング構造の有効性を低下させると考えている。
[0026]図３Ａおよび図３Ｂは、図２に示すマグネシウム源２１０を形成する２つの方法を示す。パターン化源領域を提供する能力は、多種多様な半導体デバイスプロセスフローへの統合を可能にする。
[0027]図３Ａは、本発明の一実施形態によるマグネシウム拡散源を製造するための簡略化プロセスフローである。図３Ａでは、リフトオフベースの源パターニングプロセスを使用してマグネシウム拡散源を形成する。フォトレジスト層３１０をＧａＮ基板１１０上に堆積し、パターニングして、１つまたは複数の開口部を提供する。図２に関連して説明したマグネシウム源の１つであり得るマグネシウム拡散源は、例えばスパッタリングを使用して堆積され、フォトレジスト層３１０上に領域３２０および３２４を形成し、ＧａＮ基板１１０上にマグネシウム拡散源領域３２２を形成する。リフトオフプロセスを使用してフォトレジスト層３１０ならびにフォトレジスト層３１０上の源領域３２０および３２４を除去すると、マグネシウム拡散源領域３２２がＧａＮ基板上に所望のパターニングで形成される。一例として、ドープ領域を利用するデバイスは、このリフトオフプロセスを利用することができる。
[0028]単一のマグネシウム拡散源３２２が図３Ａに示されているが、製造される特定のデバイスに適切であるように複数のマグネシウム拡散源が形成され得ることは当業者には明らかであろう。当業者は、多くの変形、修正、および代替を認識するであろう。
[0029]図３Ｂは、本発明の別の実施形態によるマグネシウム拡散源を製造するための簡略化プロセスフローである。図３Ｂでは、エッチングベースの源パターニングプロセスを使用してマグネシウム拡散源を形成する。この実施形態では、マグネシウム拡散源層３３０がＧａＮ基板の全体またはかなりの部分上にスパッタリングされ、スパッタリングされた源層上にフォトレジスト層が堆積される。図２に関連して説明したマグネシウム拡散源の１つであり得るマグネシウム拡散源は、スパッタリングされて、その後パターニングすることができるＧａＮ基板１１０上にマグネシウム拡散源層３３０を形成する。
[0030]フォトレジスト層を堆積およびパターニングして、１つまたは複数のエッチングマスク領域３４０を提供する。フォトレジストをエッチングマスクとして使用して、マグネシウム拡散源層３３０をパターニングして、所望のパターニングでＧａＮ基板上にマグネシウム拡散源領域３３２を生成する。ＳｉＮｘ、ＳｉＯ２、Ｎｉ、Ｐｔ、またはＡｕを含む他のエッチングマスクを、フォトレジストエッチングマスクの代わりに、またはフォトレジストエッチングマスクと組み合わせて使用することができることに留意されたい。次いで、残りのフォトレジストを除去する。一例として、ドープ領域を利用するデバイスは、このエッチングベースプロセスを利用することができる。
[0031]単一のマグネシウム拡散源領域３３２が図３Ａに示されているが、製造される特定のデバイスに適切であるように複数のマグネシウム拡散源が形成され得ることは、当業者には明らかであろう。当業者は、多くの変形、修正、および代替を認識するであろう。
[0032]図４は、本発明の一実施形態によるキャッピングされたＧａＮ基板を示す簡略化断面図である。図４を参照すると、キャッピング層またはキャップ層とも呼ばれるキャッピング構造４１０が、スパッタリングされたマグネシウム源層であってもよいマグネシウム源２１０の上に堆積されている。マグネシウム源２１０は、図３Ａおよび図３Ｂに関連して説明したパターニングされた源領域であってもよく、またはＧａＮ基板１１０の全体を覆ってもよい。キャッピング構造は、様々な堆積技術を使用して形成することができ、いくつかの異なるマグネシウム源をキャッピング構造４１０と共に利用することができる。
[0033]キャッピング構造の材料は、約５０ｎｍ～２００ｎｍの範囲の厚さでＰＥＣＶＤ堆積され得るＳｉＯ２の層と組み合わせた、約１００ｎｍ～２００ｎｍの範囲の厚さでスパッタリングされたＡｌＮを含むことができる。別の実施形態では、キャッピング構造は、約２０ｎｍ～５０ｎｍの範囲の厚さでＰＥＣＶＤ堆積され得るＳｉＮｘの層と組み合わせた、約１００ｎｍ～２００ｎｍの範囲の厚さでスパッタリングされたＡｌＮを含む。二重層キャッピング構造設計（例えば、ＡｌＮ／ＳｉＯ２またはＡｌＮ／ＳｉＮｘ）では、最初のＡｌＮ層は、スパッタリングされたマグネシウム源層を保護する役割を果たすことができ、２番目のＳｉＯ２またはＳｉＮｘ層は、最初のＡｌＮ層を保護する役割を果たすことができる。ＡｌＮ窒化物は、スパッタリングされると低密度かつ非晶質構造で特徴づけられ得、それによって酸化および他のプロセスに対して脆弱になる。したがって、二重層キャッピング構造設計は、この最初のＡｌＮ層を保護する。
[0034]いくつかの実施形態では、スパッタリングされたマグネシウム源を酸化から保護するために、マグネシウム源がスパッタリングされた後、スパッタリングされたマグネシウム源が真空環境または非酸化環境にある間にキャッピング層が堆積される。したがって、真空を破壊することなく、キャッピング層の１つまたは複数の部分（例えば、ＡｌＮ／ＳｉＯ２またはＡｌＮ／ＳｉＮｘ二重層キャッピング構造設計のいずれかの最初のＡｌＮ層）をスパッタリングする前に、マグネシウム源をスパッタリングことができる単一のシステムを使用することができる。あるいは、複数のシステムを適切なロードロックなどと共に利用することができる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0035]さらに別の実施形態では、キャッピング層は熱分解フォトレジストを含む。この実施形態では、５μｍ～２０μｍのフォトレジストをスピンコーティングによって形成し、次いで、フォーミングガス中で（例えば、６００～８００℃の温度で）熱分解することができる。
[0036]半導体成長反応器内で実行され、キャッピング層の存在が成長反応器を汚染するのでキャッピング層を使用しない拡散プロセスとは対照的に、キャッピング層を使用すると、下にあるマグネシウム源をアニーリング中に保護することができる。特に、非晶質キャッピング層は、半導体成長反応器に導入され、ドーパントをＧａＮ層または基板に拡散させるのに適した温度にさらされると、キャッピング層の分解をもたらし、おそらくは成長反応器の内側のキャッピング層の材料の再堆積をもたらす。
[0037]以下の実施例は、種々のマグネシウム源、例えばスパッタリングされたマグネシウム源が様々なキャッピング構造と共にどのように利用され得るかを示す。
[0038]フォトレジストキャッピング層を用いるＭｇ金属：この場合、フォトレジストは２μｍ～１０μｍの範囲の厚さを有することができ、主キャップとして機能する。いくつかの実施形態では、マグネシウムの酸化を防止するために、マグネシウム上に含有させる薄いＡｌＮ層（例えば、２０ｎｍ～５０ｎｍの範囲の厚さ）を利用することができる。この目的のために使用される場合、ＡｌＮは、一般にマグネシウム堆積後に、堆積されたマグネシウムを酸素にさらすことなく堆積される。これは、例えば、同じツール／チャンバで堆積を行うことによって、またはマグネシウム表面を不活性ガス雰囲気に保つことによって行うことができる。いくつかの実施形態では、ＡｌＮ層は、１０ｎｍ～１００ｎｍの範囲の厚さを有することができる。
[0039]ＡｌＮ／ＳｉＯ２キャッピング構造を用いる、ＭｇＦ２中に存在するＭｇ金属：この場合、キャッピング構造の最初の層としてＡｌＮが堆積またはスパッタリングされ、ＡｌＮ層上にＳｉＯ２層が形成される。ＡｌＮ層の厚さは４０ｎｍ～３００ｎｍの範囲であり得、ＳｉＯ２層の厚さは２０ｎｍ～２００ｎｍの範囲であり得、その結果、キャッピング構造の厚さは６０ｎｍ～５００ｎｍの範囲である。他の実施形態では、特定の用途に応じて様々な厚さを利用することができる。
[0040]スパッタリングされたＡｌＮ／ＳｉＮｘキャッピング構造を用いるＭｇ金属：この場合、起こり得るマグネシウム金属表面の酸化を回避するために、マグネシウム金属を酸素にさらすことなくマグネシウム金属堆積およびその後のＡｌＮスパッタリングを行うことができれば有利である。これは、例えば、同じツール／チャンバで堆積を行うことによって、またはマグネシウム金属表面を不活性ガス雰囲気に保つことによって行うことができる。ＡｌＮがキャッピング構造の最初の層として堆積またはスパッタリングされ得、ＳｉＮｘ層がＡｌＮ層上に形成される。ＡｌＮ層の厚さは４０ｎｍ～３００ｎｍの範囲であり得、ＳｉＮｘ層の厚さは２０ｎｍ～２００ｎｍの範囲であり得、その結果、キャッピング構造の厚さは６０ｎｍ～５００ｎｍの範囲である。他の実施形態では、特定の用途に応じて様々な厚さを利用することができる。
[0041]フォトレジストキャップを用いるＭｇＦ２：ＭｇＦ２は、空気への曝露に関して不活性である。このマグネシウム拡散源とフォトレジストキャップ層との組み合わせが利用される場合、通常のクリーンルーム清浄度警戒を超える特別な警戒は、典型的には利用されない。
[0042]ＡｌＮ／ＳｉＮｘキャップを用いるＭｇＦ２：ＭｇＦ２は、空気への曝露に関して不活性である。このマグネシウム拡散源とキャッピング構造との組み合わせが利用される場合、通常のクリーンルーム清浄度警戒を超える特別な警戒は、典型的には利用されない。
[0043]ＭｇＦ２は、ＭｇＦ２／ＡｌＮ／ＳｉＮ／フォトレジストの積み重ねからなる複合キャッピング構造と共に使用することができる。
[0044]フォトレジストキャップを用いる、Ｍｇ（ＡｌＮ－Ｍｇ）と共スパッタリングされたＡｌＮ：ＡｌＮ－Ｍｇは、高温の場合に限るが、酸化されやすいことが知られている。このＡｌＮ－Ｍｇの組み合わせがマグネシウム核酸源として使用され、フォトレジスト層がキャッピング層として使用される場合、通常のクリーンルーム清浄度警戒を超える特別な警戒は、典型的には利用されない。
[0045]ＡｌＮ／ＳｉＮｘキャップを用いるＡｌＮ－Ｍｇ：ＡｌＮ－Ｍｇ拡散源を構成するＡｌＮ層の形成中、２番目の（例えば、アンドープ）ＡｌＮ層のスパッタリングは、単にマグネシウム共スパッタリングを止めることによって同じツールで最も都合よく行われる。このように、ＧａＮ基板１１０上に、Ｍｇ／ＡｌＮ／ＡｌＮ／ＳｉＮｘ、またはＭｇ／ＡｌＮ／ＳｉＮｘの順で構造が形成される。
[0046]図５は、本発明の一実施形態による、アニールプロセス後のＧａＮ基板構造を示す簡略化断面図である。
[0047]マグネシウムがＧａＮに拡散してドープする拡散ドープＭｇ－ＧａＮ層を形成するために、図４に示す構造を図５に示すようにアニールする。したがって、図５は、ＧａＮ基板１１０、マグネシウムドープＧａＮ層５１０、マグネシウム源２１０、およびキャッピング構造４１０を含む、アニール後の構造を示す。一例として、アニールは、例えば、管状炉内で、Ｎ２またはＮ２／ＮＨ３またはＮ２／Ｈ２の環境下、１００トル～３バールの範囲の圧力で、１０００℃～１４００℃、例えば１１００℃～１２００℃の範囲の温度で行うことができる。温度が上昇するにつれて拡散速度が増加し、拡散時間（例えば、１時間）が増加するにつれて、拡散の深さおよび得られるＭｇ－ＧａＮ層５１０の厚さが増加する。
[0048]図５に示すように、ｐ型ドープＭｇ－ＧａＮ層５１０は、図５に示すアニールプロセス中にマグネシウムドーパントがＧａＮ基板１１０、典型的にはアンドープＧａＮ基板に拡散することによって形成される。ＧａＮ基板１１０は、１つ以上のアンドープまたはドープエピタキシャル層を含むことができる。図示された実施形態では、ドープＭｇ－ＧａＮ領域とも呼ばれるドープＭｇ－ＧａＮ層５１０は、約５０ｎｍ～２００ｎｍ、例えば７５ｎｍ～１００ｎｍの範囲の厚さを有するが、これは本発明では必須ではなく、他の実施形態では、ドープＭｇ－ＧａＮ層５１０は、特定の用途に応じてより薄いか、またはより厚い。
[0049]図６Ａは、本発明の一実施形態によるＧａＮ基板およびＭｇ－ＧａＮ層を示す簡略化断面図である。アニールおよび拡散プロセスの後、キャッピング構造４１０およびマグネシウム源２１０が図６Ａに示すように除去され、ドープＭｇ－ＧａＮ層５１０を有するＧａＮ基板１１０が得られる。キャッピング構造４１０およびマグネシウム源２１０に存在する材料に応じて、異なるプロセスを利用することができる。ＡｌＮ／ＳｉＯ２キャッピング構造には、ドライエッチング（Ｃｌ２＋Ａｒベース）を使用することができる。ＡｌＮ／ＳｉＮキャッピング構造には、ウェットエッチング（ＨＦ、次いでＴＭＡＨまたはＫＯＨ）またはドライエッチング（フッ素ベース、次いで塩素ベース）を使用することができる。フォトレジストキャッピング層には、ドライエッチング（酸素プラズマベース）を使用することができる。ウェットエッチングおよびドライエッチングによって熱分解フォトレジストに提供される利点は、エッチングプロセスが、Ｍｇ－ＧａＮ領域に達すると自己終結することができることである。当業者は、多くの変形、修正、および代替を認識するであろう。
[0050]図６Ｂは、本発明の一実施形態によるＧａＮ基板およびｐ型ドープＧａＮ層を示す簡略化断面図である。図６Ｂを参照すると、ドープＭｇ－ＧａＮ層６１０から水素を除去する処理手順を使用してｐ型ドープＧａＮ層５１０を形成するための、マグネシウムドーパントの活性化が示されている。一例として、窒素雰囲気中、８００℃で５分間の活性化を利用することができる。図１～図２および図４～図６Ｂに示すプロセスを使用して、以下でより詳細に説明するような多数のデバイスを含む、様々な光学、電子、および光電子デバイスの製造に好適なＧａＮ基板上にｐ型ドープＭｇ－ＧａＮ層６１０が提供される。
[0051]図７は、本発明の一実施形態によるマグネシウムを用いたＧａＮのドーピングを示すプロットである。ドープ構造の二次イオン質量分析（ＳＩＭＳ）プロファイルを示す図７に示すように、マグネシウムによるＧａＮエピタキシャル層のドーピングは、本発明の実施形態を使用して達成することができる。図７に示すＳＩＭＳプロファイルでは、ＡｌＧａＮマーカー層７２２、７２４、７２６のセット（ならびに、標識化されないが図７に示す５つのさらなるＡｌＧａＮマーカー層）を利用して、マグネシウムドーパントに関連する拡散の深さを特徴づけるが、本明細書で説明するようなＧａＮ基板１１０上に存在するＧａＮエピタキシャル層を使用して同様の結果を達成できることが理解されよう。図７では、アルミニウムのモル分率は、正規化された単位で右軸にプロットされている。マグネシウムのモル分率または濃度は、原子／ｃｍ３の単位で左軸にプロットされている。
[0052]図７のＳＩＭＳプロファイルによって示されるドープＧａＮエピタキシャル層は、ＡｌＮ－Ｍｇを含むマグネシウム拡散源、２６５ｎｍ厚のＡｌＮ層および１００ｎｍ厚のＳｉＯ２層を含むキャッピング構造を使用して形成された。マグネシウム拡散源およびキャッピング構造を有するＧａＮエピタキシャル層を、図５に示すプロセスと同様のプロセスで１１００℃で１．５時間アニールした。
[0053]マグネシウムドーパントがＧａＮエピタキシャル層内に拡散する深さを特徴づけるために、２００ｎｍ分離されたＡｌＧａＮマーカー層のセットがＧａＮエピタキシャル層内に形成され、最初のＡｌＧａＮマーカー層はＧａＮエピタキシャル層の表面から約７００ｎｍの深さに配置された。プロットでは、表面は５００ｎｍの深さに位置している。
[0054]図７を参照すると、ＳＩＭＳプロファイルは、ＧａＮエピタキシャル層への著しいマグネシウム拡散を示す。図７において交点７４０によってマークされた、表面から約３００ｎｍの深さにおいて、マグネシウム濃度は約２×１０１８ｃｍ－３であり、本発明の実施形態を使用して達成されたマグネシウム拡散の証拠を示す。
[0055]光学、電子、および光電子デバイスを含む様々なデバイスは、スパッタリングされたマグネシウム源を含むマグネシウム拡散源に基づくマグネシウム拡散プロセスを利用することができる。拡散およびドープ層形成プロセスは、半導体デバイス製造プロセスに、製造プロセス中の適切な時点で挿入することができる。一例として、本明細書に記載の方法およびシステムを利用して、以下を作成することができる。
・（例えば、電源デバイスの）ｐ－ｎダイオードを実現するためのｐ－ｎ接合
・種々の垂直デバイス（例えば、整流器またはトランジスタ）を実現するための接合終端延長（ｊｕｎｃｔｉｏｎ－ｔｅｒｍｉｎａｔｉｏｎ－ｅｘｔｅｎｓｉｏｎ）
・マージドｐ－ｎショットキーダイオードアクティブ
・ＦＩＮ－ＦＥＴ型デバイス用のゲート保護
・ＣＡＶＥＴデバイス用の電流遮断バリア層
・ｐゲートＨＥＭＴ電源デバイスまたはＬＪＦＥＴのゲート
[0056]いくつかの実施形態では、マグネシウムは、図３Ａおよび図３Ｂに示すように画定された源領域を超えて横方向に拡散し、半導体構造の他の部分の下で横方向に伸びるｐ型ドープ領域をもたらし得る。このような横方向の拡張は、通常、イオン注入プロセスでは発生しない。本明細書ではアンドープ領域のｐ型ドーピングが示されているが、他の実施形態は、ｎ型領域のｐ型ドーピングに提供して、ドーピングレベルを最初のｎ型ドーパント密度から低下したｎ型ドーパント密度へと下げる。さらに、マグネシウムを用いたｐ型ドーピングが示されているが、他のｐ型ドーパントを利用することもできる。さらに、ｎ型ドーパントを使用するｎ型ドーピングは、本明細書に示すｐ型ドーピングプロセスと同様の方法で利用することができる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0057]図８は、本発明のいくつかの実施形態による設計基板構造を示す簡略化した概略図である。図８に示すように、設計基板構造は、様々な電子用途および光学用途に適し得る。設計基板構造は、設計基板構造、例えば、剥離したシリコン（１１１）層８２５上に成長するエピタキシャル材料の熱膨張率（ＣＴＥ）と実質的に一致するＣＴＥを有することができるコア８１０（例えば、ＡｌＮ基板）を含む。
[0058]窒化ガリウム（ＧａＮ）系材料（ＧａＮ系層を含むエピタキシャル層）の成長を含む用途では、コア８１０は、多結晶セラミック材料、例えば、酸化イットリウムなどの結合材料を含むことができる多結晶窒化アルミニウム（ＡｌＮ）であってもよい。多結晶窒化ガリウム（ＧａＮ）、多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）、多結晶炭化シリコン（ＳｉＣ）、多結晶酸化亜鉛（ＺｎＯ）、多結晶三酸化ガリウム（Ｇａ２Ｏ３）などを含む他の材料をコアに利用することができる。
[0059]コア８１０の厚さは、１００～１，５００μｍ程度、例えば７５０μｍであり得る。コア８１０は、シェルまたは封入シェルと呼ぶことができる接着層８１２に封入される。一実施形態では、接着層８１２は、厚さが１，０００Å程度のテトラエチルオルトシリケート（ＴＥＯＳ）酸化物層を含む。他の実施形態では、接着層８１２の厚さは、例えば、１００Å～２，０００Åで変動する。いくつかの実施形態ではＴＥＯＳ酸化物が接着層８１２に利用されるが、後に堆積される層とその下の層または材料（例えば、セラミック、特に多結晶セラミック）との間を接着させる他の材料を、本発明の一実施形態にしたがって利用することができる。例えば、ＳｉＯ２または他の酸化シリコン（ＳｉｘＯｙ）は、セラミック材料によく接着し、例えば導電性材料のその後の堆積に適した表面を提供する。接着層８１２は、いくつかの実施形態ではコア８１０を完全に囲み、完全に封入されたコア８１０を形成し、ＬＰＣＶＤプロセス、または半導体処理、特に多結晶または複合基板および層と適合し得る他の適切な堆積プロセスを使用して形成することができる。接着層８１２は表面を提供し、その上に後続の層が接着して設計基板構造の要素を形成する。
[0060]封入接着層を形成するためのＬＰＣＶＤプロセス、スピンオンガラス／誘電体、炉ベースのプロセスなどの使用に加えて、ＣＶＤプロセスまたは同様の堆積プロセスを含む、他の半導体プロセスを本発明の実施形態に従って利用することができる。一例として、コア８１０の一部を被覆する堆積プロセスを利用することができ、コア８１０を裏返すことができ、堆積プロセスを繰り返してコア８１０のさらなる部分を被覆することができる。このように、いくつかの実施形態では、完全に封入された構造を提供するためにＬＰＣＶＤ技術が利用されるが、特定の用途に応じて他の膜形成技術を利用することができる。
[0061]接着層８１２を囲むように導電層８１４が形成される。一実施形態では、導電層８１４は、ポリシリコン（すなわち、多結晶シリコン）のシェルであり、ポリシリコンはセラミック材料に対する接着力が乏しいため、接着層８１２を囲むように形成される。導電層８１４がポリシリコンである実施形態では、ポリシリコン層の厚さは、５００～５，０００Å程度、例えば２，５００Åであり得る。いくつかの実施形態では、ポリシリコン層は、シェルとして形成されて接着層８１２（例えば、ＴＥＯＳ酸化物層）を完全に取り囲むことができ、それによって完全に封入された接着層８１２を形成し、ＬＰＣＶＤプロセスを使用して形成され得る。他の実施形態では、後述するように、導電性材料は、接着層８１２の一部分、例えば基板構造の下半分に形成することができる。いくつかの実施形態では、導電性材料は、完全に封入する層として形成され、その後、基板構造の片側で除去され得る。
[0062]一実施形態では、導電層８１４は、高導電性材料を提供するためにドープされたポリシリコン層、例えばｐ型ポリシリコン層を提供するためにホウ素でドープされたポリシリコン層とすることができる。いくつかの実施形態では、ホウ素によるドーピングは、高い導電性を提供するために１×１０１９ｃｍ－３～１×１０２０ｃｍ－３のレベルである。異なるドーパント濃度の他のドーパント（例えば、１×１０１６ｃｍ－３～５×１０１８ｃｍ－３の範囲のドーパント濃度のリン、ヒ素、ビスマスなど）を利用して、導電層８１４での使用に適したｎ型またはｐ型半導体材料を提供することができる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0063]導電層８１４の存在は、設計基板を半導体処理ツール、例えば静電チャック（ＥＳＣまたはｅチャック）を有するツールに静電チャックする間、有用である。導電層によって、半導体処理ツールにおける処理後、迅速にチャックから解除することができる。本発明の実施形態では、導電層８１４は、結合を含む後続の処理中のチャックとの電気的接触またはｅチャックへの容量性結合を可能にする。したがって、本発明の実施形態は、従来のシリコンウェハで利用される方法で処理することができる基板構造を提供する。当業者は、多くの変形、修正、および代替を認識するであろう。さらに、静電チャックと組み合わせて基板構造に高い熱伝導率を持たせると、その後の設計層およびエピタキシャル層の形成、ならびにその後のデバイス製造工程に、より良好な堆積条件を提供することができる。例えば、より低い応力、より均一な堆積厚、および後続の層形成を通した良好な化学量論制御をもたらすことができる望ましい熱プロファイルを提供することができる。
[0064]２番目の接着層８１６（例えば、厚さ１，０００Å程度のＴＥＯＳ酸化物層）が導電層８１４を取り囲んで形成される。２番目の接着層８１６は、いくつかの実施形態では導電層８１４を完全に取り囲んで完全に封入された構造を形成し、ＬＰＣＶＤプロセス、ＣＶＤプロセス、またはスピンオン誘電体の堆積を含む、他の任意の好適な堆積プロセスを使用して形成され得る。
[0065]バリア層８１８、例えば、窒化シリコン層は、２番目の接着層８１６を取り囲んで形成される。一実施形態では、バリア層８１８は、厚さが２，０００Å～５，０００Å程度の窒化シリコン層である。いくつかの実施形態では、バリア層８１８は、２番目の接着層８１６を完全に取り囲んで完全に封入された構造を形成し、ＬＰＣＶＤプロセスを使用して形成され得る。窒化シリコン層に加えて、ＳｉＣＮ、ＳｉＯＮ、ＡｌＮ、ＳｉＣなどを含む非晶質材料をバリア層８１８として利用することができる。いくつかの実装形態では、バリア層８１８は、バリア層８１８を形成するために構築されるいくつかの副層からなる。したがって、バリア層という用語は、単一の層または単一の材料を示すことを意図するものではなく、複合的に積層された１つまたは複数の材料を包含することを意図する。当業者は、多くの変形、修正、および代替を認識するであろう。
[0066]いくつかの実施形態では、バリア層８１８、例えば窒化シリコン層は、コアに存在する元素、例えばイットリウム（元素）、酸化イットリウム（すなわち、イットリア）、酸素、金属不純物、他の微量元素などの、例えば高温（例えば、１，０００℃）エピタキシャル成長プロセス中に設計基板が存在し得る半導体処理チャンバの環境への拡散および／または気体放出を防止する。本明細書に記載の封入層を利用して、非クリーンルーム環境用に設計された多結晶ＡｌＮを含むセラミック材料を、半導体プロセスフローおよびクリーンルーム環境で利用することができる。
[0067]典型的には、コアを形成するために利用されるセラミック材料は、１，８００℃の範囲の温度で焼成される。このプロセスは、セラミック材料中に存在するかなりの量の不純物を追い出すと予想される。これらの不純物は、焼結剤としてのイットリアの使用から生じるイットリウム、カルシウム、ならびに他の元素および化合物を含み得る。その後、８００℃～１，１００℃の範囲のはるかに低い温度で行われるエピタキシャル成長プロセス中のこれらの不純物のその後の拡散は、取るに足らないと予想される。しかしながら、従来の予想に反して、本発明者らは、セラミック材料の焼成温度よりはるかに低い温度でのエピタキシャル成長プロセス中であっても、設計基板の層を貫いて元素の著しい拡散が存在することを確認した。したがって、本発明の実施形態は、バリア層８１８を設計基板構造に一体化して、この望ましくない拡散を防止する。
[0068]結合層８２０（例えば、酸化シリコン層）は、バリア層８１８の一部、例えばバリア層８１８の上面に堆積され、その後、実質的な単結晶層８２５（例えば、図１に示す剥離したシリコン（１１１）層などの単結晶シリコン層）の結合中に使用される。結合層８２０は、いくつかの実施形態では、厚さが約１．５μｍであり得る。いくつかの実施形態では、結合層８２０の厚さは、結合誘起ボイドを緩和するために２０ｎｍ以上である。いくつかの実施形態では、結合層８２０の厚さは、０．７５～１．５μｍの範囲内である。
[0069]実質的な単結晶層８２５（例えば、剥離したＳｉ（１１１））は、エピタキシャル材料を形成するためのエピタキシャル成長プロセス中の成長層としての使用に適している。いくつかの実施形態では、エピタキシャル材料は厚さ２μｍ～１０μｍのＧａＮ層を含むことができ、それは光電子、ＲＦ、および電源デバイスで利用される複数の層のうちの１つとして利用することができる。一実施形態では、実質的な単結晶層８２５は、層移動プロセスを使用して結合層８２０に取り付けられた単結晶シリコン層を含む。
[0070]設計基板構造に関するさらなる説明は、２０１７年６月１３日に出願された米国特許第１０，２９７，４４５号および２０１７年６月１３日に出願された米国特許第１０，１３４，５８９号明細書に提供されており、その開示は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。図８は、いくつかの実施形態においてエピタキシャル成長中に使用することができる設計基板の例を提供するが、図１に関連して論じられたように、他の基板が利用され得ることを理解するであろう。
[0071]図９は、本発明の一実施形態によるドープＧａＮ層の形成方法を示す簡略化フローチャートである。特定の実施形態では、ドープＧａＮ層は、マグネシウムでドープされたｐ型層である。方法９００は、窒化ガリウム層を含む基板構造の提供（９１０）を含む。窒化ガリウム層は、特定の用途に応じて、最初はドープされなくても、またはドープされてもよい。いくつかの実施形態では、窒化ガリウム層はＧａＮ基板の構成要素である。他の実施形態では、窒化ガリウム層は設計基板に機械的に結合される。一例として、基板構造は、多結晶セラミックコア、多結晶セラミックコアを封入するバリア層、バリア層に結合された結合層、および結合層に結合された実質的な単結晶層を含む、設計基板構造を含むことができる。
[0072]方法はまた、窒化ガリウム層（９１２）上に、例えば、ＧａＮ層上にドーパント源層をスパッタリングすることによってドーパント源層を形成すること、およびドーパント源層（９１４）の上にキャッピング構造を堆積することを含む。ドーパント源層は、５ｎｍ～２０ｎｍの範囲の厚さを有するマグネシウム金属を含むことができる。あるいは、ドーパント源層は、５ｎｍ～５０ｎｍの範囲の厚さを有するフッ化マグネシウム層を含むことができる。ドーパント源層は、１０ｎｍ～５０ｎｍの範囲の厚さを有する窒化アルミニウムマグネシウム複合材料を含むことができる。この場合、窒化アルミニウムマグネシウム複合材料中のマグネシウム濃度は、１×１０１９ｃｍ３～１０％の範囲であり得る。これらのドーパント源に加えて、ＡｌＮ－ＭｇおよびＡｌＮ－ＭｇＦ２ドーパント源を含む、本明細書で論じられた様々なドーパント源を利用することができる。
[0073]いくつかの実施形態では、方法は、例えばスパッタリングによってドーパント源層を形成する前に、表面調製プロセスを実行することを含むことができる。表面調製プロセスは、有機洗浄プロセス、金属洗浄プロセス、および／または酸化物除去プロセスのうちの１つ以上または全部を含むことができる。
[0074]方法はさらに、基板構造をアニールして窒化ガリウム層（９１６）にドーパントを拡散させることと、キャッピング構造およびドーパント源層（９１８）を除去することと、拡散されたドーパント（９２０）を活性化することとを含む。一例として、基板構造をアニールすることは、約１０００℃～約１４００℃の範囲の温度で行うことができる。
[0075]図９に示す特定の工程は、本発明のいくつかの実施形態によるドープ（例えば、ｐ型）ＧａＮ層を形成する特定の方法を提供することを理解されたい。代替の実施形態にしたがって、他の一連の工程を実行することもできる。例えば、本発明の代替の実施形態は、上記で概説した工程を異なる順序で実行してもよい。さらに、図９に示す個々の工程は、個々の工程と同様に適切な様々な順序で実行することができる複数のサブ工程を含むことができる。さらに、特定の用途に応じて、さらなる工程を追加または削除することができる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0076]本明細書ではＧａＮ層について説明するが、本発明はＧａＮに限定されず、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、それらの組み合わせなどを含む他のＩＩＩ－Ｖ族材料を利用することができる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0077]いくつかの実施形態を層の観点から説明したが、層という用語は、層が、関心のある層を形成するために構築されるいくつかの副層を含むことができるように理解されるべきである。したがって、層という用語は、単一の材料からなる単一の層を示すことを意図するものではなく、所望の構造を形成するために複合的に積層された１つまたは複数の材料を包含することを意図する。当業者は、多くの変形、修正、および代替を認識するであろう。
[0078]また、本明細書に記載の実施例および実施形態は例示のみを目的としており、それに照らして様々な修正または変更が当業者に示唆され、本出願の精神および範囲ならびに添付の特許請求の範囲内に含まれるべきであることも理解される。

Claims (20)

  1. ｐ型窒化ガリウム層を形成する方法であって、
    窒化ガリウム層を含む基板構造を提供することと、
    前記窒化ガリウム層上にマグネシウムを含むドーパント源をスパッタリングすることと、
    前記ドーパント源の上方にキャッピング構造を堆積させることと、
    前記基板構造をアニールして、前記窒化ガリウム層内にマグネシウムを拡散させることと、
    前記キャッピング構造および前記ドーパント源を除去することと、
    拡散した前記マグネシウムを活性化して前記ｐ型窒化ガリウム層を形成すること
    を含む方法。
  2. 前記ドーパント源が、２０ｎｍ～５０ｎｍの範囲の厚さを有するフッ化マグネシウムの層を含む、請求項１に記載の方法。
  3. 前記ドーパント源が、５ｎｍ～５０ｎｍの範囲の厚さを有する窒化アルミニウムマグネシウム複合材料の層を含む、請求項１に記載の方法。
  4. 前記基板構造が、
    多結晶セラミックコアと、
    前記多結晶セラミックコアを封入するバリア層と、
    前記バリア層に結合された結合層と、
    前記結合層に結合された実質的な単結晶層
    を含む、請求項１に記載の方法。
  5. ドープ窒化ガリウム層を形成する方法であって、
    窒化ガリウム層を含む基板構造を提供することと、
    前記窒化ガリウム層の上方にドーパント源層を形成することと、
    前記ドーパント源層の上方にキャッピング構造を堆積させることと、
    前記基板構造をアニールして、前記窒化ガリウム層内にドーパントを拡散させることと、
    前記キャッピング構造および前記ドーパント源層を除去することと、
    拡散した前記ドーパントを活性化すること
    を含む方法。
  6. 前記ドーパント源層を形成することが、前記窒化ガリウム層の上方に前記ドーパント源層をスパッタリングすることを含む、請求項５に記載の方法。
  7. 前記ドーパント源層を形成する前に、表面調製プロセスを実行することをさらに含む、請求項５に記載の方法。
  8. 前記表面調製プロセスが有機洗浄プロセスを含む、請求項７に記載の方法。
  9. 前記表面調製プロセスが金属洗浄プロセスを含む、請求項７に記載の方法。
  10. 前記表面調製プロセスが酸化物除去プロセスを含む、請求項７に記載の方法。
  11. 前記表面調製プロセスが、有機洗浄プロセス、金属洗浄プロセス、および酸化物除去プロセスを含む、請求項７に記載の方法。
  12. 前記窒化ガリウム層がドープされていない、請求項５に記載の方法。
  13. 前記ドーパント源層が、５ｎｍ～２０ｎｍの範囲の厚さを有するマグネシウムを含み、前記窒化ガリウム層が、ｐ型窒化ガリウム層を含む、請求項５に記載の方法。
  14. 前記ドーパント源層が、２０ｎｍ～５０ｎｍの範囲の厚さを有するフッ化マグネシウムを含む、請求項５に記載の方法。
  15. 前記ドーパント源層が、５ｎｍ～５０ｎｍの範囲の厚さを有する窒化アルミニウムマグネシウム複合材料を含む、請求項５に記載の方法。
  16. 前記窒化アルミニウムマグネシウム複合材料中のマグネシウム濃度が１×１０１９ｃｍ３～１０％の範囲である、請求項１５に記載の方法。
  17. 前記基板構造をアニールすることが、約１０００℃～約１４００℃の範囲の温度で行われる、請求項５に記載の方法。
  18. 前記基板構造が、
    多結晶セラミックコアと、
    前記多結晶セラミックコアを封入するバリア層と、
    前記バリア層に結合された結合層と、
    前記結合層に結合された実質的な単結晶層
    を含む、請求項５に記載の方法。
  19. 前記キャッピング構造が、前記基板構造内のマグネシウム注入損傷をアニールするように機能することができる、請求項５に記載の方法。
  20. 前記ドーパント源層を形成する前に、前記窒化ガリウム層上にマスクを形成することをさらに含み、前記マスクが、前記窒化ガリウム層の上面の１つまたは複数の部分を露出させる、請求項５に記載の方法。
JP2022548476A 2020-02-11 2021-02-10 スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム Pending JP2023513262A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062975075P 2020-02-11 2020-02-11
US62/975,075 2020-02-11
PCT/US2021/017434 WO2021163175A1 (en) 2020-02-11 2021-02-10 Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources

Publications (2)

Publication Number Publication Date
JP2023513262A true JP2023513262A (ja) 2023-03-30
JPWO2021163175A5 JPWO2021163175A5 (ja) 2024-02-21

Family

ID=77177870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022548476A Pending JP2023513262A (ja) 2020-02-11 2021-02-10 スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム

Country Status (7)

Country Link
US (1) US11881404B2 (ja)
EP (1) EP4104214A4 (ja)
JP (1) JP2023513262A (ja)
KR (1) KR20220150908A (ja)
CN (1) CN115088079A (ja)
TW (1) TW202147406A (ja)
WO (1) WO2021163175A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
TWI822222B (zh) * 2022-08-02 2023-11-11 華邦電子股份有限公司 半導體結構及其形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111719A (en) * 1976-12-06 1978-09-05 International Business Machines Corporation Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium
CA1186785A (en) * 1982-09-07 1985-05-07 Her Majesty The Queen, In Right Of Canada, As Represented By The Minister Of National Defence Electret semiconductor solar cell
US6274894B1 (en) * 1999-08-17 2001-08-14 Advanced Micro Devices, Inc. Low-bandgap source and drain formation for short-channel MOS transistors
JP2008078332A (ja) * 2006-09-20 2008-04-03 Toyota Central R&D Labs Inc ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法
JP4740083B2 (ja) * 2006-10-05 2011-08-03 株式会社東芝 半導体装置、およびその製造方法
JP5103979B2 (ja) 2007-03-27 2012-12-19 豊田合成株式会社 ＩＩＩ族窒化物系化合物半導体に対する電極形成方法及びｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
JP4805299B2 (ja) 2008-03-28 2011-11-02 古河電気工業株式会社 電界効果トランジスタの製造方法
US8030188B2 (en) * 2008-12-05 2011-10-04 Electronics And Telecommunications Research Institute Methods of forming a compound semiconductor device including a diffusion region
US7977151B2 (en) * 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
US8569158B2 (en) * 2011-03-31 2013-10-29 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
US8846482B2 (en) * 2011-09-22 2014-09-30 Avogy, Inc. Method and system for diffusion and implantation in gallium nitride based devices
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
FR3026557B1 (fr) * 2014-09-26 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage d'un semi-conducteur a base de gan
WO2016126912A1 (en) * 2015-02-06 2016-08-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions
US10032628B2 (en) * 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
CN109716508B (zh) 2016-06-24 2023-08-15 克罗米斯有限公司 多晶陶瓷衬底及其制造方法
JP6683044B2 (ja) * 2016-07-12 2020-04-15 富士電機株式会社 半導体装置の製造方法
EP3281915B1 (en) 2016-08-10 2019-02-20 Umicore Precursors for lithium transition metal oxide cathode materials for rechargeable batteries
CN111919281B (zh) 2018-02-12 2024-04-02 克罗米斯有限公司 通过扩散来在氮化镓材料中形成掺杂区的方法及系统
US10930506B2 (en) * 2018-06-20 2021-02-23 Lawrence Livermore National Security, Llc Gallidation assisted impurity doping

Also Published As

Publication number Publication date
KR20220150908A (ko) 2022-11-11
US11881404B2 (en) 2024-01-23
EP4104214A4 (en) 2024-03-27
CN115088079A (zh) 2022-09-20
WO2021163175A1 (en) 2021-08-19
EP4104214A1 (en) 2022-12-21
TW202147406A (zh) 2021-12-16
US20210249269A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
JP7416556B2 (ja) 電力およびｒｆ用途用の設計された基板構造
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
KR102458634B1 (ko) 전력 디바이스를 위한 질화 갈륨 에피택셜 구조
US11387101B2 (en) Methods of manufacturing engineered substrate structures for power and RF applications
CN110036485B (zh) 具有集成型钳位二极管的横向高电子迁移率的晶体管
CN111919281B (zh) 通过扩散来在氮化镓材料中形成掺杂区的方法及系统
JP2016072629A (ja) ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法
US11881404B2 (en) Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
CN110291645B (zh) 用于垂直型功率器件的方法和系统
JP2015015467A (ja) ＧａＮ膜中におけるドーパント種の電気的活性化方法
TWI839076B (zh) 用於功率及rf應用的工程基板結構
JP2017168671A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240210