WO2023007781A1 - 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法 Download PDF

Info

Publication number
WO2023007781A1
WO2023007781A1 PCT/JP2022/005973 JP2022005973W WO2023007781A1 WO 2023007781 A1 WO2023007781 A1 WO 2023007781A1 JP 2022005973 W JP2022005973 W JP 2022005973W WO 2023007781 A1 WO2023007781 A1 WO 2023007781A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
magnesium
semiconductor device
region
Prior art date
Application number
PCT/JP2022/005973
Other languages
English (en)
French (fr)
Inventor
真斗 出来
順 陸
浩 天野
善央 本田
敦之 田中
佑太 伊藤
Original Assignee
国立大学法人東海国立大学機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021121826A external-priority patent/JP2023017508A/ja
Priority claimed from JP2021174661A external-priority patent/JP2023064399A/ja
Application filed by 国立大学法人東海国立大学機構 filed Critical 国立大学法人東海国立大学機構
Priority to CN202280052314.9A priority Critical patent/CN117716509A/zh
Publication of WO2023007781A1 publication Critical patent/WO2023007781A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Definitions

  • a known technique is to form a p-type region by ion-implanting magnesium (Mg), which is an acceptor impurity, into an arbitrary position of a nitride semiconductor substrate.
  • Mg ion-implanting magnesium
  • a technique of forming an electrode on a p-type region is also known.
  • Japanese Patent Application Laid-Open No. 2021-28932 and US Patent Application Publication No. 2019/0393038 disclose related techniques.
  • This specification provides a technique capable of forming a p-type region and effectively reducing the contact resistance between the p-type region and the electrode.
  • An embodiment of the method for manufacturing a nitride semiconductor device disclosed in this specification includes a magnesium layer forming step of forming a magnesium layer containing magnesium as a main component on the surface of a nitride semiconductor substrate.
  • the manufacturing method includes an annealing step of annealing the nitride semiconductor substrate on which the magnesium layer is formed.
  • the inventors discovered a technique for forming and annealing a magnesium layer on a nitride semiconductor substrate. This makes it possible to form the p-type region and effectively reduce the contact resistance between the p-type region and the electrode.
  • a magnesium layer may be formed on at least part of the surface of the p-type region of the nitride semiconductor substrate, in which the p-type region is exposed on at least part of the surface.
  • the nitride semiconductor substrate having the magnesium layer formed thereon may be annealed in an atmosphere containing nitrogen to transform the magnesium layer into an intermediate layer containing magnesium and nitrogen.
  • the manufacturing method may further include an electrode layer forming step of forming an electrode layer on at least part of the upper surface of the intermediate layer. Details of the effect will be described in Examples.
  • a step of reducing the film thickness of the intermediate layer may be further provided after the annealing step.
  • the electrode layer may be formed on the upper surface of the intermediate layer after the film thickness is reduced.
  • the magnesium layer forming step may selectively form a magnesium layer on at least a part of a specific region of the surface of the p-type region.
  • the magnesium layer forming step may include a step of forming a mask layer having openings corresponding to specific regions on the surface of the nitride semiconductor substrate.
  • the step of forming the magnesium layer may comprise depositing the magnesium layer through a mask layer.
  • An n-type region may be exposed on a portion of the surface of the nitride semiconductor substrate.
  • the magnesium layer may be formed on at least part of the surface of the p-type region and the magnesium layer may not be formed on the surface of the n-type region.
  • the electrode layer may be formed so as to span between the intermediate layer formed in the p-type region and the n-type region.
  • the manufacturing method may include a defect formation step of forming crystal defects from the surface of the nitride semiconductor substrate to the inside.
  • the magnesium layer may be a solid layer.
  • the diffusion rate can be increased by thermally diffusing Mg into the regions where crystal defects are formed. Solid phase diffusion also enables Mg to diffuse to a sufficient depth. Since there is no need to use Mg ion implantation, the generation of nitrogen vacancies can be suppressed. As a result, it becomes possible to form a p-type region.
  • a protective layer forming step of forming a protective layer on the surface of the magnesium layer may be further provided.
  • the annealing step may heat the nitride semiconductor substrate on which the protective layer is formed. Details of the effect will be described in Examples.
  • a pre-annealing step of heating the nitride semiconductor substrate at a temperature lower than that of the annealing step may be further included.
  • the pre-annealing step may be performed after the magnesium layer forming step and before the protective layer forming step. Details of the effect will be described in Examples.
  • a step of removing an altered layer formed on the surface of the magnesium layer by the pre-annealing step may be further included.
  • a protective layer may be formed on the surface of the magnesium layer from which the altered layer has been removed. Details of the effect will be described in Examples.
  • the manufacturing method may include a defect formation step of forming crystal defects from the surface of the nitride semiconductor substrate to the inside.
  • the magnesium layer may be a melt containing magnesium.
  • the melt may contain Zn.
  • the temperature of the melt may be 450° C. or higher.
  • the defect formation step may include a step of implanting nitrogen ions from the surface of the nitride semiconductor substrate. Details of the effect will be described in Examples.
  • One embodiment of the nitride semiconductor device disclosed in this specification comprises a nitride semiconductor substrate having a p-type region exposed on at least part of the surface.
  • the nitride semiconductor device includes an intermediate layer disposed on at least part of the upper surface of the p-type region and containing magnesium and nitrogen.
  • the nitride semiconductor device includes an electrode layer arranged on at least part of the upper surface of the intermediate layer.
  • the inventors have found a configuration in which an intermediate layer containing magnesium and nitrogen is arranged between the p-type region of the nitride semiconductor substrate and the electrode layer. As a result, the contact resistance between the p-type region and the electrode layer can be significantly reduced as compared with the case where the intermediate layer is not provided.
  • the intermediate layer may have an amorphous structure.
  • the intermediate layer may contain gallium.
  • the concentration of gallium in the intermediate layer may decrease with increasing distance from the interface between the p-type region and the intermediate layer.
  • the acceptor concentration and other impurity concentrations of the p-type region may range from 1 ⁇ 10 16 to 1 ⁇ 10 20 cm ⁇ 3 .
  • the thickness of the intermediate layer may be 1000 nm or less.
  • the nitride semiconductor substrate may further include an n-type region exposed on a portion of the surface.
  • the electrode layer may be arranged across the n-type region and the p-type region.
  • An intermediate layer may be arranged between the p-type region and the electrode layer, and no intermediate layer may be arranged between the n-type region and the electrode layer.
  • the nitride semiconductor substrate may be gallium nitride.
  • the intermediate layer may be magnesium nitride.
  • the concentration distribution of magnesium in the direction perpendicular to the surface of the nitride semiconductor substrate has a maximum value within the first region from the surface to a depth of 100 nm. have.
  • the maximum value is 1 ⁇ 10 20 cm ⁇ 3 or more.
  • the concentration distribution of magnesium may vary by one order of magnitude or more in the second region with a width of 100 nanometers or less that spreads in the depth direction from the maximum value.
  • the magnesium concentration distribution may have a singular point in the second region where the concentration gradient abruptly decreases. There may be a constant concentration region where the magnesium concentration is substantially constant from the singular point toward the depth direction. The width of the constant concentration region in the depth direction may be 50 nanometers or more.
  • a planar density of loop defects in a cross-sectional view of the region to which magnesium is added may be 1 ⁇ 10 5 [pieces/cm 2 ] or less.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device 1 according to Example 1;
  • FIG. 4 is a flowchart for explaining a method for manufacturing the semiconductor device 1;
  • 4A to 4C are cross-sectional views illustrating a method for manufacturing the semiconductor device 1;
  • 4A to 4C are cross-sectional views illustrating a method for manufacturing the semiconductor device 1;
  • 4A to 4C are cross-sectional views illustrating a method for manufacturing the semiconductor device 1;
  • FIG. 4 is a diagram showing measurement results of current-voltage characteristics;
  • FIG. 4 is a diagram showing measurement results of current-voltage characteristics;
  • 10 is a schematic cross-sectional view of a semiconductor device 101 according to Example 2; 4 is a flowchart for explaining a method for manufacturing the semiconductor device 101; 4A to 4C are cross-sectional views illustrating a method for manufacturing the semiconductor device 101; It is a cross-sectional schematic diagram of the semiconductor device 201 of a comparative example.
  • 4 is a flow chart of a method for manufacturing a nitride semiconductor substrate; It is sectional drawing which shows the manufacturing process of a nitride semiconductor substrate. It is sectional drawing which shows the manufacturing process of a nitride semiconductor substrate. It is sectional drawing which shows the manufacturing process of a nitride semiconductor substrate. It is sectional drawing which shows the manufacturing process of a nitride semiconductor substrate. It is sectional drawing which shows the manufacturing process of a nitride semiconductor substrate.
  • 4 is a graph showing an Mg concentration distribution profile; 4 is an SNDM cross-sectional observation image of the p-type GaN region of the present example. It is an SNDM cross-sectional observation image of a p-type GaN region of a comparative example.
  • FIG. 1 shows a schematic cross-sectional view of a semiconductor device 1 according to the first embodiment.
  • the semiconductor device 1 has a structure in which a semiconductor substrate 10, an intermediate layer 13, and an electrode layer 14 are laminated in this order.
  • a semiconductor substrate 10 has a structure in which a p-type GaN layer 12 is laminated on a GaN substrate 11 . That is, the p-type GaN layer 12 is exposed over the entire surface of the semiconductor substrate 10 .
  • the impurity of the p-type GaN layer 12 is magnesium, and its concentration is in the range of 1 ⁇ 10 16 to 1 ⁇ 10 20 cm ⁇ 3 .
  • the intermediate layer 13 is arranged on the entire upper surface of the p-type GaN layer 12 .
  • the intermediate layer 13 is a compound containing magnesium and nitrogen.
  • the intermediate layer 13 is magnesium nitride (MgNx).
  • the thickness T3 of the intermediate layer 13 is 1000 nm or less, preferably 300 nm or less.
  • the concentration of nitrogen in the intermediate layer 13 decreases from the upper surface 13u of the intermediate layer 13 toward the p-type GaN layer 12 side. This is because the intermediate layer 13 is a layer formed by diffusing nitrogen from the upper surface 13u by annealing a magnesium layer in a nitrogen atmosphere, as will be described later.
  • the intermediate layer 13 contains gallium, and the p-type GaN layer 12 contains magnesium.
  • the concentration of gallium in intermediate layer 13 decreases with increasing distance from interface IF1 between p-type GaN layer 12 and intermediate layer 13 .
  • the concentration of magnesium in the p-type GaN layer 12 decreases with increasing distance from the interface IF1. This is because interdiffusion occurs at the interface IF1 in the annealing process described later.
  • the intermediate layer 13 has an amorphous structure. This is because the intermediate layer 13 is a magnesium nitride layer formed by nitrogen annealing. It can be confirmed by XPS (X-ray photoelectron spectroscopy) that the intermediate layer 13 has an amorphous structure.
  • magnesium nitride layer without using nitrogen annealing.
  • nitrogen annealing there is a method of sputtering magnesium in a nitrogen atmosphere.
  • a magnesium nitride layer formed without nitrogen annealing may not have an amorphous structure and may contain microcrystals.
  • the nitrogen concentration does not change in the thickness direction. Therefore, by analyzing the presence or absence of an amorphous structure and the distribution of nitrogen concentration in the thickness direction, it is possible to specify whether or not the intermediate layer 13 is a layer formed by nitrogen annealing.
  • the electrode layer 14 is arranged on the entire upper surface of the intermediate layer 13 .
  • the structure and thickness of the electrode layer 14 are not particularly limited.
  • the electrode layer 14 has a structure in which gold is laminated on nickel.
  • step S1 a semiconductor substrate 10 having a p-type GaN layer 12 stacked on a GaN substrate 11 is formed.
  • the semiconductor substrate 10 may be formed by growing a p-type GaN layer 12 on a GaN substrate 11 by an epitaxial growth method (eg, MOVPE method, HVPE method, MBE method).
  • MOVPE method MOVPE method
  • HVPE method HVPE method
  • MBE method MBE method
  • a magnesium layer forming step is performed. Specifically, a magnesium layer 13A is formed on the surface of the p-type GaN layer 12 (see FIG. 3).
  • the magnesium layer 13A is a layer containing magnesium as a main component.
  • the magnesium layer 13A may contain other elements such as fluorine and oxygen.
  • the thickness T1 of the magnesium layer 13A was set to 50 nm.
  • the magnesium layer 13A can be formed using various methods and devices. For example, an EB vapor deposition device, a resistance heating vapor deposition device, a sputtering device, or the like may be used.
  • step S3 an annealing process is performed. Specifically, the semiconductor substrate 10 on which the magnesium layer 13A is formed is annealed in an atmosphere containing nitrogen.
  • the annealing temperature can range from 300 to 1000°C.
  • Annealing time can be set as appropriate. Annealing can be performed using a variety of methods and apparatus. In this example, annealing was performed at 800° C. for 60 minutes using an RTA (Rapid thermal anneal) apparatus.
  • RTA Rapid thermal anneal
  • the annealing process allows nitrogen in the atmosphere to diffuse from the surface of the magnesium layer 13A. Therefore, the magnesium layer 13A can be changed to the intermediate layer 13 (magnesium nitride) (see FIG. 4).
  • the thickness T2 of intermediate layer 13 after annealing is greater than the thickness T1 before annealing. In this example, the thickness T1 was 50 nm and the thickness T2 was 80-100 nm. Further, the annealing process can cause interdiffusion between the p-type GaN layer 12 and the magnesium layer 13A.
  • step S4 a step of reducing the film thickness of the intermediate layer 13 is performed.
  • the film thickness of the intermediate layer 13 is reduced from the thickness T2 (FIG. 4) to the thickness T3 (FIG. 5).
  • This step can be performed by various methods such as wet etching using aqua regia or hydrofluoric acid, dry etching, and polishing.
  • wet etching with aqua regia is used to reduce the thickness from the thickness T2 (80 to 100 nm) to the thickness T3 (approximately 20 nm).
  • step S5 an electrode layer forming process is performed. Specifically, the electrode layer 14 is formed on the upper surface of the intermediate layer 13 after the thickness reduction.
  • the electrode layer 14 has a structure in which nickel and gold are laminated in this order.
  • step S6 the semiconductor device 1 having the electrode layer 14 formed thereon is annealed in an oxygen atmosphere. As a result, a contact made of nickel oxide can be formed. In this example, annealing was performed at 525° C. for 5 minutes. As described above, the semiconductor device 1 shown in FIG. 1 is completed.
  • FIG. 6 shows the measurement results.
  • the horizontal axis indicates voltage.
  • a forward voltage is applied to the electrode layer 14 with respect to the p-type GaN layer 12 .
  • a case where a positive voltage is applied to the p-type GaN layer 12 with respect to the electrode layer 14 is referred to as a reverse voltage.
  • the vertical axis is current.
  • Graph G0 is the measured value in the semiconductor device of the comparative example.
  • the semiconductor device of the comparative example has a structure in which the electrode layer 14 is directly arranged on the p-type GaN layer 12 without the intermediate layer 13 .
  • Graphs G1 and G2 are measured values in the semiconductor device of this example.
  • Graph G1 shows measured values in a semiconductor device in which electrode layer 14 is arranged on thick intermediate layer 13 (FIG. 4, thickness T2).
  • Graph G2 is the measured value for a semiconductor device in which the electrode layer 14 is arranged on the thin intermediate layer 13 (FIG. 1, thickness T3).
  • the current value can be increased up to 1,000,000 times in the semiconductor device of the present example compared to the semiconductor device of the comparative example.
  • provision of the intermediate layer 13 makes it possible to significantly reduce the contact resistance.
  • the current value can be further increased up to 1000 times. That is, by thinning the intermediate layer 13, it is possible to further reduce the contact resistance.
  • the current value of the reverse voltage is about 10 times higher than the current value of the forward voltage.
  • the current value of the reverse voltage and the current value of the forward voltage are almost equal. That is, by thinning the intermediate layer 13, the rectifying effect can be suppressed. It becomes possible to form a good ohmic contact.
  • a model that can reduce the contact resistance by interposing the intermediate layer 13 will be described. Since p-type gallium nitride, which is a compound semiconductor, has many defects, band bending exists on the surface of the material. Therefore, the energy barrier against holes is increased. Therefore, according to the technique of the present specification, magnesium can be diffused into the surface of the p-type GaN layer 12 by depositing the magnesium layer 13A on the p-type GaN layer 12 and annealing it. Magnesium terminates defects in gallium nitride and increases the acceptor concentration, thereby reducing the degree of band bending. This can reduce the energy barrier against holes. Further, in the technology of this specification, the electrode layer 14 is formed on the intermediate layer 13 . Thereby, the electrode can be formed while maintaining the state in which the energy barrier against holes is reduced. As a result, it becomes possible to reduce the contact resistance.
  • an intermediate layer 13 (magnesium nitride) formed by nitrogen annealing is arranged between the low-concentration p-type GaN layer and the electrode.
  • an intermediate layer 13 magnesium nitride formed by nitrogen annealing is arranged between the low-concentration p-type GaN layer and the electrode.
  • FIG. 7 shows a schematic cross-sectional view of a semiconductor device 101 according to the second embodiment.
  • a semiconductor device 101 is a lateral MOSFET with a planar gate.
  • the semiconductor device 101 has a semiconductor substrate 110 .
  • the semiconductor substrate 110 includes a drain layer 111a made of high-concentration n-type (n + -type) GaN, a drift layer 111b made of low-concentration n-type (n ⁇ -type) GaN, and a body made of low-concentration p-type (p ⁇ -type) GaN.
  • the layers 112 have a laminated structure. In this example, the magnesium concentration of the body layer 112 was set to 1 ⁇ 10 18 cm ⁇ 3 .
  • An n-type GaN source region 116 and a drain region 117 are arranged above the body layer 112 .
  • the source region 116 and the drain region 117 are regions formed by ion implantation, and are regions that are partially exposed on the surface of the semiconductor substrate 110 .
  • a gate insulating film 119 and a gate electrode 118 are arranged in a region between the source region 116 and the drain region 117 .
  • Gate electrode 118 is arranged on the upper surface of body layer 112 with gate insulating film 119 interposed therebetween.
  • An intermediate layer 113 is arranged in a region of the body layer 112 exposed on the surface of the semiconductor substrate 110 where the gate insulating film 119 is not arranged. Since the structure of the intermediate layer 113 is the same as that of the intermediate layer 13 of Example 1, description thereof is omitted.
  • the source electrode 114 s is in contact with the top surface of the source region 116 and the top surface of the intermediate layer 113 . That is, source electrode 114 s is arranged across source region 116 and body layer 112 . An intermediate layer 113 is arranged between the source electrode 114 s and the body layer 112 . On the other hand, intermediate layer 113 is not arranged between source electrode 114 s and source region 116 . A contact region between the source electrode 114s and the body layer 112 forms a body contact BC. Since the function of the body contact BC is well known, the explanation is omitted.
  • the drain electrode 114 d is arranged across the drain region 117 and the body layer 112 .
  • An intermediate layer 113 is arranged between the drain electrode 114 d and the body layer 112 .
  • intermediate layer 113 is not arranged between drain electrode 114 d and drain region 117 .
  • a contact region between the drain electrode 114d and the body layer 112 forms a body contact BC.
  • step S11 a semiconductor substrate 110 is formed. Specifically, the drift layer 111b and the body layer 112 are epitaxially grown on the drain layer 111a.
  • step S12 source region 116 and drain region 117 are formed. Specifically, silicon or germanium is ion-implanted into body layer 112 through a mask having openings corresponding to source region 116 and drain region 117 .
  • a gate electrode forming step is performed. Specifically, the gate electrode 118 is formed on the upper surface of the body layer 112 between the source region 116 and the drain region 117 with the gate insulating film 119 interposed therebetween.
  • the gate insulating film 119 is an insulating film formed by depositing SiO 2 , Al 2 O 3 or the like by an atomic deposition method or the like.
  • the gate electrode 118 is polysilicon doped with impurities such as boron.
  • the gate electrode 118 can be formed using a well-known photolithographic technique and dry etching process.
  • a magnesium layer forming step is performed. Specifically, a mask layer having openings corresponding to specific regions is formed. The specific region is the region where the magnesium layer 113A is formed. In this embodiment, the specific region is the region where the body contact BC is formed. Next, magnesium is deposited through the mask layer. Finally, the mask layer is removed. Thereby, magnesium layer 113A is selectively formed on the surface of body layer 112, as shown in FIG. Magnesium layer 113 A is not formed on the surfaces of source region 116 and drain region 117 . Note that the structure of the magnesium layer 113A is the same as that of the magnesium layer 13A of Example 1, so the description thereof is omitted.
  • step S15 an annealing process is performed. Specifically, semiconductor substrate 110 having magnesium layer 113A formed thereon is annealed in an atmosphere containing nitrogen. The content of the annealing process is the same as step S3 in the first embodiment, so the description is omitted. Thereby, the magnesium layer 113A can be changed to the intermediate layer 113 made of magnesium nitride. Since the structure of the intermediate layer 113 is the same as that of the intermediate layer 13 of Example 1, the description thereof is omitted.
  • step S16 a step of reducing the film thickness of the intermediate layer 113 is performed.
  • the content of this step is the same as that of step S4 in the first embodiment, so the explanation is omitted.
  • step S17 an electrode forming process is performed. Specifically, a metal layer is deposited. Next, the metal layer is processed into the source electrode 114s and the drain electrode 114d using well-known photolithographic techniques and dry etching processes. Source electrode 114 s is formed across intermediate layer 113 formed in body layer 112 and source region 116 . Drain electrode 114 d is formed across intermediate layer 113 formed in body layer 112 and drain region 117 . Thereby, the semiconductor device 101 shown in FIG. 7 is completed.
  • a semiconductor device 201 of the comparative example differs from the semiconductor device 101 (FIG. 7) of the second example only in that the intermediate layer 113 is replaced with a contact layer 213 .
  • the contact layer 213 is a high concentration p-type (p + -type) GaN layer. The description is omitted by attaching the same reference numerals to the common parts.
  • the body layer 112 of the MOSFET needs to control the magnesium concentration (for example, about 1 ⁇ 10 16 to 1 ⁇ 10 20 cm ⁇ 3 ) due to the threshold voltage.
  • contact layer 213 a high-concentration p-type GaN layer
  • the contact layer 213 in the opening region R1 is removed by dry etching.
  • the regrowth introduces a Si pileup layer SL at the interface between the contact layer 213 and the body layer 112 . Therefore, it is difficult to reduce the contact resistance of the body contact BC and to form an ohmic contact.
  • the damage layer DL is formed in the channel by dry etching, the device characteristics may deteriorate.
  • the intermediate layer 113 (magnesium nitride) is arranged in the region where the body contact BC is formed. Since regrowth of the high-concentration p-type GaN layer is unnecessary, no Si pile-up layer SL is formed. It becomes possible to reduce the contact resistance of the body contact BC and form an ohmic contact. Further, by using the lithography technique, the intermediate layer 113 can be selectively formed in the region where the body contact BC is to be formed. Since the step of removing the intermediate layer 113 by dry etching is unnecessary, the damaged layer DL is not formed in the channel. Degradation of device characteristics can be suppressed.
  • the intermediate layer 113 (magnesium nitride) increases the contact resistance with respect to n-type GaN.
  • the intermediate layer 113 is not arranged between the source region 116 and the source electrode 114s and between the drain region 117 and the drain electrode 114d. This makes it possible to suppress an increase in contact resistance.
  • GaN gallium nitride
  • Mg magnesium
  • Si silicon
  • FIG. 11 A process for forming a p-type region in the substrate 301 will be described with reference to the flow chart of FIG. 11 and the cross-sectional views of FIGS. 12 to 15 are partially enlarged views of the vicinity of the surface of the substrate 301.
  • FIG. The substrate 301 has a structure in which an impurity-undoped GaN layer 312 is laminated on a GaN base substrate 311 .
  • GaN layer 312 may be formed by epitaxial growth. In this example, the thickness of the GaN layer 312 was set to 3 ⁇ m.
  • a mask 330 is formed on the surface 312s of the GaN layer 312 in step S101.
  • the mask 330 has openings OP corresponding to locations where p-type regions are desired to be formed.
  • Mask 330 can be formed by known photolithographic techniques.
  • step S102 nitrogen ions are implanted from the surface 312s through the mask 330 (see FIG. 12). Nitrogen ion implantation is performed so that the nitrogen concentration from the surface 312s to a predetermined depth is substantially constant, that is, a so-called box profile.
  • a box profile can be achieved by performing multiple ion implantations with varying implantation energies and doses. Thereby, an implantation region IA implanted with nitrogen ions is formed.
  • the implanted area IA is indicated by a dotted line.
  • the depth D1 of the implantation region IA was set to 250 nm.
  • the acceleration voltage of nitrogen ions was in the range of 10 KV to 10 MV.
  • the nitrogen concentration was set to three kinds of 5 ⁇ 10 19 cm ⁇ 3 , 5 ⁇ 10 18 cm ⁇ 3 and 5 ⁇ 10 16 cm ⁇ 3 .
  • nitrogen is ion-implanted.
  • Crystal defects such as Ga vacancies and nitrogen vacancies are formed by ion implantation.
  • Ga vacancies are necessary because substitution of Mg with Ga vacancies activates Mg to make it p-type.
  • nitrogen vacancies are donor defects, compensated by acceptors, and inhibit conversion to p-type. Therefore, it is preferable that there are few nitrogen vacancies. Therefore, in the technique of the present embodiment, nitrogen ions forming the nitride semiconductor are implanted. Since the nitrogen vacancies formed by ion implantation are replaced with the implanted nitrogen, the generation of nitrogen vacancies can be suppressed. Therefore, Ga vacancies can be selectively formed by nitrogen ion implantation.
  • the Mg-containing layer 313 is formed on the surface 312s (see FIG. 13).
  • the Mg-containing layer 313 is a layer containing Mg.
  • the Mg-containing layer 313 was formed by depositing Mg by an electron beam (EB) deposition method. Also, the thickness T0 of the Mg-containing layer 313 was set to 50 nm.
  • step S104 a pre-annealing process is performed.
  • an RTA (Rapid Thermal Anneal) apparatus was used to perform treatment at 800° C. for 1 hour.
  • the pressure and atmosphere during pre-annealing are not particularly limited.
  • the pre-annealing was performed in an air atmosphere of normal pressure.
  • the Mg-containing layer 313 (FIG. 13) can be changed into a laminated structure (FIG. 14) of the Mg solid layer 313a and the MgO layer 313b.
  • the Mg solid layer 313a is a layer containing Mg, Ga, and N.
  • the chemical composition of the Mg solid layer 313a is not particularly limited. For example, it may have a composition in which magnesium nitride (MgN) and GaN are mixed.
  • MgO layer 313b is a layer containing magnesium oxide.
  • the MgO layer 313b is an altered layer formed by the surface of the Mg-containing layer 313 reacting with oxygen in the annealing atmosphere.
  • the thickness T1 of the Mg solid layer 313a and the thickness T2 of the MgO layer 313b ranged from 20 to 50 nm.
  • the thickness T1 of the Mg solid layer 313a can be controlled by the thickness T0 of the Mg-containing layer 313 and the temperature of the pre-annealing process. For example, by decreasing the thickness T0 of the Mg-containing layer 313, the thickness T1 of the Mg solid layer 313a can be decreased.
  • the doping concentration of Mg which will be described later, can be controlled by the thickness T1 of the Mg solid layer 313a. For example, by decreasing the thickness T1 of the Mg solid layer 313a, the supply source of Mg can be decreased, so that the doping concentration of Mg can be decreased.
  • step S105 the MgO layer 313b formed on the surface of the Mg solid layer 313a is removed.
  • Oxygen contained in the MgO layer 313b functions as a donor impurity for GaN. Therefore, by removing the MgO layer 313b, it is possible to prevent the expression of p-type characteristics from being inhibited by oxygen.
  • Various removal methods may be used, such as wet etching, dry etching, and polishing. In this specification, it is removed by wet etching using aqua regia.
  • a protective layer 314 is formed on the surface 313as of the Mg solid layer 313a from which the MgO layer 313b has been removed (see FIG. 15).
  • the protective layer 314 preferably has high heat resistance and adhesion.
  • the protective layer 314 can suppress desorption of nitrogen from GaN in a diffusion annealing step, which will be described later.
  • the protective layer 314 is made of aluminum nitride (AlN) deposited by the MOVPE method. Moreover, the thickness was set to 300 nm.
  • a diffusion annealing process is performed.
  • the temperature of the diffusion annealing process is higher than the temperature of the pre-annealing process in step S104.
  • the annealing atmosphere is not particularly limited.
  • the annealing atmosphere may contain nitrogen. This provides an effect of suppressing thermal decomposition of the protective layer 314 and GaN.
  • the pressure may be 1000 atmospheres or less.
  • the annealing time may be determined according to the Mg concentration distribution profile described later, and may be in the range of 30 seconds to 1 hour, for example. From the viewpoint of thermal budget, a correlation may be provided such that the higher the temperature, the shorter the annealing time.
  • the annealing time may be 30 seconds, and when the temperature is 700° C., the annealing time may be 1 hour.
  • annealing was performed at 1300° C. in an atmospheric atmosphere of normal pressure. Annealing time was set to 5 minutes.
  • a crystal defect is formed with a box profile in the implantation area IA.
  • the region where crystal defects are formed can increase the diffusion rate of Mg compared to the region where crystal defects are not formed. Therefore, by the diffusion annealing process, solid-phase diffusion of Mg from the Mg solid layer 313a to the entire implantation area IA can be performed. Further, as described above, since Ga vacancies are selectively formed in the implantation area IA by ion implantation of nitrogen, the Ga vacancies can be activated by substituting Mg. Thereby, the p-type GaN region PR can be formed in the region where the injection region IA was formed (see FIG. 15).
  • step S108 the protective layer 314 is removed.
  • Various removal methods may be used, such as wet etching and dry etching. In this specification, it is removed by wet etching using TMAH (Tetramethyl ammonium hydroxide).
  • TMAH Tetramethyl ammonium hydroxide
  • FIG. 16 shows the Mg concentration distribution profile using the secondary ion mass spectrometry (SIMS) method.
  • the vertical axis is the concentration of Mg.
  • the horizontal axis is the depth from the surface 312 s of the GaN layer 312 .
  • the implanted area IA is an area where nitrogen ions are implanted with a box profile.
  • the depth D1 of the implanted region IA is approximately 250 nm.
  • Mg concentration distribution profiles MP1 to MP3 indicate the Mg concentration distribution in the direction perpendicular to the surface 312s.
  • the Mg concentration distribution profiles MP1 to MP3 are profiles formed when the nitrogen concentration in the implantation area IA is 5 ⁇ 10 19 cm ⁇ 3 , 5 ⁇ 10 18 cm ⁇ 3 and 5 ⁇ 10 16 cm ⁇ 3 , respectively. is shown.
  • the Mg concentration distribution profiles MP1 to MP3 have the maximum value MV of Mg concentration in the first region R1 from the surface to a depth of 100 nm.
  • the maximum value MV is 1 ⁇ 10 20 cm ⁇ 3 or more.
  • the depth of the region with the maximum value MV from the surface 312s is approximately 15 nm.
  • solid-phase diffusion of Mg from the surface 312s allows the Mg concentration at the extreme surface to be as high as 1 ⁇ 10 20 cm ⁇ 3 or more. This makes it possible to form an ohmic contact with the electrode formed on the surface 312s.
  • the Mg concentration varies by one order or more in the second region R2 with a width of 100 nm or less that spreads in the depth direction from the maximum value MV.
  • the Mg concentration decreases to 1/10 or less of the maximum value MV.
  • the Mg concentration distribution profiles MP1 to MP3 have singular points SP1 to SP3 where the concentration gradient sharply decreases in the second region R2.
  • a constant concentration region CR in which the Mg concentration is substantially constant exists in the direction of increasing depth from the singular points SP1 to SP3.
  • the width of the constant concentration region CR in the depth direction is 50 nm or more.
  • the Mg concentration in the depth direction can be sharply decreased.
  • a low concentration p-type region exists at the bottom of the p-type region.
  • a low-concentration p-type region becomes a high-resistance region when forming a pn junction surface.
  • the technique of the present specification since the Mg concentration distribution profile can be made steep, there is no low-concentration p-type region at the bottom of the p-type region. Therefore, it is possible to fabricate a pn junction surface in which a high-concentration p-type region and a high-concentration n-type region are joined. It is possible to suppress the formation of a high resistance region on the pn junction surface.
  • the Mg concentration is higher in the implantation region IA (region shallower than 0.25 ⁇ m) than in the region deeper than the implantation region IA (region deeper than 0.25 ⁇ m).
  • Mg can be captured by crystal defects formed by nitrogen ion implantation. Therefore, a desired Mg concentration distribution profile can be formed by forming the injection region IA in the region where the Mg concentration is desired to be high.
  • the Mg concentration distribution profile in the depth direction and the doping concentration of Mg become a so-called error function profile. Since it is uniquely determined by the heat treatment temperature and time, it is difficult to control the Mg concentration distribution profile and doping concentration. Therefore, it is difficult to form a box profile required for various devices and adjust the Mg concentration to a desired value. Further, in order to diffuse Mg deeper than 100 nm, a long heat treatment of several hours or longer is required. Therefore, the technique of this embodiment has a structure in which Mg is solid-phase diffused into the implantation area IA in which crystal defects are formed.
  • the Mg concentration distribution profile can be formed so as to follow the nitrogen profile of the implantation area IA. Further, the doping concentration of Mg can be increased by increasing the concentration of implanted nitrogen. In other words, by controlling the nitrogen profile of the implantation area IA, it is possible to control the Mg concentration distribution profile, and by controlling the nitrogen concentration, it is possible to control the Mg doping concentration. In addition, since it is easier to diffuse Mg in regions where defects are formed than in regions where defects are not formed, the heat treatment time for diffusing Mg to regions deeper than 100 nm can be significantly shortened. Yes (e.g. 5 minutes).
  • SNDM scanning nonlinear dielectric microscope
  • 17 and 18 show an example of cross-sectional observation results.
  • the vertical axis is the depth from the substrate surface.
  • the horizontal axis is the position in the direction horizontal to the surface.
  • the p-type GaN region PR is shown with light filling
  • the n-type GaN region NR is shown with dark filling
  • the high resistance intrinsic GaN region IR is shown with white.
  • FIG. 17 is a cross-sectional view of a p-type GaN region formed by the technique of this example.
  • An undoped GaN layer 312 having a thickness of about 3 ⁇ m is formed on the (0001) plane of an n + -GaN base substrate 311 .
  • An implanted region IA is formed on top of the GaN layer 312 .
  • the implanted area IA has a horizontal width of about 10.5 ⁇ m and a depth D1 of about 200 nm. Nitrogen is implanted into the implantation area IA with a box profile, and the nitrogen concentration is 5 ⁇ 10 18 cm ⁇ 3 .
  • a p-type GaN region PR is formed in a region from the surface 312s to a depth of about 0.7 ⁇ m inside the implantation region IA. Since the surface 312s is p-type, an ohmic contact can be formed when an electrode is formed on the injection region IA. Further, outside the injection region IA, an n-type GaN region NR is formed in a region from the surface 312s to a depth of approximately 1.0 ⁇ m. Also, an intrinsic GaN region IR is formed in a region from about 0.5 ⁇ m to 3.0 ⁇ m in depth.
  • FIG. 18 shows a comparative example.
  • a comparative example is a cross-sectional view of a p-type GaN region formed by performing ultra-high pressure annealing (UHPA) after Mg ion implantation.
  • UHPA ultra-high pressure annealing
  • an Mg-implanted region MA in which Mg is ion-implanted is formed on the n + -GaN substrate.
  • a p-type GaN region PR is formed within the Mg-implanted region MA at a depth of approximately 0.5 ⁇ m to 2.0 ⁇ m.
  • the region from the surface 412s to approximately 0.5 ⁇ m is the intrinsic GaN region IR.
  • ADF-STEM annular dark-field scanning transmission electron microscope
  • the form of solid-phase diffusion of Mg into the injection region IA has been described.
  • a form of vapor-phase diffusion of Mg into the implantation area IA will be described. Since the steps (steps S101 and S102) up to the formation of the implantation region IA are the same, the description is omitted.
  • the substrate 301 formed with the implantation area IA is annealed in an atmosphere containing Mg.
  • the type of vapor phase Mg raw material may vary. It may be Mg vapor or magnesium chloride (MgCl 2 ). It may also be various organometallic compounds (MO) such as Cp 2 Mg and EtCp2Mg.
  • Nitrogen may also be included in the annealing atmosphere. For example, ammonia or nitrogen gas may be supplied into the chamber. By supplying nitrogen from the atmosphere to the GaN substrate, nitrogen escape from the GaN due to annealing can be suppressed. In this example, annealing was performed at 830° C. in an atmosphere containing Cp2Mg and ammonia.
  • step S106 the formation of the protective layer 314 (step S106), the diffusion annealing process (step S107), and the removal of the protective layer 314 (step S108) may be performed. This completes the flow of forming the p-type GaN region by vapor phase diffusion.
  • the step of forming the Mg solid layer 313a can be omitted, so the surface morphology of the surface 312s can be improved.
  • the RMS after completion of the p-type GaN region was measured, it was 0.3 nm.
  • steps were observed in the AFM image of the surface 312s it was found that the surface was maintained flat at the atomic level. This makes it possible to improve various characteristics when the substrate 301 is applied to a device.
  • the substrate 301 on which the injection region IA is formed is brought into contact with a melt containing Mg.
  • the type of melt may vary.
  • a melt of Zn--Mg binary metal, Al--Zn--Mg ternary metal, or Cu--Mg--Zn ternary metal may be used.
  • it may be a melt of a metal having a high nitrogen solubility, such as a melt of an alkali metal such as Na.
  • a MgZn melt with a Mg:Zn ratio of 51:20 was used.
  • the temperature was set to 450°C.
  • the apparatus configuration for carrying out the liquid phase diffusion process may vary.
  • a melt may be generated in the crucible under a high temperature (eg, 400 to 1000° C.) and high pressure (eg, several tens of atmospheres) environment, and the substrate 301 may be brought into contact with the melt.
  • nitrogen gas (N 2 ) may be dissolved in the melt to suppress nitrogen escape from the GaN.
  • step S106 the formation of the protective layer 314 (step S106), the diffusion annealing process (step S107), and the removal of the protective layer 314 (step S108) may be performed. This completes the flow of forming the p-type GaN region by liquid phase diffusion.
  • Example 6 a mode of plasma doping Mg into the implantation area IA will be described. Since the steps (steps S101 and S102) up to the formation of the implantation region IA are the same, the description is omitted.
  • the substrate 301 on which the implantation area IA is formed is set on the bias electrode inside the vacuum vessel. Then, Mg can be introduced into the implantation area IA by generating a plasma composed of a gas containing Mg and accelerating Mg ions in the plasma toward the surface 312s.
  • step S106 the formation of the protective layer 314 (step S106), the diffusion annealing process (step S107), and the removal of the protective layer 314 (step S108) may be performed. This completes the formation flow of the p-type GaN region by plasma doping.
  • step S4 and S16 The step of reducing the film thickness of the intermediate layer (steps S4 and S16) can be omitted.
  • the magnesium nitride (MgNx) forming the intermediate layers 13 and 113 may contain other elements such as fluorine and oxygen.
  • the device structure to which the technology of this specification can be applied is not limited to the lateral MOSFET shown in the second embodiment. It is applicable to various device structures. For example, it may be applied to vertical MOSFETs with trench gates, superjunction MOSFETs, PN diodes, heterojunction bipolar transistors (HBTs), HEMTs, and the like.
  • the heating method used in the annealing step may be various methods. For example, lamp heating, heater heating, high-frequency heating, etc. may be used.
  • the atmosphere is not limited, and for example, H 2 , NH 3 , Ar, Xe, He, Ne, etc. may be mixed.
  • Nitride semiconductors to which the technology of the present specification can be applied are not limited to GaN.
  • binary semiconductors such as InN and AlN
  • ternary semiconductors such as AlGaN, GaInN and AlInN
  • quaternary nitride semiconductors such as AlGaInN are also applicable. It is also applicable to sapphire, Si, SiC, SiO 2 , MgO, Ga2O 3 , ZrB 2 , spinel, diamond, PET, etc. on which at least one AlGaInN nitride semiconductor layer is formed.
  • the Mg diffusion technique of this specification is not limited to the upper surface of the substrate 301, and can be applied to surfaces of various structures. For example, it can be applied to the surface of the inner wall of a trench.
  • the ions implanted in step S102 are not limited to nitrogen ions alone, and may include various ions. For example, it may contain hydrogen ions, fluorine ions, or the like.
  • step S102 is a process aimed at introducing crystal defects, it is not limited to ion implantation.
  • crystal defects may be introduced by electron beam irradiation.
  • the Mg-containing layer 313 formed in step S103 may be a compound containing Mg.
  • it may be MgO, MgZnO, or the like.
  • the diffusion annealing process may be performed without forming the protective layer 314 .
  • step S106 may be skipped.
  • the MgO layer 313b may not be removed.
  • step S105 may be skipped.
  • magnesium (Mg) was used as an example of the Group II element for forming the p-type region, but it is not limited to this configuration.
  • Group II elements may be, for example, beryllium (Be), calcium (Ca), and the like.
  • silicon (Si) is used as an example of an element for forming the n-type region, the structure is not limited to this, and germanium (Ge) or the like may be used.
  • step S102 is an example of the defect forming process.
  • the diffusion annealing process of step S107 is an example of the first heat treatment process.
  • the pre-annealing process of step S104 is an example of the second heat treatment process.
  • the MgO layer 313b is an example of a modified layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ｐ型領域を形成することや、ｐ型領域と電極との接触抵抗を効果的に低減することが可能な技術を提供する。窒化物半導体装置の製造方法の一実施形態は、窒化物半導体基板の表面に、マグネシウムを主成分とするマグネシウム層を形成するマグネシウム層形成工程を備える。製造方法は、マグネシウム層が形成されている窒化物半導体基板をアニールするアニール工程を備える。

Description

窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法
　本出願は、２０２１年７月２６日に出願された日本国特許出願第２０２１－１２１８２６号、および、２０２１年１０月２６日に出願された日本国特許出願第２０２１－１７４６６１号に基づく優先権を主張する。その出願の全ての内容はこの明細書中に参照により援用されている。本明細書に開示する技術は、窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法に関する。
　窒化物半導体基板の任意の位置に、アクセプタ不純物であるマグネシウム（Ｍｇ）をイオン注入することによって、ｐ型領域を形成する技術が知られている。また、ｐ型領域の上に電極を形成する技術が知られている。なお、特開２０２１－２８９３２号公報および米国特許出願公開第２０１９／０３９３０３８号明細書には、関連する技術が開示されている。
　本明細書では、ｐ型領域を形成することや、ｐ型領域と電極との接触抵抗を効果的に低減することが可能な技術を提供する。
　本明細書に開示する窒化物半導体装置の製造方法の一実施形態は、窒化物半導体基板の表面に、マグネシウムを主成分とするマグネシウム層を形成するマグネシウム層形成工程を備える。製造方法は、マグネシウム層が形成されている窒化物半導体基板をアニールするアニール工程を備える。
　発明者らは、窒化物半導体基板にマグネシウム層を形成してアニールする技術を見出した。これにより、ｐ型領域を形成することや、ｐ型領域と電極との接触抵抗を効果的に低減することが可能となる。
　マグネシウム層形成工程では、表面の少なくとも一部にｐ型領域が露出している窒化物半導体基板のｐ型領域の表面の少なくとも一部に、マグネシウム層を形成してもよい。アニール工程では、マグネシウム層が形成されている窒化物半導体基板を、窒素を含んだ雰囲気中でアニールし、マグネシウム層をマグネシウムおよび窒素を含んでいる中間層に変化させてもよい。製造方法は、中間層の上面の少なくとも一部に電極層を形成する電極層形成工程をさらに備えていてもよい。効果の詳細は実施例で説明する。
　アニール工程後に、中間層の膜厚を減少させる工程をさらに備えていてもよい。電極層形成工程は、膜厚低下後の中間層の上面に電極層を形成してもよい。
　マグネシウム層形成工程は、ｐ型領域の表面の少なくとも一部の特定領域に、選択的にマグネシウム層を形成してもよい。
　マグネシウム層形成工程は、窒化物半導体基板の表面に特定領域に対応する開口部を備えるマスク層を形成する工程をそなえていてもよい。マグネシウム層形成工程は、マスク層を介してマグネシウム層を堆積させる工程を備えていてもよい。
　窒化物半導体基板の表面の一部には、ｎ型領域が表出していてもよい。マグネシウム層形成工程は、ｐ型領域の表面の少なくとも一部にマグネシウム層を形成するとともにｎ型領域の表面にはマグネシウム層を形成しなくてもよい。電極層形成工程は、ｐ型領域に形成されている中間層とｎ型領域との間にまたがるように電極層を形成してもよい。
　製造方法は、結晶欠陥を窒化物半導体基板の表面から内部側へ形成する欠陥形成工程を備えていてもよい。マグネシウム層は固体層であってもよい。
　結晶欠陥を形成している領域へＭｇを熱拡散することにより、拡散速度を高めることができる。固相拡散によっても、十分な深さまでＭｇを拡散することが可能となる。Ｍｇイオン注入を用いる必要がないため、窒素空孔の発生を抑制できる。その結果、ｐ型領域を形成することが可能となる。
　マグネシウム層の表面に保護層を形成する保護層形成工程をさらに備えていてもよい。アニール工程は、保護層が形成されている窒化物半導体基板を加熱してもよい。効果の詳細は実施例で説明する。
　アニール工程よりも低い温度で窒化物半導体基板を加熱するプレアニール工程をさらに備えていてもよい。プレアニール工程は、マグネシウム層形成工程の後であって保護層形成工程の前に行われてもよい。効果の詳細は実施例で説明する。
　プレアニール工程によってマグネシウム層の表面に形成された変質層を除去する工程をさらに備えていてもよい。保護層は、変質層が除去されたマグネシウム層の表面に形成されてもよい。効果の詳細は実施例で説明する。
　製造方法は、結晶欠陥を窒化物半導体基板の表面から内部側へ形成する欠陥形成工程を備えていてもよい。マグネシウム層は、マグネシウムを含んだ融液であってもよい。
　融液はＺｎを含んでいてもよい。融液の温度は４５０℃以上であってもよい。
　欠陥形成工程は、窒素イオンを窒化物半導体基板の表面から注入する工程を備えていてもよい。効果の詳細は実施例で説明する。
　本明細書に開示する窒化物半導体装置の一実施形態は、表面の少なくとも一部にｐ型領域が露出している窒化物半導体基板を備える。窒化物半導体装置は、ｐ型領域の上面の少なくとも一部に配置されており、マグネシウムおよび窒素を含んでいる中間層を備える。窒化物半導体装置は、中間層の上面の少なくとも一部に配置されている電極層を備える。
　発明者らは、窒化物半導体基板のｐ型領域と電極層との間に、マグネシウムおよび窒素を含んでいる中間層を配置する構成を見出した。これにより、中間層を配置しない場合に比して、ｐ型領域と電極層との接触抵抗を大幅に低減させることが可能となる。
　中間層はアモルファス構造を有していてもよい。
　中間層はガリウムを含んでいてもよい。中間層のガリウムの濃度は、ｐ型領域と中間層との界面から離れることに応じて低下していてもよい。
　ｐ型領域のアクセプタ濃度およびその他の不純物濃度は、１×１０１６～１×１０２０ｃｍ－３の範囲であってもよい。
　中間層の厚さは１０００ｎｍ以下であってもよい。
　窒化物半導体基板の表面の一部に表出しているｎ型領域をさらに備えていてもよい。電極層は、ｎ型領域とｐ型領域とにまたがって配置されていてもよい。ｐ型領域と電極層との間には中間層が配置されているとともに、ｎ型領域と電極層との間には中間層が配置されていなくてもよい。
　窒化物半導体基板は窒化ガリウムであってもよい。中間層は窒化マグネシウムであってもよい。
　本明細書に開示する窒化物半導体基板の一実施形態では、窒化物半導体基板の表面に垂直な方向におけるマグネシウムの濃度分布は、表面から深さ１００ナノメートルまでの第１領域内において最大値を有している。最大値が１×１０２０ｃｍ－３以上である。
　マグネシウムの濃度分布は、最大値から深さ方向に広がる幅１００ナノメートル以下の第２領域内において、濃度が一桁以上変化していてもよい。
　マグネシウムの濃度分布は、第２領域内に濃度勾配が急激に小さくなる特異点を備えていてもよい。特異点から深さ方向へ向かってマグネシウム濃度がほぼ一定となる濃度一定領域が存在していてもよい。濃度一定領域の深さ方向の幅は５０ナノメートル以上であってもよい。
　マグネシウムが添加されている領域の断面視におけるループ欠陥の平面密度が、１×１０５［個／ｃｍ２］以下であってもよい。
実施例１に係る半導体装置１の断面概略図である。 半導体装置１の製造方法について説明するフローチャートである。 半導体装置１の製造方法について説明する断面図である。 半導体装置１の製造方法について説明する断面図である。 半導体装置１の製造方法について説明する断面図である。 電流－電圧特性の測定結果を示す図である。 実施例２に係る半導体装置１０１の断面概略図である。 半導体装置１０１の製造方法について説明するフローチャートである。 半導体装置１０１の製造方法について説明する断面図である。 比較例の半導体装置２０１の断面概略図である。 窒化物半導体基板の製造方法のフローチャートである。 窒化物半導体基板の製造工程を示す断面図である。 窒化物半導体基板の製造工程を示す断面図である。 窒化物半導体基板の製造工程を示す断面図である。 窒化物半導体基板の製造工程を示す断面図である。 Ｍｇ濃度分布プロファイルを示すグラフである。 本実施例のｐ型ＧａＮ領域のＳＮＤＭ断面観察像である。 比較例のｐ型ＧａＮ領域のＳＮＤＭ断面観察像である。
（半導体装置１の構成）
　図１に、実施例１に係る半導体装置１の断面概略図を示す。半導体装置１は、半導体基板１０、中間層１３、電極層１４がこの順に積層している構造を備える。半導体基板１０は、ＧａＮ基板１１上にｐ型ＧａＮ層１２が積層された構造を備える。すなわち、半導体基板１０の表面の全面に、ｐ型ＧａＮ層１２が露出している。ｐ型ＧａＮ層１２の不純物はマグネシウムであり、その濃度は、１×１０１６～１×１０２０ｃｍ－３の範囲である。
　中間層１３は、ｐ型ＧａＮ層１２の上面の全面に配置されている。中間層１３は、マグネシウムおよび窒素を含んだ化合物である。本実施例では、中間層１３は、窒化マグネシウム（ＭｇＮｘ）である。中間層１３の厚さＴ３は１０００ｎｍ以下であり、好ましくは３００ｎｍ以下である。
　中間層１３の窒素の濃度は、中間層１３の上面１３ｕからｐ型ＧａＮ層１２側に向かうことに応じて低下している。後述するように、中間層１３は、マグネシウム層を窒素雰囲気でアニールすることで、上面１３ｕから窒素を拡散させて形成された層であるためである。
　また中間層１３はガリウムを含んでおり、ｐ型ＧａＮ層１２はマグネシウムを含んでいる。中間層１３のガリウムの濃度は、ｐ型ＧａＮ層１２と中間層１３との界面ＩＦ１から離れることに応じて低下している。ｐ型ＧａＮ層１２のマグネシウムの濃度は、界面ＩＦ１から離れることに応じて低下している。これは、後述するアニール工程によって、界面ＩＦ１で相互拡散が行われているためである。
　また中間層１３は、アモルファス構造を有している。これは、中間層１３が、窒素アニールによって形成された窒化マグネシウム層であるためである。中間層１３がアモルファス構造を有することは、ＸＰＳ（Ｘ線光電子分光法）により確認することができる。
　なお、窒素アニールを用いずに、窒化マグネシウム層を形成することも可能である。例えば、窒素雰囲気中でマグネシウムをスパッタする方法などである。しかし、窒素アニールを用いずに形成した窒化マグネシウム層は、アモルファス構造とならず、微結晶を含んでいる場合がある。また、窒素濃度が厚さ方向で変化しない。従って、アモルファス構造の有無や窒素濃度の厚さ方向の分布を分析することにより、中間層１３が窒素アニールにより形成された層であるか否かを特定することが可能である。
　電極層１４は、中間層１３の上面の全面に配置されている。電極層１４の構造や厚さは特に限定されない。本実施例では、電極層１４は、ニッケル上に金が積層された構造を備えている。
（半導体装置１の製造方法）
　図２のフローチャートおよび図３～図５の断面概略図を参照して、半導体装置１の製造方法について説明する。ステップＳ１において、ＧａＮ基板１１上にｐ型ＧａＮ層１２が積層している半導体基板１０が形成される。半導体基板１０は、エピタキシャル成長法（例：ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法）によって、ＧａＮ基板１１上にｐ型ＧａＮ層１２を成長させることで形成してもよい。本実施例では、ｐ型ＧａＮ層１２のマグネシウム濃度を１×１０１７ｃｍ－３とした。
　ステップＳ２において、マグネシウム層形成工程が行われる。具体的には、ｐ型ＧａＮ層１２の表面に、マグネシウム層１３Ａを形成する（図３参照）。マグネシウム層１３Ａは、マグネシウムを主成分とする層である。マグネシウム層１３Ａは、フッ素や酸素など、他の元素を含んでいてもよい。本実施例では、マグネシウム層１３Ａの厚さＴ１は５０ｎｍとした。マグネシウム層１３Ａは、様々な方法や装置を用いて形成することができる。例えば、ＥＢ蒸着装置、抵抗加熱蒸着装置、スパッタ装置、などを用いてもよい。
　ステップＳ３において、アニール工程が行われる。具体的には、マグネシウム層１３Ａが形成されている半導体基板１０を、窒素を含んだ雰囲気中でアニールする。アニール温度は、３００～１０００℃の範囲とすることができる。アニール時間は、適宜設定することができる。アニールは、様々な方法および装置を用いて実行することができる。本実施例では、８００℃、６０分のアニールを、ＲＴＡ（Rapid thermal anneal）装置を用いて行った。
　アニール工程によって、雰囲気中の窒素を、マグネシウム層１３Ａの表面から拡散させることができる。よって、マグネシウム層１３Ａを中間層１３（窒化マグネシウム）に変化させることができる（図４参照）。アニール後の中間層１３の厚さＴ２は、アニール前の厚さＴ１に比して大きくなる。本実施例では、厚さＴ１が５０ｎｍであり、厚さＴ２が８０～１００ｎｍであった。またアニール工程によって、ｐ型ＧａＮ層１２とマグネシウム層１３Ａとの間で相互拡散を発生させることができる。
　ステップＳ４において、中間層１３の膜厚を減少させる工程が行われる。これにより、中間層１３の膜厚が、厚さＴ２（図４）から厚さＴ３（図５）まで減少する。この工程は、王水やフッ酸等を用いたウェットエッチング、ドライエッチング、研磨など、各種の方法で行うことができる。本実施例では、王水によるウェットエッチングにより、厚さＴ２（８０～１００ｎｍ）から厚さＴ３（約２０ｎｍ）まで薄膜化した。
　ステップＳ５において、電極層形成工程が行われる。具体的には、膜厚減少後の中間層１３の上面に、電極層１４を形成する。本実施例では、電極層１４は、ニッケルおよび金がこの順に積層された構造を備えている。
　ステップＳ６において、電極層１４が形成された半導体装置１を、酸素雰囲気中でアニールする。これにより、酸化ニッケルによるコンタクトを形成することができる。本実施例では、５２５℃で５分間のアニールを行った。以上により、図１に示す半導体装置１が完成する。
（電流－電圧特性の測定結果）
　ｐ型ＧａＮ層１２と電極層１４との間の電流－電圧特性を測定した。ｐ型ＧａＮ層１２の不純物濃度は、１×１０１７ｃｍ－３とした。図６に測定結果を示す。横軸は電圧を示している。ｐ型ＧａＮ層１２に対して電極層１４に正の電圧を印加する場合を、順方向電圧としている。電極層１４に対してｐ型ＧａＮ層１２に正の電圧を印加する場合を、逆方向電圧としている。縦軸は電流である。
　グラフＧ０は、比較例の半導体装置における測定値である。比較例の半導体装置は、中間層１３を備えず、ｐ型ＧａＮ層１２上に電極層１４が直接に配置されている構造を有している。グラフＧ１およびＧ２は、本実施例の半導体装置における測定値である。グラフＧ１は、厚い中間層１３（図４、厚さＴ２）上に、電極層１４が配置されている半導体装置での測定値である。グラフＧ２は、薄い中間層１３（図１、厚さＴ３）上に、電極層１４が配置されている半導体装置での測定値である。
　グラフＧ０およびＧ１から分かるように、比較例の半導体装置に比して、本実施例の半導体装置では、電流値を最大で１００万倍に増加させることができる。すなわち、中間層１３を備えることで、接触抵抗を大幅に低下させることが可能となる。またグラフＧ１およびＧ２から分かるように、中間層１３を薄膜化することで、さらに電流値を最大で１０００倍に増加させることができる。すなわち、中間層１３を薄膜化することで、さらに接触抵抗を低下させることが可能となる。
　またグラフＧ１では、逆方向電圧の電流値が順方向電圧の電流値よりも１０倍程度高い。一方、グラフＧ２では、逆方向電圧の電流値と順方向電圧の電流値とがほぼ同等となる。すなわち、中間層１３を薄膜化することで、整流作用を抑制することができる。良好なオーミック接触を形成することが可能になる。
　中間層１３を介在させることで接触抵抗を低下させることができるモデルを説明する。化合物半導体である窒化ガリウムにおいてｐ型窒化ガリウムは欠陥が多いため、材料表面にてバンド曲がりが存在する。そのため、正孔に対するエネルギー障壁が高くなる。そこで本明細書の技術では、マグネシウム層１３Ａをｐ型ＧａＮ層１２上に堆積してアニールすることで、ｐ型ＧａＮ層１２の表面にマグネシウムを拡散させることができる。マグネシウムにより窒化ガリウム中の欠陥の終端と、アクセプタ濃度が増加することで、バンド曲がりの度合いを小さくすることができる。これにより正孔に対するエネルギー障壁を低減させることができる。また本明細書の技術では、中間層１３上に電極層１４を形成している。これにより、正孔に対するエネルギー障壁を低減させた状態を維持しながら、電極を形成することができる。その結果、接触抵抗を低下させることが可能となる。
（効果）
　従来、不純物濃度が低濃度（１×１０１６～１×１０２０ｃｍ－３程度）であるｐ型ＧａＮ層に形成した電極では、接触抵抗を低くすることや、オーミック接触を形成することが困難であった。これは、低濃度のｐ型ＧａＮ層と電極との間に、高濃度（２×１０１９ｃｍ－３以上）のｐ型ＧａＮ層を介在させる必要があるためである。そして、高濃度のｐ型ＧａＮをエピ再成長で形成すると、再成長層の界面にＳｉパイルアップ層が導入されてしまうためである。本明細書の技術では、低濃度のｐ型ＧａＮ層と電極との間に、窒素アニールで形成した中間層１３（窒化マグネシウム）を配置している。これにより、低濃度のｐ型ＧａＮ層においても、電極との接触抵抗を低くすることができるとともに、オーミック接触を実現できる。また、高濃度のｐ型ＧａＮを再成長させる必要がないため、工数やコストの削減が可能になる。
（半導体装置１０１の構成）
　図７に、実施例２に係る半導体装置１０１の断面概略図を示す。半導体装置１０１は、プレーナゲートを備えた横型ＭＯＳＦＥＴである。半導体装置１０１は、半導体基板１１０を備えている。半導体基板１１０は、高濃度ｎ型（ｎ＋型）ＧａＮであるドレイン層１１１ａ、低濃度ｎ型（ｎ－型）ＧａＮであるドリフト層１１１ｂ、低濃度ｐ型（ｐ－型）ＧａＮであるボディ層１１２、が積層した構造を有している。本実施例では、ボディ層１１２のマグネシウム濃度は、１×１０１８ｃｍ－３とした。
　ボディ層１１２の上部には、ｎ型ＧａＮのソース領域１１６およびドレイン領域１１７が配置されている。ソース領域１１６およびドレイン領域１１７は、イオン注入によって形成された領域であり、半導体基板１１０の表面の一部に表出している領域である。ソース領域１１６とドレイン領域１１７との間の領域には、ゲート絶縁膜１１９およびゲート電極１１８が配置されている。ゲート電極１１８は、ボディ層１１２の上面にゲート絶縁膜１１９を介して配置されている。
　半導体基板１１０の表面に表出しているボディ層１１２のうち、ゲート絶縁膜１１９が配置されていない領域には、中間層１１３が配置されている。中間層１１３の構造は、実施例１の中間層１３と同様であるため、説明を省略する。
　ソース電極１１４ｓは、ソース領域１１６の上面および中間層１１３の上面に接している。すなわちソース電極１１４ｓは、ソース領域１１６とボディ層１１２とにまたがって配置されている。ソース電極１１４ｓとボディ層１１２との間には、中間層１１３が配置されている。一方、ソース電極１１４ｓとソース領域１１６との間には、中間層１１３が配置されていない。ソース電極１１４ｓとボディ層１１２との接触領域によって、ボディコンタクトＢＣが形成されている。ボディコンタクトＢＣの機能は周知であるため、説明を省略する。
　同様にして、ドレイン電極１１４ｄは、ドレイン領域１１７とボディ層１１２とにまたがって配置されている。ドレイン電極１１４ｄとボディ層１１２との間には、中間層１１３が配置されている。一方、ドレイン電極１１４ｄとドレイン領域１１７との間には、中間層１１３が配置されていない。ドレイン電極１１４ｄとボディ層１１２との接触領域によって、ボディコンタクトＢＣが形成されている。
（半導体装置１０１の製造方法）
　図８のフローチャートおよび図９の断面概略図を参照して、半導体装置１０１の製造方法について説明する。ステップＳ１１において、半導体基板１１０が形成される。具体的には、ドレイン層１１１ａ上に、ドリフト層１１１ｂおよびボディ層１１２をエピタキシャル成長させる。ステップＳ１２において、ソース領域１１６およびドレイン領域１１７が形成される。具体的には、ソース領域１１６およびドレイン領域１１７に対応する開口部を備えたマスクを介して、ボディ層１１２にシリコンまたはゲルマニウムをイオン注入する。
　ステップＳ１３において、ゲート電極形成工程が行われる。具体的には、ソース領域１１６とドレイン領域１１７との間の領域であってボディ層１１２の上面に、ゲート絶縁膜１１９を介してゲート電極１１８を形成する。ゲート絶縁膜１１９は、ＳｉＯ２またはＡｌ２Ｏ３等を原子堆積法などで堆積させて形成した絶縁膜である。ゲート電極１１８は、ボロンなどの不純物をドープしたポリシリコンである。ゲート電極１１８は、周知のフォトリソグラフィー技術およびドライエッチング加工を用いて形成することができる。
　ステップＳ１４において、マグネシウム層形成工程が行われる。具体的には、特定領域に対応する開口部を備えるマスク層を形成する。特定領域は、マグネシウム層１１３Ａを形成する領域である。本実施例では、特定領域は、ボディコンタクトＢＣを形成する領域である。　次に、マスク層を介してマグネシウムを堆積させる。最後に、マスク層を除去する。これにより図９に示すように、マグネシウム層１１３Ａが、ボディ層１１２の表面に選択的に形成される。マグネシウム層１１３Ａは、ソース領域１１６およびドレイン領域１１７の表面には形成されない。なおマグネシウム層１１３Ａの構造は、実施例１のマグネシウム層１３Ａと同様であるため、説明を省略する。
　ステップＳ１５において、アニール工程が行われる。具体的には、マグネシウム層１１３Ａが形成されている半導体基板１１０を、窒素を含んだ雰囲気中でアニールする。アニール工程の内容は、実施例１のステップＳ３と同様であるため、説明を省略する。これにより、マグネシウム層１１３Ａを、窒化マグネシウムである中間層１１３に変化させることができる。なお、中間層１１３の構造は、実施例１の中間層１３と同様であるため、説明を省略する。
　ステップＳ１６において、中間層１１３の膜厚を減少させる工程が行われる。この工程の内容は、実施例１のステップＳ４と同様であるため、説明を省略する。
　ステップＳ１７において、電極形成工程が行われる。具体的には、金属層を成膜する。次に、周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、金属層を、ソース電極１１４ｓおよびドレイン電極１１４ｄに加工する。ソース電極１１４ｓは、ボディ層１１２に形成されている中間層１１３とソース領域１１６との間にまたがるように形成される。またドレイン電極１１４ｄは、ボディ層１１２に形成されている中間層１１３とドレイン領域１１７との間にまたがるように形成される。これにより、図７に示す半導体装置１０１が完成する。
（効果）
　図１０の比較例の半導体装置２０１を用いて、課題を説明する。比較例の半導体装置２０１は、実施例２の半導体装置１０１（図７）に比して、中間層１１３がコンタクト層２１３に置き換わっている点のみが異なる。コンタクト層２１３は、高濃度ｐ型（ｐ＋型）ＧａＮ層である。共通の部位には同一符号を付すことで、説明を省略する。ＭＯＳＦＥＴのボディ層１１２は、閾値電圧の関係により、マグネシウム濃度を制御（例えば、１×１０１６～１×１０２０ｃｍ－３程度）する必要がある。すると、ボディコンタクトＢＣの接触抵抗を低くするとともに、オーミック接触を形成するためには、高濃度ｐ型ＧａＮ層（コンタクト層２１３）を介在させる必要がある。このコンタクト層２１３を形成するための一般的な方法では、ボディ層１１２の表面全面にコンタクト層２１３を再成長させた後に、ドライエッチングにより開口領域Ｒ１のコンタクト層２１３を除去する。しかし再成長では、コンタクト層２１３とボディ層１１２との界面にＳｉパイルアップ層ＳＬが導入されてしまう。よってボディコンタクトＢＣの接触抵抗を低くすることや、オーミック接触を形成することが困難である。また、ドライエッチングによりダメージ層ＤＬがチャネルに形成されてしまうため、デバイス特性が劣化する恐れがある。
　本実施例の半導体装置１０１（図７）では、ボディコンタクトＢＣを形成する領域に中間層１１３（窒化マグネシウム）を配置している。高濃度ｐ型ＧａＮ層の再成長が不要であるため、Ｓｉパイルアップ層ＳＬが形成されることがない。ボディコンタクトＢＣの接触抵抗を低くすることや、オーミック接触を形成することが可能となる。またリソグラフィ技術を用いることで、ボディコンタクトＢＣを形成する領域に選択的に中間層１１３を形成することができる。ドライエッチングにより中間層１１３を除去する工程が不要であるため、チャネルにダメージ層ＤＬが形成されることがない。デバイス特性の劣化を抑制できる。
　また中間層１１３（窒化マグネシウム）は、ｎ型ＧａＮに対しては、接触抵抗を増加させてしまう。本実施例の半導体装置１０１（図７）では、ソース領域１１６とソース電極１１４ｓとの間、および、ドレイン領域１１７とドレイン電極１１４ｄとの間には、中間層１１３を配置しない構造としている。これにより、接触抵抗の増加を抑制することが可能である。
（ｐ型ＧａＮ領域の形成方法）
　本実施例では、窒化物半導体として窒化ガリウム（ＧａＮ）、II族元素のアクセプタ不純物としてマグネシウム（Ｍｇ）、ドナー不純物としてシリコン（Ｓｉ）を用いる場合を説明する。図１１のフローチャートおよび図１２～図１５の断面図を用いて、基板３０１にｐ型領域を形成する工程を説明する。図１２～図１５は、基板３０１の表面近傍の部分拡大図である。基板３０１は、ＧａＮのベース基板３１１上に、不純物がドープされていないＧａＮ層３１２が積層された構造を備えている。ＧａＮ層３１２は、エピタキシャル成長により形成されていてもよい。本実施例では、ＧａＮ層３１２の厚さは３μｍとした。
　ステップＳ１０１において、ＧａＮ層３１２の表面３１２ｓにマスク３３０が形成される。マスク３３０は、ｐ型領域を形成したい場所に対応した開口部ＯＰを備えている。マスク３３０は、既知のフォトリソグラフィ技術によって形成することができる。
　ステップＳ１０２において、表面３１２ｓからマスク３３０を介して窒素をイオン注入する（図１２参照）。窒素イオン注入は、表面３１２ｓから所定深さまでの窒素濃度が略一定となる、いわゆるボックスプロファイルとなるように注入される。ボックスプロファイルは、注入エネルギーおよび注入量を変えて複数回イオン注入を行うことで実現できる。これにより、窒素イオン注入された注入領域ＩＡが形成される。図１２では、注入領域ＩＡを点線で示している。本実施例では、注入領域ＩＡの深さＤ１は、２５０ｎｍとした。窒素イオンの加速電圧は、１０ＫＶ～１０ＭＶの範囲内とした。窒素濃度は、５×１０１９ｃｍ－３、５×１０１８ｃｍ－３、５×１０１６ｃｍ－３、の３種類とした。
　窒素をイオン注入する理由を説明する。イオン注入によって、Ｇａ空孔や窒素空孔などの結晶欠陥が形成される。Ｇａ空孔にＭｇが置換されることでＭｇを活性化しｐ型化するため、Ｇａ空孔は必要である。一方、窒素空孔はドナー性欠陥であり、アクセプタが補償されｐ型化を阻害してしまう。よって窒素空孔は少ないことが好ましい。そこで本実施例の技術では、窒化物半導体を構成している窒素をイオン注入している。イオン注入で形成された窒素空孔が、注入した窒素で置換されるため、窒素空孔の発生を抑制することができる。よって、窒素のイオン注入により、Ｇａ空孔を選択的に形成することができる。
　ステップＳ１０３において、表面３１２ｓにＭｇ含有層３１３を形成する（図１３参照）。Ｍｇ含有層３１３は、Ｍｇを含んだ層である。本実施例では、Ｍｇ含有層３１３は、電子ビーム（ＥＢ）蒸着法によりＭｇを蒸着することで形成した。またＭｇ含有層３１３の厚さＴ０は、５０ｎｍとした。
　ステップＳ１０４において、プレアニール工程を行う。本実施例では、ＲＴＡ（Rapid Thermal Anneal）装置を用いて、８００℃で１時間の処理を行った。プレアニール時の圧力および雰囲気は、特に限定されない。本実施例では、常圧の大気雰囲気でプレアニールを行った。
　プレアニール工程により、Ｍｇ含有層３１３（図１３）を、Ｍｇ固体層３１３ａおよびＭｇＯ層３１３ｂの積層構造（図１４）に変化させることができる。Ｍｇ固体層３１３ａは、Ｍｇ、Ｇａ、Ｎを含む層である。Ｍｇ固体層３１３ａの化学組成は特に限定されない。例えば、窒化マグネシウム（ＭｇＮ）とＧａＮが混ざり合った組成であってもよい。ＭｇＯ層３１３ｂは、酸化マグネシウムを含む層である。ＭｇＯ層３１３ｂは、Ｍｇ含有層３１３の表面がアニール雰囲気中の酸素と反応して形成された変質層である。本実施例では、Ｍｇ固体層３１３ａの厚さＴ１、および、ＭｇＯ層３１３ｂの厚さＴ２は、２０～５０ｎｍの範囲であった。
　Ｍｇ固体層３１３ａの厚さＴ１は、Ｍｇ含有層３１３の厚さＴ０およびプレアニール工程の温度によって制御することが可能である。例えば、Ｍｇ含有層３１３の厚さＴ０を減少させることにより、Ｍｇ固体層３１３ａの厚さＴ１を減少させることができる。Ｍｇ固体層３１３ａの厚さＴ１によって、後述するＭｇのドーピング濃度を制御することができる。例えば、Ｍｇ固体層３１３ａの厚さＴ１を減少させることで、Ｍｇの供給源を減少させることができるため、Ｍｇのドーピング濃度を減少させることができる。
　ステップＳ１０５において、Ｍｇ固体層３１３ａの表面に形成されたＭｇＯ層３１３ｂを除去する。ＭｇＯ層３１３ｂに含まれる酸素は、ＧａＮに対してドナー不純物として機能する。従って、ＭｇＯ層３１３ｂを除去することで、酸素によってｐ型特性の発現が阻害されてしまうことを防止できる。除去方法は、ウェットエッチング、ドライエッチング、研磨など、様々であって良い。本明細書では、王水を用いたウェットエッチングにより除去した。
　ステップＳ１０６において、ＭｇＯ層３１３ｂが除去されたＭｇ固体層３１３ａの表面３１３ａｓに、保護層３１４を形成する（図１５参照）。保護層３１４は、高耐熱性および密着性を有していることが好ましい。保護層３１４により、後述する拡散アニール工程において、ＧａＮからの窒素脱離を抑制することができる。本実施形態では、保護層３１４は、ＭＯＶＰＥ法で成膜した窒化アルミニウム（ＡｌＮ）とした。また厚さは３００ｎｍとした。
　ステップＳ１０７において、拡散アニール工程が行われる。拡散アニール工程の温度は、ステップＳ１０４のプレアニール工程の温度よりも高い。例えば、７００℃～１４００℃の範囲内であってもよい。アニール雰囲気は、特に限定されない。アニール雰囲気には窒素が含まれていてもよい。これにより、保護層３１４やＧａＮの熱分解を抑制する効果が得られる。圧力は、１０００気圧以下であってもよい。アニール時間は、後述するＭｇ濃度分布プロファイルに応じて定めればよく、例えば３０秒～１時間の範囲であってよい。サーマルバジェットの観点から、温度が高くなるほどアニール時間が短くなるような相関を持たせてもよい。例えば、１４００℃の場合にはアニール時間を３０秒とし、７００℃の場合にはアニール時間を１時間としてもよい。本実施例では、１３００℃、常圧の大気雰囲気でアニールを行った。またアニール時間は５分間とした。
　注入領域ＩＡには、結晶欠陥がボックスプロファイルで形成されている。また結晶欠陥が形成されている領域は、結晶欠陥が形成されていない領域に比して、Ｍｇの拡散速度を高めることができる。従って、拡散アニール工程によって、Ｍｇ固体層３１３ａから注入領域ＩＡの全体へＭｇを固相拡散することができる。また前述したように、注入領域ＩＡには、窒素のイオン注入によりＧａ空孔が選択的に形成されているため、Ｇａ空孔にＭｇを置換することで活性化させることができる。これにより、注入領域ＩＡが形成されていた領域に、ｐ型ＧａＮ領域ＰＲを形成することができる（図１５参照）
　ステップＳ１０８において、保護層３１４を除去する。除去方法は、ウェットエッチングやドライエッチングなど、様々であって良い。本明細書では、ＴＭＡＨ（Tetramethyl ammonium hydroxide）を用いたウェットエッチングにより除去した。以上により、ｐ型ＧａＮ領域の形成フローが終了する。
（Ｍｇ濃度分布プロファイル）
　上述したフローで作成した基板３０１における、深さ方向のＭｇ濃度分布プロファイルについて説明する。図１６に、二次イオン質量分析（ＳＩＭＳ）法を用いた、Ｍｇ濃度分布プロファイルを示す。縦軸は、Ｍｇの濃度である。横軸は、ＧａＮ層３１２の表面３１２ｓからの深さである。
　注入領域ＩＡは、窒素イオンがボックスプロファイルで注入されている領域である。本実施例では、注入領域ＩＡの深さＤ１は、約２５０ｎｍである。Ｍｇ濃度分布プロファイルＭＰ１～ＭＰ３は、表面３１２ｓに垂直な方向におけるＭｇの濃度分布を示している。Ｍｇ濃度分布プロファイルＭＰ１～ＭＰ３は、注入領域ＩＡ内の窒素濃度が、それぞれ５×１０１９ｃｍ－３、５×１０１８ｃｍ－３、５×１０１６ｃｍ－３、の場合に形成されたプロファイルを示している。
　Ｍｇ濃度分布プロファイルＭＰ１～ＭＰ３は、表面から深さ１００ｎｍまでの第１領域Ｒ１内において、Ｍｇ濃度の最大値ＭＶを有している。最大値ＭＶは、１×１０２０ｃｍ－３以上である。また、最大値ＭＶとなる領域の、表面３１２ｓからの深さは、約１５ｎｍである。効果を説明する。従来、イオン注入法を用いる場合には、表面３１２ｓから１５ｎｍ程度の極表面でのＭｇ濃度を１×１０２０ｃｍ－３以上の高濃度にすることは困難であった。本明細書の技術では、表面３１２ｓからＭｇを固相拡散するため、極表面でのＭｇ濃度を１×１０２０ｃｍ－３以上の高濃度にすることができる。これにより、表面３１２ｓに形成する電極とのオーミックコンタクトを形成することが可能となる。
　Ｍｇ濃度分布プロファイルＭＰ１～ＭＰ３は、最大値ＭＶから深さ方向に広がる幅１００ｎｍ以下の第２領域Ｒ２内において、Ｍｇ濃度が一桁以上変化している。換言すると、最大値ＭＶ（深さ約１５ｎｍ）から深くなることに従って、Ｍｇ濃度が、最大値ＭＶの１／１０以下まで低下している。またＭｇ濃度分布プロファイルＭＰ１～ＭＰ３は、濃度勾配が急激に小さくなる特異点ＳＰ１～ＳＰ３を、第２領域Ｒ２内に備えている。そして、特異点ＳＰ１～ＳＰ３から深くなる方向に、Ｍｇ濃度がほぼ一定となる濃度一定領域ＣＲが存在している。濃度一定領域ＣＲの深さ方向の幅は５０ｎｍ以上である。以上より、深さ方向のＭｇ濃度を急峻に減少させることができていることが分かる。効果を説明する。Ｍｇ濃度分布プロファイルが深さ方向へなだらかに変化する場合には、ｐ型領域の底部に低濃度のｐ型領域が存在することになる。低濃度のｐ型領域は、ｐｎ接合面を形成する際に高抵抗領域となってしまう。一方、本明細書の技術では、Ｍｇ濃度分布プロファイルを急峻にすることができるため、ｐ型領域の底部に低濃度のｐ型領域が存在しない。従って、高濃度のｐ型領域と高濃度のｎ型領域とが接合しているｐｎ接合面を作製することが可能となる。ｐｎ接合面に高抵抗領域が形成されてしまうことを抑制できる。
　Ｍｇ濃度分布プロファイルＭＰ１から分かるように、注入領域ＩＡより深い領域（０．２５μｍよりも深い領域）よりも、注入領域ＩＡ（０．２５μｍよりも浅い領域）の方が、Ｍｇ濃度が高くなっている。これは、窒素イオン注入で形成された結晶欠陥でＭｇを捕獲することができるためである。よって、Ｍｇ濃度を高くしたい領域に注入領域ＩＡを形成することにより、所望のＭｇ濃度分布プロファイルを形成することが可能となる。また、Ｍｇ濃度分布プロファイルＭＰ１（窒素濃度５×１０１９ｃｍ－３）、ＭＰ２（窒素濃度５×１０１８ｃｍ－３）、ＭＰ３（窒素濃度５×１０１６ｃｍ－３）の比較から分かるように、注入領域ＩＡ内の窒素濃度が高いほど、Ｍｇ濃度を高くすることができることが分かる。これは、窒素濃度が高いほど結晶欠陥密度を高くすることができるためである。よって、窒素濃度を制御することで、Ｍｇ濃度を間接的に制御することが可能となる。
（効果）
　固相拡散によりＭｇを拡散する場合、深さ方向のＭｇ濃度分布プロファイル、および、Ｍｇのドーピング濃度は、いわゆる誤差関数プロファイルとなる。熱処理温度及び時間で一意に決定されるため、Ｍｇ濃度分布プロファイルやドーピング濃度を制御することが困難である。従って、各種デバイスで必要とされるボックスプロファイルを形成することや、Ｍｇ濃度を所望の値に調整することが困難である。また１００ｎｍよりも深くＭｇを拡散させるためには、数時間以上の長時間の熱処理が必要となってしまう。そこで本実施例の技術では、結晶欠陥が形成されている注入領域ＩＡへ、Ｍｇを固相拡散させる構成を備えている。Ｇａ空孔でＭｇを捕獲するとともに活性化することができるため、注入領域ＩＡの窒素プロファイルに従うように、Ｍｇ濃度分布プロファイルを形成することができる。また、注入した窒素の濃度を高くするほど、Ｍｇのドーピング濃度を高くすることができる。換言すると、注入領域ＩＡの窒素プロファイルを制御することでＭｇ濃度分布プロファイルを制御することが可能であるとともに、窒素濃度を制御することでＭｇドーピング濃度を制御することが可能である。また、欠陥が形成されている領域の方が、欠陥が形成されていない領域よりもＭｇを拡散させやすいため、１００ｎｍよりも深い領域へＭｇを拡散させるための熱処理時間を大幅に短縮することができる（例：５分）。
　従来、Ｍｇのイオン注入によりｐ型ＧａＮ領域を形成するためには、結晶内部に生じた窒素空孔などのダメージを回復するための超高圧での熱処理が必要であった。しかし、圧力１ＧＰａ(約１万気圧)という極めて特殊な環境下での熱処理を必要とするため、実施が困難であった。本明細書の技術では、窒素イオン注入によって注入領域ＩＡを形成するため、窒素空孔の発生を抑制しながらＧａ空孔を積極的に形成することが可能となる。窒素空孔などのダメージを抑制できるため、超高圧での熱処理を不要とすることができる。熱処理を容易に行うことが可能となる。
（ｐ型ＧａＮ領域の評価結果）
　走査型非線形誘電率顕微鏡（ＳＮＤＭ）を用いて、ｐ型ＧａＮ領域の形成状態を評価した。ＳＮＤＭは、キャリア分布を二次元的に可視化する顕微鏡である。図１７および図１８に、断面観察結果の一例を示す。縦軸は、基板表面からの深さである。横軸は、表面に水平な方向の位置である。図１７および図１８では、ｐ型ＧａＮ領域ＰＲが薄い塗りつぶしで示されており、ｎ型ＧａＮ領域ＮＲが濃い塗りつぶしで示されており、高抵抗の真性ＧａＮ領域ＩＲが白色で示されている。
　図１７は、本実施例の技術で形成したｐ型ＧａＮ領域の断面図である。ｎ＋－ＧａＮのベース基板３１１の（０００１）面上に、約３μｍのアンドープのＧａＮ層３１２が形成されている。ＧａＮ層３１２の上部には、注入領域ＩＡが形成されている。注入領域ＩＡの水平方向の幅は約１０．５μｍであり、深さＤ１は約２００ｎｍである。注入領域ＩＡには窒素がボックスプロファイルで注入されており、窒素濃度は５×１０１８ｃｍ－３である。
　図１７の本実施例では、注入領域ＩＡの内部において、表面３１２ｓから深さ約０．７μｍまでの領域に、ｐ型ＧａＮ領域ＰＲが形成されている。表面３１２ｓがｐ型化しているため、注入領域ＩＡ上に電極を形成した場合にオーミックコンタクトを形成することが可能である。また、注入領域ＩＡの外側において、表面３１２ｓから深さ約１．０μｍまでの領域に、ｎ型ＧａＮ領域ＮＲが形成されている。また深さ約０．５μｍから３．０μｍまでの領域に真性ＧａＮ領域ＩＲが形成されている。
　一方、図１８に比較例を示す。比較例は、Ｍｇイオン注入後に超高圧アニーリング（ＵＨＰＡ）を行って形成したｐ型ＧａＮ領域の断面図である。図１８の比較例では、ｎ＋－ＧａＮ基板の上部に、Ｍｇがイオン注入されたＭｇ注入領域ＭＡが形成されている。Ｍｇ注入領域ＭＡ内において、深さ約０．５μｍから２．０μｍまでの領域にｐ型ＧａＮ領域ＰＲが形成されている。しかし、表面４１２ｓから約０．５μｍまでの領域は、真性ＧａＮ領域ＩＲとなっている。すなわち、イオン注入法では、表面４１２ｓをｐ型ＧａＮにすることが困難であることが分かる。従って、Ｍｇ注入領域ＭＡ上に電極を形成しても、オーミックコンタクトを形成することは困難である。
（結晶欠陥の評価結果）
　環状暗視野走査透過電子顕微鏡(ＡＤＦ－ＳＴＥＭ)を用いて、結晶欠陥の形成状態を評価した。比較例として、Ｍｇイオン注入後に超高圧アニーリング（１ＧＰａ、１４８０℃、５分間）を行うことでｐ型ＧａＮ領域を作成した。そして（１１－２０）面の断面を観察した。比較例では、空孔型の転位ループ欠陥が多数観察され、その平面密度は約３×１０１０［個／ｃｍ２］であった。
　一方、本実施例の技術で作成したｐ型ＧａＮ領域において、同様の断面を観察したところ、空孔型欠陥起因の楕円形などの転位ループ欠陥やコーヒー豆型欠陥は観察されなかった。換言すると、Ｍｇが添加されている領域のループ欠陥密度が、１×１０５［個／ｃｍ２］以下であった。理由を説明する。転位ループ欠陥は、過飽和の点欠陥（空孔、格子間原子）が平板状に集まり、その縁に閉じた転位ができることで形成される。比較例ではＭｇイオン注入により多数の窒素空孔が形成されるため、転位ループ欠陥が多数形成される。一方、本実施例の技術では、Ｍｇイオン注入を行わず、窒素イオン注入を行っている。そして前述のように、窒素イオン注入では窒素空孔の生成が抑制できるため、転位ループ欠陥の形成を抑制することが可能となる。
　実施例３では、注入領域ＩＡにＭｇを固相拡散する形態を説明した。実施例４では、注入領域ＩＡにＭｇを気相拡散する形態について説明する。注入領域ＩＡを形成するまでの工程（ステップＳ１０１～Ｓ１０２）は同様であるため、説明を省略する。
　気相拡散工程では、注入領域ＩＡが形成された基板３０１を、Ｍｇを含んだ雰囲気中でアニールする。気相Ｍｇ原料の種類は様々であって良い。Ｍｇ蒸気や塩化マグネシウム（ＭｇＣｌ２）であってもよい。また、Ｃｐ２ＭｇやＥｔＣｐ２Ｍｇなどの、各種の有機金属化合物（ＭＯ）であってもよい。また、アニール雰囲気中に窒素を含ませてもよい。例えば、アンモニアや窒素ガスをチャンバ内に供給してもよい。雰囲気中からＧａＮ基板へ窒素を供給することにより、アニールによるＧａＮからの窒素抜けを抑制することができる。本実施例では、Ｃｐ２Ｍｇおよびアンモニアを含んだ雰囲気中で、８３０℃でアニールを行った。
　気相拡散工程の後に、保護層３１４の形成（ステップＳ１０６）、拡散アニール工程（ステップＳ１０７）、保護層３１４の除去（ステップＳ１０８）、を行ってもよい。これにより、気相拡散によるｐ型ＧａＮ領域の形成フローが終了する。
（効果）
　実施例３の固相拡散では、ｐ型ＧａＮ領域形成後における表面３１２ｓの表面モフォロジーが劣化していた。例えば、ＡＦＭ等を用いて表面３１２ｓの二乗平均粗さ（ＲＭＳ）を測定したところ、窒素イオン注入（ステップＳ１０２）後のＲＭＳは、０．２～０．５ｎｍであった。一方、ｐ型ＧａＮ領域完成（ステップＳ１０８）後のＲＭＳは、７．０ｎｍであった。これは、プレアニール工程（ステップＳ１０４）においてＭｇ固体層３１３ａを形成する際に、表面モフォロジーが劣化するためと考えられる。
　一方、実施例４の気相拡散では、Ｍｇ固体層３１３ａを形成する工程を省略することができるため、表面３１２ｓの表面モフォロジーを改善することができる。例えば、ｐ型ＧａＮ領域完成後のＲＭＳを測定したところ、０．３ｎｍであった。また、表面３１２ｓのＡＦＭ像ではステップが観察されたため、原子レベルで平坦な表面が維持されていることが分かった。これにより、基板３０１をデバイスに適用した場合の各種特性を改善することが可能となる。
　実施例５では、注入領域ＩＡにＭｇを液相拡散する形態について説明する。注入領域ＩＡを形成するまでの工程（ステップＳ１０１～Ｓ１０２）は同様であるため、説明を省略する。
　液相拡散工程では、注入領域ＩＡが形成された基板３０１を、Ｍｇを含んだ融液に接触させる。融液の種類は様々であって良い。例えば、Ｚｎ－Ｍｇ二元系金属、Ａｌ－Ｚｎ－Ｍｇ三元系金属、Ｃｕ－Ｍｇ－Ｚｎ三元系金属、などの融液でもよい。または、窒素の溶解度の高い金属の融液であってもよく、例えばＮａなどのアルカリ金属融液であってもよい。本実施例では、Ｍｇ:Ｚｎ比率が５１:２０である、ＭｇＺｎ融液を用いた。また温度は４５０℃とした。
　液相拡散工程を実施するための装置構成は様々であって良い。高温（例：４００～１０００℃）および高圧（例：数十気圧）の環境下で坩堝内に融液を生成し、その融液に基板３０１を接触させてもよい。また、融液内に窒素ガス（Ｎ２）を溶け込ませることで、ＧａＮからの窒素抜けを抑制してもよい。
　液相拡散工程の後に、保護層３１４の形成（ステップＳ１０６）、拡散アニール工程（ステップＳ１０７）、保護層３１４の除去（ステップＳ１０８）、を行ってもよい。これにより、液相拡散によるｐ型ＧａＮ領域の形成フローが終了する。
　実施例６では、注入領域ＩＡにＭｇをプラズマドーピングする形態について説明する。注入領域ＩＡを形成するまでの工程（ステップＳ１０１～Ｓ１０２）は同様であるため、説明を省略する。
　プラズマドーピング工程では、注入領域ＩＡが形成された基板３０１を、真空容器内のバイアス電極にセットする。そしてＭｇを含むガスからなるプラズマを発生させ、プラズマ中のＭｇイオンを表面３１２ｓに向かって加速させることによって、注入領域ＩＡ中にＭｇを導入することができる。
　プラズマドーピング工程の後に、保護層３１４の形成（ステップＳ１０６）、拡散アニール工程（ステップＳ１０７）、保護層３１４の除去（ステップＳ１０８）、を行ってもよい。これにより、プラズマドーピングによるｐ型ＧａＮ領域の形成フローが終了する。
　以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
（変形例）
　中間層の膜厚を減少させる工程（ステップＳ４、Ｓ１６）は、省略可能である。
　中間層１３および１１３を構成する窒化マグネシウム（ＭｇＮｘ）は、フッ素や酸素など、他の元素を含んでいてもよい。
　本明細書の技術を適用可能なデバイス構造は、実施例２に示した横型ＭＯＳＦＥＴに限られない。様々なデバイス構造に適用可能である。例えば、トレンチゲートを備えた縦型ＭＯＳＦＥＴ、スーパージャンクションＭＯＳＦＥＴ、ＰＮダイオード、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、ＨＥＭＴ、などに適用してもよい。
　アニール工程（ステップＳ３、Ｓ１５で用いられる加熱方法は、様々な方法であってよい。例えば、ランプ加熱、ヒータ加熱、高周波加熱、などを用いても良い。またアニール工程の雰囲気は、純粋な窒素雰囲気に限られず、例えば、Ｈ２、ＮＨ３、Ａｒ、Ｘｅ、Ｈｅ、Ｎｅなどを混合させても良い。
　本明細書の技術を適用可能な窒化物半導体は、ＧａＮに限定されるものではない。例えば、ＩｎＮ、ＡｌＮなどの二元系、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＩｎＮなどの三元系、ＡｌＧａＩｎＮなどの四元系の窒化物半導体にも適用可能である。また、ＡｌＧａＩｎＮ系窒化物半導体層が少なくとも１層形成されているサファイア、Ｓｉ、ＳｉＣ、ＳｉＯ２、ＭｇＯ、Ｇａ２Ｏ３、ＺｒＢ２、スピネル、ダイヤモンド、ＰＥＴなどにも適用可能である。
　本明細書のＭｇの拡散技術は、基板３０１の上面に限られず、様々な構造の表面に対しても適用可能である。例えば、トレンチの内壁の表面に対しても適用可能である。
　ステップＳ１０２で注入されるイオンは、窒素イオン単体に限られず、様々なイオンを含んでいてもよい。例えば、水素イオンやフッ素イオンなどを含んでいても良い。
　ステップＳ１０２は、結晶欠陥を導入することを目的とする工程であるため、イオン注入に限られない。例えば、電子線の照射によって結晶欠陥を導入してもよい。
　ステップＳ１０３で形成するＭｇ含有層３１３は、Ｍｇを含む化合物であってもよい。例えば、ＭｇＯ、ＭｇＺｎＯ、などであってもよい。
　保護層３１４を形成せずに拡散アニール工程を行ってもよい。この場合、ステップＳ１０６をスキップすればよい。ＭｇＯ層３１３ｂは除去しなくてもよい。この場合、ステップＳ１０５をスキップすればよい。
　上記の実施例では、ｐ型領域を形成するためのII族元素の一例としてマグネシウム（Ｍｇ）を用いていたが、この構成に限定されるものではない。II族元素は、例えばベリリウム（Ｂｅ）、カルシウム（Ｃａ）等であってもよい。また、ｎ型領域を形成するための元素の一例としてシリコン（Ｓｉ）を用いていたが、この構成に限定されず、ゲルマニウム（Ｇｅ）などを用いてもよい。
　ステップＳ１０２の工程は、欠陥形成工程の一例である。ステップＳ１０７の拡散アニール工程は、第１の熱処理工程の一例である。ステップＳ１０４のプレアニール工程は、第２の熱処理工程の一例である。ＭｇＯ層３１３ｂは、変質層の一例である。

Claims (26)

  1. 　窒化物半導体基板の表面に、マグネシウムを主成分とするマグネシウム層を形成するマグネシウム層形成工程と、
    　前記マグネシウム層が形成されている前記窒化物半導体基板をアニールするアニール工程と、
    　を備える、窒化物半導体装置の製造方法。
  2. 　前記マグネシウム層形成工程では、表面の少なくとも一部にｐ型領域が露出している前記窒化物半導体基板の前記ｐ型領域の表面の少なくとも一部に、前記マグネシウム層を形成し、
    　前記アニール工程では、前記マグネシウム層が形成されている前記窒化物半導体基板を、窒素を含んだ雰囲気中でアニールし、前記マグネシウム層をマグネシウムおよび窒素を含んでいる中間層に変化させ、
    　前記中間層の上面の少なくとも一部に電極層を形成する電極層形成工程をさらに備える、請求項１に記載の窒化物半導体装置の製造方法。
  3. 　前記アニール工程後に、前記中間層の膜厚を減少させる工程をさらに備え、
    　前記電極層形成工程は、膜厚低下後の前記中間層の上面に前記電極層を形成する、請求項２に記載の窒化物半導体装置の製造方法。
  4. 　前記ｐ型領域の不純物濃度は、１×１０１６～１×１０２０の範囲である、請求項２または３に記載の窒化物半導体装置の製造方法。
  5. 　前記マグネシウム層形成工程は、前記ｐ型領域の表面の少なくとも一部の特定領域に、選択的に前記マグネシウム層を形成する、請求項２～４の何れか１項に記載の窒化物半導体装置の製造方法。
  6. 　前記マグネシウム層形成工程は、
    　　前記窒化物半導体基板の表面に前記特定領域に対応する開口部を備えるマスク層を形成する工程と、
    　　前記マスク層を介して前記マグネシウム層を堆積させる工程と、
    　を備える、請求項５に記載の窒化物半導体装置の製造方法。
  7. 　前記窒化物半導体基板の表面の一部には、ｎ型領域が表出しており、
    　前記マグネシウム層形成工程は、前記ｐ型領域の表面の少なくとも一部に前記マグネシウム層を形成するとともに前記ｎ型領域の表面には前記マグネシウム層を形成せず、
    　前記電極層形成工程は、前記ｐ型領域に形成されている前記中間層と前記ｎ型領域との間にまたがるように前記電極層を形成する、請求項５または６に記載の窒化物半導体装置の製造方法。
  8. 　前記窒化物半導体基板は窒化ガリウムである、請求項２～７の何れか１項に記載の窒化物半導体装置の製造方法。
  9. 　結晶欠陥を前記窒化物半導体基板の表面から内部側へ形成する欠陥形成工程をさらに備え、
    　前記マグネシウム層は固体層である、請求項１に記載の窒化物半導体装置の製造方法。
  10. 　前記マグネシウム層の表面に保護層を形成する保護層形成工程をさらに備え、
    　前記アニール工程は、前記保護層が形成されている前記窒化物半導体基板を加熱する、請求項９に記載の窒化物半導体装置の製造方法。
  11. 　前記アニール工程よりも低い温度で前記窒化物半導体基板を加熱するプレアニール工程をさらに備え、
    　前記プレアニール工程は、前記マグネシウム層形成工程の後であって前記保護層形成工程の前に行われる、請求項１０に記載の窒化物半導体装置の製造方法。
  12. 　前記プレアニール工程によって前記マグネシウム層の表面に形成された変質層を除去する工程をさらに備え、
    　前記保護層は、前記変質層が除去された前記マグネシウム層の表面に形成される、請求項１１に記載の窒化物半導体装置の製造方法。
  13. 　結晶欠陥を前記窒化物半導体基板の表面から内部側へ形成する欠陥形成工程をさらに備え、
    　前記マグネシウム層は、マグネシウムを含んだ融液である、請求項１に記載の窒化物半導体装置の製造方法。
  14. 　前記融液はＺｎを含んでおり、
    　前記融液の温度は４５０℃以上である、請求項１３に記載の窒化物半導体装置の製造方法。
  15. 　前記欠陥形成工程は、窒素イオンを前記窒化物半導体基板の表面から注入する工程を備えている、請求項９～１４の何れか１項に記載の窒化物半導体装置の製造方法。
  16. 　窒化物半導体装置であって、
    　表面の少なくとも一部にｐ型領域が露出している窒化物半導体基板と、
    　前記ｐ型領域の上面の少なくとも一部に配置されており、マグネシウムおよび窒素を含んでいる中間層と、
    　前記中間層の上面の少なくとも一部に配置されている電極層と、
    　を備える、窒化物半導体装置。
  17. 　前記中間層はアモルファス構造を有している、請求項１６に記載の窒化物半導体装置。
  18. 　前記中間層はガリウムを含んでおり、
    　前記中間層の前記ガリウムの濃度は、前記ｐ型領域と前記中間層との界面から離れることに応じて低下している、請求項１６または１７に記載の窒化物半導体装置。
  19. 　前記ｐ型領域の不純物濃度は、１×１０１６～１×１０２０ｃｍ－３の範囲である、請求項１６～１８の何れか１項に記載の窒化物半導体装置。
  20. 　前記中間層の厚さは１０００ｎｍ以下である、請求項１６～１９の何れか１項に記載の窒化物半導体装置。
  21. 　前記窒化物半導体基板の表面の一部に表出しているｎ型領域をさらに備えており、
    　前記電極層は、前記ｎ型領域と前記ｐ型領域とにまたがって配置されており、
    　前記ｐ型領域と前記電極層との間には前記中間層が配置されているとともに、前記ｎ型領域と前記電極層との間には前記中間層が配置されていない、請求項１６～２０の何れか１項に記載の窒化物半導体装置。
  22. 　前記窒化物半導体基板は窒化ガリウムであり、
    　前記中間層は窒化マグネシウムである、請求項１６～２１の何れか１項に記載の窒化物半導体装置。
  23. 　窒化物半導体基板であって、
    　前記窒化物半導体基板の表面に垂直な方向におけるマグネシウムの濃度分布は、前記表面から深さ１００ナノメートルまでの第１領域内において最大値を有しており、
    　前記最大値が１×１０２０ｃｍ－３以上である、
    　窒化物半導体基板。
  24. 　前記マグネシウムの濃度分布は、前記最大値から深さ方向に広がる幅１００ナノメートル以下の第２領域内において、濃度が一桁以上変化している、請求項２３に記載の窒化物半導体基板。
  25. 　前記マグネシウムの濃度分布は、前記第２領域内に濃度勾配が急激に小さくなる特異点を備えており、
    　前記特異点から深さ方向へ向かってマグネシウム濃度がほぼ一定となる濃度一定領域が存在しており、
    　前記濃度一定領域の深さ方向の幅は５０ナノメートル以上である、請求項２４に記載の窒化物半導体基板。
  26. 　マグネシウムが添加されている領域の断面視におけるループ欠陥の平面密度が、１×１０５［個／ｃｍ２］以下である、請求項２３～２５の何れか１項に記載の窒化物半導体基板。
PCT/JP2022/005973 2021-07-26 2022-02-15 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法 WO2023007781A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280052314.9A CN117716509A (zh) 2021-07-26 2022-02-15 氮化物半导体装置、氮化物半导体衬底以及氮化物半导体装置的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-121826 2021-07-26
JP2021121826A JP2023017508A (ja) 2021-07-26 2021-07-26 窒化物半導体装置および窒化物半導体装置の製造方法
JP2021174661A JP2023064399A (ja) 2021-10-26 2021-10-26 窒化物半導体装置の製造方法および窒化物半導体基板
JP2021-174661 2021-10-26

Publications (1)

Publication Number Publication Date
WO2023007781A1 true WO2023007781A1 (ja) 2023-02-02

Family

ID=85086585

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/005973 WO2023007781A1 (ja) 2021-07-26 2022-02-15 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023007781A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078332A (ja) * 2006-09-20 2008-04-03 Toyota Central R&D Labs Inc ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法
JP2008300603A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体製造装置
JP2009212183A (ja) * 2008-03-03 2009-09-17 Toyota Central R&D Labs Inc 半導体装置の製造方法
JP2018010946A (ja) * 2016-07-12 2018-01-18 富士電機株式会社 半導体装置の製造方法
JP2021028932A (ja) * 2019-08-09 2021-02-25 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078332A (ja) * 2006-09-20 2008-04-03 Toyota Central R&D Labs Inc ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法
JP2008300603A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体製造装置
JP2009212183A (ja) * 2008-03-03 2009-09-17 Toyota Central R&D Labs Inc 半導体装置の製造方法
JP2018010946A (ja) * 2016-07-12 2018-01-18 富士電機株式会社 半導体装置の製造方法
JP2021028932A (ja) * 2019-08-09 2021-02-25 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置

Similar Documents

Publication Publication Date Title
TWI686498B (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
US7718519B2 (en) Method for manufacturing silicon carbide semiconductor element
US7977223B2 (en) Method of forming nitride semiconductor and electronic device comprising the same
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
US20110180903A1 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
US20240071756A1 (en) Method for manufacturing group iii nitride semiconductor substrate
US20210118680A1 (en) Method for Manufacturing an III-Nitride Semiconductor Structure
JP5170859B2 (ja) 基板及びその製造方法
JP2007305630A (ja) 電界効果トランジスタ及びその製造方法
US20110180849A1 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
Wurm et al. Growth of high-quality N-polar GaN on bulk GaN by plasma-assisted molecular beam epitaxy
JP4984557B2 (ja) 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP2004356257A (ja) ｐ型ＩＩＩ族窒化物半導体の製造方法
CN115692181A (zh) 在碳化硅（SiC）衬底上制造欧姆接触的方法
US20130171811A1 (en) Method for manufacturing compound semiconductor
WO2023007781A1 (ja) 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
US20120248577A1 (en) Controlled Doping in III-V Materials
CN117716509A (zh) 氮化物半导体装置、氮化物半导体衬底以及氮化物半导体装置的制造方法
JP4421830B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP5109912B2 (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22848865

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280052314.9

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE