JP2003257997A

JP2003257997A - 窒化ガリウム系半導体装置を製造する方法

Info

Publication number: JP2003257997A
Application number: JP2002054172A
Authority: JP
Inventors: Tomohiro Kagiyama; 知宏鍵山
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2003-09-12

Abstract

(57)【要約】【課題】素子間のリーク電流が低減されたアイソレー
ション構造を有する半導体装置を製造する方法が提供さ
れる。【解決手段】半導体装置を製造する方法は、(ａ)基板
２上に無機材料からなるマスク６ａを形成する工程、
(ｂ)マスク６ａが形成された後に、一または複数のＧａ
_1-XＡｌ_XＮ(０≦Ｘ＜１)層８、１０、１２、１４を該基
板２上に形成する工程、(ｃ)該Ｇａ_1-XＡｌ_XＮ層８、１
０、１２、１４が形成された後にマスク６ａを除去する
工程とを備える。マスク６ａは無機材料からなるので、
Ｇａ_1-XＡｌ_XＮ層８、１０、１２、１４の形成工程にお
ける成長温度にも耐える。Ｇａ_1-XＡｌ_XＮ層８、１０、
１２、１４を形成した後にマスク６ａを除去すれば、マ
スクパターンが無い領域に該Ｇａ_1-XＡｌ_XＮ層１６ｃが
残る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、窒化ガリウム系半
導体装置の製造方法に関する。

【０００２】

【従来の技術】窒化ガリウム系半導体が、電界効果トラ
ンジスタ(ＦＥＴ)といった半導体能動素子のための材料
として着目されている。この半導体能動素子は、ＧａＮ
およびＧａＡｌＮといった窒化ガリウム系半導体を主要
な構成材料として用いている。窒化ガリウム(ＧａＮ)の
禁制帯幅は３．４ｅＶと非常に広いので、窒化ガリウム
系半導体装置は、高い温度下でも使用できることが期待
されている。

【０００３】

【発明が解決しようとする課題】発明者は、窒化ガリウ
ム系化合物半導体素子を開発するに際して、窒化ガリウ
ム系集積回路において用いられている回路素子を電気的
に分離する手法について調査した。この調査によれば次
のような手法がある：(１)イオンの選択イオン注入ある
いは選択酸化により素子分離領域の電気抵抗を高める手
法、(２)例えば塩素系のエッチングガスを用いて素子分
離領域の半導体をプラズマエッチングする手法、(３)基
板をエッチングして素子分離を行う手法。

【０００４】しかしながら、手法(１)では、素子分離領
域の電気抵抗を絶縁物の抵抗値程度まで増加させること
は容易ではない。また、選択酸化を用いる手法では、酸
化が生じる程度にまで窒化ガリウム半導体膜を高温に晒
さなければならない。手法(２)及び(３)のようにエッチ
ングを行う場合には、窒化ガリウム系半導体は化学的に
安定であるのでプラズマエッチングすることは容易では
なく、ウエットエッチングのための好適なエッチャント
が存在しない。また、素子分離を十分に達成できるよう
にプラズマエッチングを行うと、素子分離領域だけでな
く素子領域にもエッチングの影響が及んでしまう。した
がって、いずれの手法も、素子間に流れる電流、つまり
リーク電流が増加するという技術的課題を内包してい
る。

【０００５】そこで、本発明の目的は、素子間のリーク
電流を低くできるアイソレーション構造を提供できる窒
化ガリウム系半導体装置の製造方法を提供することとし
た。

【０００６】

【課題を解決するための手段】本発明の一側面は半導体
装置を製造する方法に係わる。この方法は、(ａ)基板上
に無機材料からなるマスクを形成し、(ｂ)このマスクが
形成された後に、一または複数のＧａ_1-XＡｌ_XＮ(０≦
Ｘ＜１)層を該基板上に形成し、(ｃ)該Ｇａ_1-XＡｌ_XＮ
層が形成された後に、マスクを除去する、工程を備え
る。

【０００７】無機材料からなるマスクは、Ｇａ_1-XＡｌ_X
Ｎ層の形成工程における成長温度にも耐える。該Ｇａ
_1-XＡｌ_XＮ層を形成した後にマスクを除去すれば、マス
クパターンが無い領域に該Ｇａ_1-XＡｌ_XＮ層が残る。

【０００８】この方法では、工程(ｂ)は、４００℃以上
７００℃以下の温度でＧａＮ半導体層を形成する工程を
含むことができる。ＧａＮ半導体層を比較的低温で成長
することにより、品質の良い結晶が成長される。

【０００９】この方法は、工程(ｃ)に先だって、Ｇａ
_1-XＡｌ_XＮ層上に、一又は複数のＧａ _1-YＡｌ_YＮ(０≦
Ｙ＜１)層を形成する工程を更に備えることができる。

【００１０】無機材料からなるマスクは、Ｇａ_1-XＡｌ_X
Ｎ層及びＧａ_1-YＡｌ_YＮ層の形成工程における成長温度
にも耐える。該Ｇａ_1-XＡｌ_XＮ層及びＧａ_1-YＡｌ_YＮ層
を形成した後にマスクを除去すれば、マスクパターンが
無い領域にＧａ_1-XＡｌ_XＮ層及び該Ｇａ_1-YＡｌ_YＮ層が
残る。

【００１１】この方法では、９００℃以上１２００℃以
下の温度でＧａ_1-YＡｌ_YＮ層を形成してもよい。無機材
料からなるマスクを用いているので、Ｇａ_1-YＡｌ_YＮ層
を形成するために９００℃以上１２００℃以下の温度を
使用できる。

【００１２】この方法では、マスクの膜厚は、マスクを
除去する工程に先立って形成された窒化ガリウム系半導
体層の全膜厚より大きくしてもよい。リフトオフ法を採
用するために好適である。

【００１３】この方法では、マスクのパターンは素子分
離領域に設けられている。マスクを除去することによ
り、素子領域には、窒化ガリウム系半導体層が提供され
る。

【００１４】この方法では、無機材料は、絶縁性シリコ
ン無機化合物からなることができる。絶縁性シリコン無
機化合物は形成も容易であり、また窒化ガリウム系半導
体膜を形成する温度にも耐える。

【００１５】この方法では、工程(ａ)は、無機材料から
成る第１のマスク膜を基板上に形成する工程、無機材料
から成る第２のマスク膜を第１のマスク膜上に形成する
工程、並びに、第１及び第２のマスク層を含むマスクを
形成するために、第２のマスク層が第１のマスク層のエ
ッジに対して後退するように第１及び第２のマスク膜を
エッチングする工程を有することができる。ひさし構造
がマスクに形成されるので、リフトオフ法に好適なマス
クが形成できる。

【００１６】この方法では、工程(ａ)は、ＳｉＯＮマス
ク膜を基板上に形成する工程、ＳｉＯ₂マスク膜をＳｉ
ＯＮマスク膜上に形成する工程、および、ＳＦ₆を含む
エッチングガスを用いてＳｉＯ₂マスク膜をエッチング
してそれからＣＦ₄を含むエッチングガスを用いてＳｉ
ＯＮマスク膜をエッチングして、マスクを形成する工程
を有することができる。ＳｉＯ₂マスク膜及びＳｉＯＮ
マスク膜の組み合わせにより、ひさし構造を有するマス
クが形成できる。

【００１７】この方法では、基板は、炭化シリコン基
板、サファイア基板、Ｓｉ基板及びＧａＮ基板のいずれ
かであることができる。窒化ガリウム系半導体膜を形成
するために炭化シリコン基板、サファイア基板、Ｓｉ基
板及びＧａＮ基板を利用できる。

【００１８】本発明の上記の目的及び他の目的、特徴、
並びに利点は、添付図面を参照して進められる本発明の
好適な実施の形態の以下の詳細な記述からより容易に明
らかになる。

【００１９】

【発明の実施の形態】本発明の知見は、例示として示さ
れた添付図面を参照して以下の詳細な記述を考慮するこ
とによって容易に理解できる。引き続いて、添付図面を
参照しながら、本発明の窒化ガリウム系半導体装置を製
造する方法に係わる実施の形態を説明する。可能な場合
には、同一の部分には同一の符号を付する。

【００２０】(第１の実施の形態)図１(ａ)及び(ｂ)、図
２(ａ)及び(ｂ)、図３(ａ)及び(ｂ)、並びに図４(ａ)及
び(ｂ)は、それぞれ、窒化ガリウム系半導体を基本材料
とする半導体装置を製造する方法を示す図面である。

【００２１】(レジストマスク形成)図１(ａ)、図１(ｂ)
及び図２(ａ)を参照しながら、レジストマスクを形成す
る工程を説明する。図１(ａ)を参照すると、炭化シリコ
ン(ＳｉＣ)およびサファイアといった材料で形成された
主面を有する基板２が準備されている。基板２の主面
は、一または複数の素子形成領域２ａと素子分離領域２
ｂとを有する。各素子形成領域２ａは、素子分離領域２
ｂによって囲まれている。素子形成領域２ａのサイズ
は、例えば１０マイクロメートル〜１００マイクロメー
トルの幅と２０マイクロメートル〜２００マイクロメー
トルの長さであるが、これに限定されるものではない。

【００２２】図１(ｂ)を参照しながら、レジストマスク
を形成する工程を説明する。基板２上にレジスト材を滴
下して、レジスト膜４を形成する。このレジスト材とし
てネガタイプレジストを用いると、後の工程にリフトオ
フ法を採用する場合に好適である。例えば、レジストの
側面は、基板の主面に対してほぼ垂直になっていること
が好ましい。レジスト膜４の厚さは、後の工程で形成さ
れることになる絶縁膜マスクの厚さより厚い。本実施の
形態では、約５マイクロメートル厚のレジスト膜を形成
した。厚膜のレジスト膜は、例えば、レジスト材の粘度
を高くすることにより形成できる。後の工程では、半導
体膜の総厚は約２マイクロメートルであるので、リフト
オフを確実に行うためには、レジスト膜の厚さは３〜４
マイクロメートル(半導体膜厚の１．５倍から２倍の膜
厚)が必要と考えられる。

【００２３】レティクルを通してレジスト膜４に光を照
射して、レジスト膜４の露光を行う。レティクル上には
パターンが形成されており、このパターンは現像された
とき素子領域２ａ上にレジスト材が残されるように形成
されている。露光されたレジスト膜４を現像すると、図
２(ａ)に示されるようにレジストマスク４ａが形成され
る。

【００２４】(絶縁膜マスク形成)図２(ｂ)及び図３(ａ)
を参照しながら、絶縁膜マスクを形成する工程を説明す
る。図２(ｂ)に示されるように、レジストマスク４ａ上
および基板２上に、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮといっ
た絶縁性シリコン系無機化合物膜６を堆積する。この化
合物膜６の厚さは、後の工程で形成されることになる半
導体多層膜の厚さより厚いことが好ましく、この実施の
形態では、例えば、約４マイクロメートルである。Ｓｉ
Ｏ₂、ＳｉＮ、ＳｉＯＮの形成法としては、スパッタリ
ング法が例示され、ＳｉＯ₂の形成法としては蒸着法が
更に例示される。

【００２５】次いで、リフトオフ法により絶縁膜マスク
を形成する。レジストマスク４ａの側面にも絶縁性シリ
コン系無機化合物が堆積されることがある。リフトオフ
を良好に行うために、必要な場合には、リフトオフ法の
実行に先立って化合物膜６を少しだけエッチングする。
このエッチングにより、化合物膜６下に設けられたレジ
ストマスク４ａが確実に露出するようになる。このエッ
チングをウエットエッチングにより行う場合には、フッ
化水素酸の希薄溶液を用いることができる。

【００２６】レジストマスクをレジスト剥離溶液に浸し
て除去すると、レジストマスク４ａ上の絶縁膜も除去さ
れる。このリフトオフにより、図３(ａ)に示されるよう
に、素子分離領域２ｂ上に絶縁膜マスク６ａが形成され
ると共に、基板２上に素子形成領域２ａが露出する。

【００２７】(第１の窒化ガリウム系化合物の形成)図３
(ｂ)を参照しながら、ＧａＮ半導体およびＡｌＧａＮ半
導体といった窒化ガリウム系III−V族化合物半導体を形
成する工程を説明する。ＧａＮ半導体およびＡｌＧａＮ
半導体は、絶縁膜マスク６ａを除去するためのエッチン
グ溶液により実質的にエッチングされないという性質を
有する。この性質は、後の工程でリフトオフ法により絶
縁膜マスク６ａを除去する際に好適である。以下の説明
は、ＧａＮ半導体の膜を形成する場合について行われ
る。

【００２８】ＧａＮ半導体膜８は、減圧有機金属気相成
長法といった有機金属気相成長(ＯＭＶＰＥ)法で形成さ
れる。ガリウム原料としてトリエチルガリウム(ＴＥＧ)
を用い、窒素原料としてアンモニア(ＮＨ₃)を用いる。
絶縁膜マスク６ａ上および基板２の素子形成領域２ａ上
に、ＧａＮ半導体膜８を形成する。ＧａＮ半導体膜８の
厚さは、約２マイクロメートルであることができる。本
実施の形態では、２ステップ成長法により形成する。こ
の成長法では、１ステップにおいて、例えば４００℃以
上７００℃以下の成長温度で、例えば数十ナノメートル
のＧａＮ半導体膜を成長して、２ステップにおいて、例
えば７００℃以上の成長温度で、例えば数マイクロメー
トルのＧａＮ半導体膜を成長する。この成長法により、
低転移密度のＧａＮ膜を得ることができる。この膜は、
後の工程で形成される半導体膜に対するバッファ層とし
て利用してもよい。

【００２９】(第２の窒化ガリウム系化合物の形成)図４
(ａ)を参照しながら、ＧａＮ半導体およびＡｌＧａＮ半
導体といった窒化ガリウム系III−V族化合物半導体を形
成する工程を説明する。以下の説明は、ＡｌＧａＮ半導
体の膜を形成する場合について行われる。

【００３０】ＡｌＧａＮ半導体膜１０、１２、１４は、
絶縁膜マスク６ａ上およびＧａＮ半導体膜８上に順次に
形成される。ＡｌＧａＮ半導体膜１０、１２、１４は、
有機金属気相成長法といった有機金属気相成長(ＯＭＶ
ＰＥ)法で形成される。この成長法の成長温度は、７０
０℃以上１２００℃以下の温度で、本実施の形態では、
例えば７００℃で、成膜している。ＡｌＧａＮ半導体膜１０：アンドープ、１０ナノメー
トルＡｌＧａＮ半導体膜１２：ｎ型、３０ナノメートルＡｌＧａＮ半導体膜１４：アンドープ、１０ナノメー
トル。

【００３１】ｎ型ドーパントとしては、シリコン(Ｓｉ)
が例示されるが、これに限定されるものではない。Ａｌ
ＧａＮ半導体膜１２のドーパント濃度は、例えば１×１
０¹⁸ｃｍ^-3程度であり、キャリア濃度は例えば１×１０
¹³ｃｍ^-3程度である。ＡｌＧａＮ半導体膜１０、１２、
１４は、低転移密度のＧａＮ膜８上に形成されるので、
良質の半導体膜を得ることができる。基板２の素子形成
領域２ａには、ＧａＮ半導体膜８並びにＡｌＧａＮ半導
体膜１０、１２、１４が堆積され、良質の多層半導体層
１６ａが形成されている。一方、絶縁膜マスク６ａ上に
は、多層半導体部１６ｂが形成されている。

【００３２】(絶縁膜マスク除去)図４(ｂ)を参照しなが
ら、素子分離された多層半導体部を形成する工程を説明
する。窒化ガリウム系化合物膜８、１０、１２及び１４
の厚さの総和は、絶縁膜マスク６ａの厚さより小さい。
故に、窒化ガリウム系化合物膜８、１０、１２及び１４
から成る多層半導体部１６ａが堆積されたとき、絶縁膜
マスク６ａの側面は露出している。素子分離された多層
半導体部１６ｃは、所望の窒化ガリウム系化合物膜８、
１０、１２、１４が形成された後に、リフトオフ法によ
り形成される。リフトオフ法では、基板２および絶縁膜
マスク６ａをエッチング溶液に浸して絶縁膜マスク６ａ
を除去する。エッチング溶液としては、マスク材として
シリコン系無機化合物を用いるときは、フッ化水素酸の
溶液が例示される。絶縁膜マスク６ａがエッチングによ
り除去されるとき、絶縁膜マスク６ａ上の多層半導体部
１６ｂも除去されて、素子形成領域２ａ上には複数の多
層半導体部１６ｃが形成され、多層半導体部１６ｃの各
々はメサ形状を有する。多層半導体部１６ｃは、ＧａＮ
半導体層８ａ並びにＡｌＧａＮ半導体層１０ａ、１２ａ
及び１４ａから成る。各多層半導体部１６ｃは、素子形
成領域２ａ上に形成されており、素子分離領域２ｂによ
り囲まれている。基板２が絶縁性基板あるので、素子分
離された多層半導体部１６ｃが得られる。

【００３３】(電極形成)図５を参照しながら、多層半導
体部１６ｃ上に電極を形成する工程を説明する。多層半
導体部１６ｃ上には、ゲート電極１８、ソース・ドレイ
ン電極２０を形成する。ゲート電極１８は、ＡｌＧａＮ
半導体層１４ａにショットキ接合している。このための
材料としては、Ｔｉ／Ｐｔ／Ａｕが選択される。ソース
・ドレイン電極２０は、ＡｌＧａＮ半導体層１４ａにオ
ーミック接合している。このための材料としては、Ｔｉ
／Ａｌが選択される。

【００３４】ゲート電極１８とソース・ドレイン電極２
０とは、それぞれ、別個の電極形成工程で形成される。
ゲート電極１８は、例えばリフトオフ法で形成される。
まず、レジストマスクをメサ１６ｃ上に形成する。レジ
ストマスクは、ゲート電極１８が形成される領域に開口
部を備えている。このレジストマスク上に、ゲートメタ
ル膜を形成する。レジストマスクを除去すると、ゲート
電極１８が形成される。また、ソース・ドレイン電極２
０は、例えばリフトオフ法で形成される。まず、レジス
トマスクをメサ１６ｃ上及び基板２上に形成する。レジ
ストマスクは、ソース・ドレイン電極２０が形成される
領域に開口部を備えている。このレジストマスク上に、
オーミックメタル膜を形成する。レジストマスクを除去
すると、ソース・ドレイン電極２０が形成される。

【００３５】これらの工程により、半導体装置が完成し
た。

【００３６】図６は、図５に示されたＩ−Ｉ線に沿って
とられ半導体装置を示す断面図である。半導体装置２２
は、下記の半導体層からなる。ＧａＮ半導体層８ａ：アンドープ、２マイクロ
メートルＡｌＧａＮ半導体層１０ａ：アンドープ、１０ナノメ
ートルＡｌＧａＮ半導体層１２ａ：ｎ型、３０ナノメートルＡｌＧａＮ半導体層１４ａ：アンドープ、１０ナノメ
ートル。

【００３７】ｎ型ＡｌＧａＮ半導体層１２ａはチャネル
層として働き、アンドープＡｌＧａＮ半導体層１０ａ及
び１４ａは障壁層として働き、ＧａＮ半導体の対するＡ
ｌＧａＮ半導体の格子不整の影響を小さくする。Ａｌ_X
Ｇａ_1-XＮ半導体の組成範囲は、０≦Ｘ≦０．２とな
る。これにより、ＧａＮ半導体とＡｌＧａＮ半導体との
格子定数の差を±０．５％以下となる。

【００３８】半導体装置２２は、電界効果トランジスタ
であり、このトランジスタは、ゲート電極１８の電圧に
応じた電流をソース電極２２ａとドレイン電極２２ｂと
の間に流す。このトランジスタでは、ソース電極２２ａ
及びドレイン電極２２ｂとチャネル層との間を接続する
ように設けられた高濃度の不純物領域を設けてもよい。
この構造により、ソース電極２２ａ及びドレイン電極２
２ｂとチャネル層との間の抵抗を小さくできる。

【００３９】本実施の形態によれば、無機材料製のマス
クは、窒化ガリウム系III−V族化合物半導体膜の成長温
度より高い融点を有するので、化合物半導体膜を堆積す
る成膜温度において無機材料製マスクが溶けることがな
い。故に、このマスク上に、窒化ガリウム系III−V族化
合物半導体膜を形成できる。したがって、無機材料製マ
スクをリフトオフ用のマスクとして利用できる。

【００４０】本実施の形態によれば、窒化ガリウム系半
導体装置間のリーク電流を低減できるアイソレーション
構造を提供できる製造方法が提供された。

【００４１】(第２の実施の形態)図７(ａ)及び７(ｂ)
は、それぞれ、第２の実施の形態の窒化ガリウム系半導
体装置を製造する方法を示す図面である。

【００４２】本実施の形態の製造方法では、レジストマ
スク形成は存在しない。製造方法は、絶縁膜マスク形成
工程、第１の窒化ガリウム系化合物の形成工程、第２の
窒化ガリウム系化合物の形成工程、絶縁膜マスク除去お
よび電極形成工程を備える。本実施の形態では、絶縁膜
マスク形成工程が、第１の実施の形態における絶縁膜マ
スク形成工程と異なる。

【００４３】(絶縁膜マスク形成)図７(ａ)及び図７(ｂ)
を参照しながら、絶縁膜マスクを形成する工程を説明す
る。基板２上に、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮといった
絶縁性シリコン系無機化合物膜３０を堆積する。絶縁性
シリコン系無機化合物膜３０の厚さは、後の工程で形成
されることになる多層半導体膜の厚さより大きいことが
好ましい。ＳｉＯ ₂、ＳｉＮ、ＳｉＯＮの形成法として
は、既に説明した方法に加えて、化学的気相成長(ＣＶ
Ｄ)法を適用できる。第１の実施の形態と異なって基板
２上にレジストが設けられていないので、絶縁性シリコ
ン系無機化合物膜３０の形成方法に対する制約が緩和さ
れる。

【００４４】次いで、絶縁膜３０上にレジストマスク３
２を形成する。レジストマスク３２は、ポジレジストを
用いることができ、素子形成領域２ａ上に開口部３２ａ
を有する。レジストマスク３２を用いてエッチングを行
う。このエッチングは、基板２の表面が露出するまで行
われる。このエッチングとして、ウエットエッチングお
よびドライエッチングのいずれかを利用できる。このエ
ッチングによりレジストマスク３２の開口部３２ａに存
在する絶縁膜３０は除去される。レジストマスク３２を
除去すると、図７(ｂ)に示されるように、絶縁膜マスク
３０ａが完成される。絶縁膜マスク３０ａは、絶縁膜マ
スク６ａと同様に、素子形成領域２ａに開口部を有す
る。つまり、絶縁膜マスク３０ａは、絶縁膜マスク６ａ
と同様な機能を有するので、後の工程でリフトオフを行
うためのマスクとして利用できる。

【００４５】引き続いて、この絶縁膜マスク上および基
板上に、ＧａＮ半導体およびＡｌＧａＮ半導体といった
窒化ガリウム系III−V族化合物半導体を堆積する。つま
り、今後の工程として、第１の窒化ガリウム系化合物の
形成工程、第２の窒化ガリウム系化合物の形成工程、絶
縁膜マスク除去および電極形成工程が行われる。これら
の工程は、第１の実施の形態と同様に行うことができる
ので、その説明を省略する。しかしながら、本実施の形
態における引き続く工程は、第１の実施の形態の対応工
程に限定されるものではない。

【００４６】本実施の形態によれば、無機絶縁膜マスク
を基板上に直接に形成するので、無機絶縁膜マスクを形
成するためのレジストマスク形成が不要である。故に、
このためのレジスト膜厚及びレジストタイプ(ネガタイ
プ)に関する制約がない。本実施の形態における無機絶
縁膜マスクは、窒化ガリウム系III−V族化合物半導体膜
の成長温度より高い融点を有するので、化合物半導体膜
を堆積する成膜温度において無機材料製マスクが溶ける
ことがない。故に、このマスク上に、窒化ガリウム系II
I−V族化合物半導体膜を形成できるので、無機材料製マ
スクをリフトオフ用のマスクとして利用できる。

【００４７】本実施の形態によれば、窒化ガリウム系半
導体装置間のリーク電流を低減できるアイソレーション
構造を提供できる製造方法が提供された。

【００４８】(第３の実施の形態)図８(ａ)、図８(ｂ)、
図９(ａ)、及び図９(ｂ)は、それぞれ、第３の実施の形
態の窒化ガリウム系半導体装置を製造する方法を示す図
面である。

【００４９】本実施の形態の製造方法では、第２の実施
の形態と同様にレジストマスク形成は存在しない。製造
方法は、絶縁膜マスク形成工程、第１の窒化ガリウム系
化合物の形成工程、第２の窒化ガリウム系化合物の形成
工程、絶縁膜マスク除去および電極形成工程を備える。
本実施の形態では、絶縁膜マスク形成工程が、第２の実
施の形態における絶縁膜マスク形成工程と異なる。

【００５０】(絶縁膜マスク形成)図８(ａ)及び８(ｂ)を
参照しながら、絶縁膜マスクを形成する工程を説明す
る。絶縁性シリコン系無機化合物膜４０は、図８(ａ)に
示されるように、基板２上に形成され、複数の絶縁膜
(第３の実施の形態では絶縁膜４２及び４４)を含む。こ
の化合物膜４２及び４４の合計厚は、後の工程で形成さ
れることになる多層半導体膜の厚さより大きいことが好
ましい。

【００５１】図８(ａ)に示されるように、絶縁膜４４上
にレジストマスク４６を形成する。レジストマスク４６
は、ポジレジストを用いることができ、素子形成領域２
ａ上に開口部を有する。レジストマスク４６を用いてエ
ッチングを行う。このエッチングは、基板２の表面が露
出するまで続けられる。このエッチングにより、図８
(ｂ)に示されるように、レジストマスク４２の開口部に
存在する絶縁膜４０は除去される。レジストマスク４６
を除去すると、絶縁膜マスク４０ａ(４２ａ及び４４ａ)
が完成される。絶縁膜マスク４２ａ及び４４ａは、絶縁
膜マスク４０ａと同様に、素子形成領域２ａに開口部を
有する。

【００５２】本実施の形態における一例では、基板２上
にＳｉＯ₂膜を形成して、それからＳｉＯＮ膜を形成す
る。ＳｉＯ₂膜及びＳｉＯＮ膜の形成法としては、既に
説明したようなＣＶＤ法を適用できる。エッチングとし
てはＳｉＯＮ膜をドライエッチングするためにＳＦ₆ガ
スを含むエッチングガスを使用でき、ＳｉＯ₂膜をドラ
イエッチングするためにＣＦ₄ガスを含むエッチングガ
スを使用できる。本実施の形態では、このような絶縁膜
の組み合わせを上記のエッチングガスの組み合わせを用
いてエッチングする。このエッチングによれば、ひさし
構造を有する絶縁膜マスク４０ａを形成でき、この構造
では、図７(ｂ)に示されるように、上層マスク４４ａに
対して下層マスク４２ａが後退している。つまり、絶縁
膜マスク４０ａは、絶縁膜マスク３０ａと同様に無機絶
縁膜で形成されているので、後の工程でリフトオフを行
うためのマスクとして利用できる。

【００５３】引き続いて、この絶縁膜マスク上および基
板上に、ＧａＮ半導体およびＡｌＧａＮ半導体といった
窒化ガリウム系III−V族化合物半導体を堆積する。図９
(ａ)及び９(ｂ)は、それぞれ、第３の実施の形態の窒化
ガリウム系半導体装置を製造する方法を示す図面であ
る。まず、第１の窒化ガリウム系化合物の形成工程にお
いては、図９(ａ)に示されるように、ＧａＮ半導体膜８
が成長される。次いで、第２の窒化ガリウム系化合物の
形成工程においては、図９(ｂ)に示されるように、Ａｌ
ＧａＮ半導体膜１０、１２、１４を順に成長される。Ｇ
ａＮ半導体膜８並びにＡｌＧａＮ半導体膜１０、１２及
び１４の成膜方法としては、既に説明された方法を利用
できる。図９(ａ)及び図９(ｂ)を参照すると、上層マス
クの下には、ＧａＮ半導体膜８及びＡｌＧａＮ半導体膜
１０、１２、１４がほとんど堆積していない。故に、絶
縁膜マスク４０ａ及びこの上の多層半導体部がリフトオ
フ工程で容易に除去される。

【００５４】引き続く工程として、絶縁膜マスク除去及
び電極形成工程が行われる。これらの工程は、第１の実
施の形態と同様に行うことができるので、その説明を省
略する。しかしながら、本実施の形態における引き続く
工程は、第１の実施の形態の対応工程に限定されるもの
ではない。

【００５５】本実施の形態によれば、無機絶縁膜マスク
を基板上に直接に形成する。このマスクは、多層マスク
であり、各層は窒化ガリウム系III−V族化合物半導体膜
の成長温度より高い融点を有するので、化合物半導体膜
を堆積する成膜温度において無機材料製マスクが溶ける
ことがない。故に、このマスク上に、窒化ガリウム系II
I−V族化合物半導体膜を形成できる。また、多層絶縁膜
マスクには、下層マスクを上層マスクに対して後退させ
ることによりひさし構造を形成できるので、多層絶縁膜
マスクはリフトオフ用のマスクは好適な構造を備える。

【００５６】したがって、本実施の形態の製造方法によ
り提供されるアイソレーション構造によれば、窒化ガリ
ウム系半導体装置間のリーク電流を低減できる。

【００５７】以上説明した実施の形態では、多層絶縁膜
マスクのリフトオフにより、半導体メサが形成される。
絶縁性基板を使用するとき、電気的に素子分離された半
導体装置が得られる。また、半導体装置において、Ａｌ
ＧａＮ半導体とＧａＮ半導体２との格子定数の違いによ
り生じるピエゾ分極を利用してもよい。ピエゾ分極によ
れば、ＡｌＧａＮ半導体層とＧａＮ半導体層との界面に
おいて二次元電子ガス濃度が上昇するからである。

【００５８】また、実施の形態においてリフトオフを行
う際に超音波の照射を行うようにしてもよい。

【００５９】さらに、結晶の成長には、ＯＭＶＰＥ法を
用いたが、分子線エピタキシ(ＭＢＥ)法およびハイドラ
イド気相成長(ＨＶＰＥ)法を用いることができる。

【００６０】好適な実施の形態において本発明の原理を
図示し説明してきたが、本発明は、そのような原理から
逸脱することなく配置および詳細において変更され得る
ことは、当業者によって認識される。例えば、本実施の
形態では、半導体装置は半導体メサ部毎に１つ設けられ
ているが、単一の半導体メサ部に複数の半導体投装置が
設けられていても良い。また、半導体装置として電界効
果トランジスタを例示的に説明したが、本実施の形態に
開示された特定の構成に限定されるものではない。さら
に、多層絶縁膜マスクの材料としては、本実施の形態に
限定されるものではなく、ひさし構造を形成できる材料
の組み合わせを使用できる。加えて、本実施の形態にお
いて説明した工程は、絶縁膜マスクを用いて窒化ガリウ
ム系III−Ｖ族化合物半導体膜を選択成長する製造プロ
セスにも適用できる。本実施の形態では、電界効果トラ
ンジスタを例示的に説明したけれども、ＨＥＭＴデバイ
スおよびＨＢＴデバイスといった化合物半導体トランジ
スタに広く適用できる。また、これらのデバイスを主要
に構成する半導体材料として、ＩｎＮ、ＧａＩｎＮ、Ａ
ｌＩｎＮ、ＡｌＧａＩｎＮ等も使用できる。したがっ
て、特許請求の範囲およびその精神の範囲から来る全て
の修正および変更に権利を請求する。

【００６１】

【発明の効果】以上説明したように、本発明に係わる製
造方法によれば、窒化ガリウム系半導体装置間のリーク
電流が低減される。

【図面の簡単な説明】

【図１】図１(ａ)及び１(ｂ)は、それぞれ、窒化ガリウ
ム系半導体を基本材料とする半導体装置を製造する方法
を示す図面である。

【図２】図２(ａ)及び２(ｂ)は、それぞれ、窒化ガリウ
ム系半導体装置を製造する方法を示す図面である。

【図３】図３(ａ)及び３(ｂ)は、それぞれ、窒化ガリウ
ム系半導体装置を製造する方法を示す図面である。

【図４】図４(ａ)及び(ｂ)は、それぞれ、窒化ガリウム
系半導体装置を製造する方法を示す図面である。

【図５】図５は、窒化ガリウム系半導体装置を製造する
方法を示す図面である。

【図６】図６は、図５に示されたＩ−Ｉ線に沿ってとら
れ半導体装置を示す断面図である。

【図７】図７(ａ)及び７(ｂ)は、それぞれ、第２の実施
の形態の窒化ガリウム系半導体装置を製造する方法を示
す図面である。

【図８】図８(ａ)及び８(ｂ)は、それぞれ、第３の実施
の形態の窒化ガリウム系半導体装置を製造する方法を示
す図面である。

【図９】図９(ａ)及び９(ｂ)は、それぞれ、第３の実施
の形態の窒化ガリウム系半導体装置を製造する方法を示
す図面である。

【符号の説明】

２…基板、２ａ…素子形成領域、２ｂ…素子分離領域、
４ａ…レジストマスク、６、３０、４０…絶縁性シリコ
ン系無機化合物膜、６ａ、３０ａ、４０ａ…絶縁膜マス
ク、８…ＧａＮ半導体膜、８ａ…ＧａＮ半導体層、１
０、１２、１４…ＡｌＧａＮ半導体膜、１０ａ、１２
ａ、１４ａ…ＡｌＧａＮ半導体層、１６ａ、１６ｂ、１
６ｃ…多層半導体部、１８…ゲート電極、２０…ソース
・ドレイン電極、２２…半導体装置、２２ａ…ソース電
極、２２ｂ…ドレイン電極、４２、４４…絶縁膜、４２
ａ、４４ａ…絶縁膜マスク

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F045 AA04 AB14 AB17 AC09 AC12 AD11 AD12 AD13 AD14 AD15 AD16 AF04 AF05 AF20 BB07 CA06 DA52 DA57 DB03 5F102 FA08 GB01 GC01 GD01 GJ02 GJ10 GL04 GM04 GM07 GS02 GT01 GT03 HC01 HC02 HC11 HC15 HC17 HC19

Claims

【特許請求の範囲】

【請求項１】窒化ガリウム系半導体装置を製造する方
法であって、基板上に無機材料からなるマスクを形成する工程と、前記マスクが形成された後に、前記基板上に一または複
数のＧａ_1-XＡｌ_XＮ(０≦Ｘ＜１)層を形成する工程と、前記Ｇａ_1-XＡｌ_XＮ層が形成された後に、前記マスクを
除去する工程とを備える半導体装置の製造方法。
【請求項２】Ｇａ_1-XＡｌ_XＮ(０≦Ｘ＜１)層を形成す
る前記工程は、４００℃以上７００℃以下の温度でＧａ
Ｎ半導体層を形成する工程を含む、請求項１に記載の方
法。
【請求項３】前記マスクを除去する前記工程に先だっ
て、前記Ｇａ_1-XＡｌ_XＮ層上に、一または複数のＧａ
_1-YＡｌ_YＮ(０≦Ｙ＜１)層を形成する工程を更に備え、前記Ｇａ_1-YＡｌ_YＮ層は９００℃以上１２００℃以下の
温度で形成される、請求項１に記載の方法。
【請求項４】前記マスクのパターンは素子分離領域に
設けられている、請求項１〜請求項５のいずれかに記載
の方法。
【請求項５】マスクを形成する前記工程は、ＳｉＯＮマスク膜を前記基板上に形成する工程、ＳｉＯ₂マスク膜を前記ＳｉＯＮマスク膜上に形成する
工程、およびＳＦ₆を含むエッチングガスを用いて前記
ＳｉＯ₂マスク膜をエッチングしてそれからＣＦ₄を含む
エッチングガスを用いて前記ＳｉＯＮマスク膜をエッチ
ングして、前記マスクを形成する工程を有する、請求項
１〜請求項５のいずれかに記載の方法。
【請求項６】前記基板は、炭化シリコン基板、サファ
イア基板、Ｓｉ基板およびＧａＮ基板のいずれかであ
る、請求項１〜請求項５のいずれかに記載の方法。