JP2006060177A - ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法 - Google Patents

ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP2006060177A
JP2006060177A JP2004243413A JP2004243413A JP2006060177A JP 2006060177 A JP2006060177 A JP 2006060177A JP 2004243413 A JP2004243413 A JP 2004243413A JP 2004243413 A JP2004243413 A JP 2004243413A JP 2006060177 A JP2006060177 A JP 2006060177A
Authority
JP
Japan
Prior art keywords
compound semiconductor
manufacturing
substrate
junction
semiconductor epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004243413A
Other languages
English (en)
Inventor
Kenji Kohiro
健司 小廣
Kazumasa Ueda
和正 上田
Masahiko Hata
雅彦 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2004243413A priority Critical patent/JP2006060177A/ja
Priority to TW094122568A priority patent/TWI381428B/zh
Priority to US11/660,936 priority patent/US8906158B2/en
Priority to PCT/JP2005/015248 priority patent/WO2006022245A1/ja
Priority to KR1020077004607A priority patent/KR20070048207A/ko
Publication of JP2006060177A publication Critical patent/JP2006060177A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】
選択成長工程を含むエピタキシャル成長法によるｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法であって、特性劣化の少ない化合物半導体素子を与える化合物半導体エピタキシャル基板の製造方法を提供する。
【解決手段】
ｐｎ接合を有する化合物半導体エピタキシャル基板を選択成長法により製造する方法であって、残留歪の平均値が１．０×１０-5以下である元基板を用いることを特徴とする化合物半導体エピタキシャル基板の製造方法。元基板が、ＶＧＦ法またはＶＢ法により製造された元基板である前記記載の製造方法。
【選択図】 図６

Description

本発明は、ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法に関する。
元基板上に化合物半導体層を順次エピタキシャル成長させて化合物半導体エピタキシャル基板を製造する方法において、元基板上に成長させた化合物半導体機能層の上にＳｉＯ2などからなるマスクを形成し、マスクが形成されていない場所に、化合物半導体層を成長させる選択成長工程を含むエピタキシャル成長法（以下、「選択成長法」という。）により、ｐｎ接合（ｐ−ｉ−ｎ接合を含む。）を有する化合物半導体エピタキシャル基板が製造され、それに電極等を設置して素子分割して電界効果トランジスタ（ショットキー接合型ではないもの）（ＦＥＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などの化合物半導体素子が製造されている。
これらの化合物半導体素子用の化合物半導体エピタキシャル基板を製造するための元基板としては、通常は、液体封止チョクラルスキー法（ＬＥＣ（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｏｒａｌｓｋｉ）法）により製造された化合物単結晶からなる元基板が用いられている（例えば、特許文献１参照。）。
このＬＥＣ法は、高い歩留まりで単結晶基板が得られ、コストの低い製造方法であるが、化合物半導体の結晶成長中の温度勾配が大きいためか、製造された元基板中の残留歪が１．２×１０-5〜１．０×１０-4となる（例えば、特許文献１および特許文献２参照。）ことが知られている。しかし、ＦＥＴ（ショットキー接合型ではないもの）、ＨＢＴなどの素子用の選択成長法により製造された化合物半導体エピタキシャル基板用には十分とされており、ＬＥＣ法による元基板が用いられていた。
一方、化合物半導体結晶中の格子欠陥が少ないことが求められ、選択成長法によらずに製造されるレーザーダイオード等の素子を製造するための化合物半導体エピタキシャル基板の製造に用いられる元基板としては、さらに残留歪みが小さいものが求められている。その元基板の製造方法としては、垂直温度勾配法（ＶＧＦ（Ｖｅｒｔｉｃａｌ Ｇｒａｄｉｅｎｔ Ｆｒｅｅｚｉｎｇ）法）や垂直ブリッジマン法（ＶＢ（Ｖｅｒｔｉｃａｌ Ｂｒｉｄｇｍａｎ）法）が提案されており、これらの製造方法により製造される元基板の残留歪は、ＬＥＣ法により製造された元基板より小さい１×１０-6〜５×１０-6程度（特許文献１参照。）であることが知られていた。しかし、ＶＧＦ法やＶＢ法による元基板は、それを用いてもＦＥＴ（ショットキー接合型ではないもの）、ＨＢＴなどの素子の初期の電気的特性は顕著には改善されず、ＬＥＣ法より大幅にコストがかかるので、従来はｐｎ接合を有する化合物半導体エピタキシャル基板の選択成長法による製造用には用いられてこなかった。
このｐｎ接合を有し選択成長法による化合物半導体エピタキシャル基板から製造された化合物半導体素子には、長時間の使用とともに特性劣化が生じるという問題点があることが知られており、改善が望まれていた。
特開平１１−２６８９９８号公報 特開平５−３３９１００号公報
本発明の目的は、選択成長工程を含むエピタキシャル成長法によるｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法であって、特性劣化の少ない化合物半導体素子を与える化合物半導体エピタキシャル基板の製造方法を提供することにある。
上記課題を解決するため、本発明者らは、ｐｎ接合を有する化合物半導体エピタキシャル基板の選択成長法による製造方法について鋭意検討した結果、化合物半導体層を成長させるための元基板の残留歪に着目し、該残留歪の平均値が一定値以下であれば、特性劣化の少ないｐｎ接合を有する化合物半導体素子を与える化合物半導体エピタキシャル基板を製造することができることを見出し、本発明を完成させるに至った。
すなわち本発明は、ｐｎ接合を有する化合物半導体エピタキシャル基板を選択成長法により製造する方法であって、残留歪の平均値が１．０×１０-5以下である元基板を用いることを特徴とする化合物半導体エピタキシャル基板の製造方法を提供する。
本発明の製造方法により製造されｐｎ接合を有する化合物半導体エピタキシャル基板を用いて化合物半導体素子を製造すると、長時間使用しても特性劣化が少ないので、電界効果トランジスタ（ショットキー接合型ではないもの）、ヘテロバイポーラトランジスタなどの素子の製造用として好適であり、本発明の製造方法は工業的に極めて有用である。
本発明の製造方法は、残留歪の平均値が１．０×１０-5以下である歪の少ない元基板を用いることを特徴とする。
本発明者らは、例えば、ＶＧＦ法やＶＢ法により製造され残留歪の少ない元基板を用いて、ｐｎ接合を有する化合物半導体エピタキシャル基板を選択成長法により製造し、それを用いて化合物半導体素子を製造すると、その初期の電気的特性は、残留歪が大きなＬＥＣ法による元基板を用いてなる素子と比べて顕著には向上しないが、理由は明らかではないが、その化合物半導体素子の長時間の使用による劣化が小さくなることを見出したのである。
選択成長法においては、化合物半導体素子を構成する一部の化合物半導体層を基板上にエピタキシャル成長させた後に、その成長させた該層の上にＳｉＯ2などからなるマスクを作製し、次いで、別の化合物半導体層をエピタキシャル成長させ、電極を設置して化合物半導体素子を製造する。おそらく、別の化合物半導体層をエピタキシャル成長させるときの温度の上昇あるいは、成長終了後の降温時に、エピタキシャル成長により形成した化合物半導体層とＳｉＯ2マスクとの熱膨張率の違いにより熱応力が生じ、その熱応力に残留歪による応力が加算されて転位の増殖が促進され、その結果素子の劣化が進むものと思われ、例えばＶＧＦ法やＶＢ法により製造され、残留歪が少ない基板を用いると、転位が減少するので、長時間の使用による素子の劣化が少なくなるものと思われる。
本発明で用いる基板の残留歪の平均値は１．０×１０-5以下である。１．０×１０-5を超える場合は、長時間の使用により化合物半導体素子の劣化が進む可能性がある。残留歪の平均値は、７×１０-6以下であることが好ましく、さらに好ましくは、５×１０-6以下である。
化合物半導体層の成長には、通常、有機金属化学気相成長（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法や分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）法が用いられ、いずれの方法においても、元基板の温度は３００℃〜７００℃に加熱して化合物半導体層を成長させる。次に、ＳｉＯ2などのマスクを作製して、さらに化合物半導体の残りの層を成長させて、化合物半導体エピタキシャル基板となる。
本発明における、化合物半導体エピタキシャル基板の残留歪の測定は、例えば光弾性法により行うことが出来る。具体的には、例えば、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ８ｔｈ Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ III−Ｖ Ｍａｔｅｒｉａｌｓ，Ｗａｒｓａｗ Ｐｏｌａｎｄ Ｊｕｎｅ，１９９４，ｐ９５−９８に記載されたの方法によって測定することができる。
光弾性法は複屈折現象を利用して、応力集中の状態を観測するための方法であり、一般的に用いられている。この方法により、基板の残留歪は、半径方向の歪Ｓｒと接線方向Ｓｔとの差の絶対値であり、次式によって算出できる。
｜Ｓｒ−Ｓｔ｜＝ｋδ［（ｃｏｓ２φ／Ｐ11−Ｐ12）2＋（ｓｉｎ２φ／Ｐ44）2］1/2
ただし、ｋ＝（λ／πｄｎ0）3である。
（ここで、λは測定に用いる光の波長、ｄは基板厚さ、ｎ0は基板の屈折率、δは複屈折により生じる位相差、φは主振動方位角、Ｐ11とＰ12とＰ44は弾性テンソルにおける光弾性定数成分を表す。）
以下、図面を参照して本発明の実施形態の一例につき詳細に説明する。なお、この図面は本発明の実施形態の一例に過ぎず、本発明はこの化合物半導体素子構造に何ら限定されるものではない。
図１は、本発明の製造方法による化合物半導体エピタキシャル基板を用いて製造した化合物半導体素子の一実施形態を示し、化合物半導体素子がダイオードである場合を示す。図１において、１は半絶縁性ＧａＡｓ基板、２はバッファ層、３はｎ+ＧａＡｓ層である。ｎ+ＧａＡｓ上部には、ＳｉＯ2絶縁膜７が施され、開口部にはｐ+ＧａＡｓ層４が積層されている。さらに、上部にはｐ電極５、ｎ+ＧａＡｓ層にはｎ電極６がスパッタ法により積層される。
このダイオードの電流−電圧特性を示す図は図２のようになり、逆バイアスでは電流が僅かしか流れず、整流性を示す。しかし、長時間使用して劣化が進むと、図３に示したように、逆バイアスでの電流量が増加する。本発明の化合物半導体素子は、ダイオードの場合においては、このような逆バイアスでの電流量の増加が少なく、電流−電圧特性は図２のようになり、劣化が少ない。
ダイオードを例に挙げたが、ｐｎ接合を有する他の素子、例えば、接合型電界効果トランジスタ（ＪＦＥＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）等においては、本発明による化合物半導体エピタキシャル基板を用いて製造された化合物半導体素子は、電流増幅率（β）や最大電流（Ｉｍａｘ）等の特性低下が、従来のものに比べて少ない。
以下、実施例により本発明をさらに詳しく説明するが、本発明はこれらにより限定されるものではない。
実施例１
図１に示す層構造のダイオードを下記のようにして製作することができる。
まず、残留歪の平均値が２×１０-6である半絶縁性ＧａＡｓ基板１の上に、ＭＯＣＶＤ法によりバッファ層２及びｎ+ＧａＡｓ層３を順に積層する。次にエピタキシャル基板全面にＳｉＯ2絶縁膜７を堆積し、続いてフォトレジストをマスクとしてパターニングを行い、ｐ+ＧａＡｓを形成部となる領域に存在するＳｉＯ2絶縁膜を開口する。次いで、この開口部分にｐ+ＧａＡｓ層４をＭＯＣＶＤ法により選択成長させる。さらに、ｐ+ＧａＡｓ層４上にｐ電極５をスパッタ法により堆積した後、ｎ電極形成部のＳｉＯ2絶縁膜をフォトレジストをマスクとして開口し、ｎ電極６を形成する（図４）。
得られた化合物半導体素子（ダイオード）の電流−電圧特性を示すグラフを図５に示した。そして、この素子に３．７Ｖの過大な電圧をかけ、１０分通電して劣化促進試験を行い、その後再び電流−電圧特性を調べると、図６のように逆バイアスのリーク電流の増加はほとんど見られなかった。また、通電後の素子の断面をＴＥＭ（透過型電子顕微鏡）で観察すると、転位は見られなかった。
実施例２
基板をＶＢ法により製造され、平均残留歪４×１０-6のＧａＡｓ基板を用いる以外は、実施例１と同様の条件で実施した。その結果、実施例１と同様に素子の劣化（逆バイアスのリーク電流増加）はほとんどなく、転位の発生も見られなかった。
比較例１
基板をＬＥＣ法により製造され、平均残留歪４×１０-5のＧａＡｓ基板を用いる以外は、実施例１と同様の条件で実施した。その結果、図７に示すように、逆バイアスのリーク電流が増加した。実施例と同様に通電試験を行なったところ、図７のように逆バイアスのリーク電流がさらに大きくなった。また、通電後の素子の断面をＴＥＭ（透過型電子顕微鏡）で観察したところ、大量の転位が見られた。
本発明の実施形態の一例のダイオードを示す層構造図。 ダイオードの電流-電圧特性を説明するためのグラフ。 ダイオードの通電後の劣化を示すグラフ。 図１のｐ−ｎ接合素子（ダイオード）の製造工程を示す図。 ダイオードの電流−電圧特性を示すグラフ。 実施例１のダイオードの通電後の劣化が無いことを示したグラフ。 比較例１のダイオードの通電後の劣化を示したグラフ。
符号の説明
１ 半絶縁性ＧａＡｓ基板
２ バッファ層
３ ｎ+ＧａＡｓ層
４ ｐ+ＧａＡｓ層
５ ｐ電極
６ ｎ電極
７ ＳｉＯ2絶縁膜

Claims (2)

  1. ｐｎ接合を有する化合物半導体エピタキシャル基板を選択成長法により製造する方法であって、残留歪の平均値が１．０×１０-5以下である元基板を用いることを特徴とする化合物半導体エピタキシャル基板の製造方法。
  2. 元基板が、ＶＧＦ法またはＶＢ法により製造された元基板である請求項１記載の製造方法。
JP2004243413A 2004-08-24 2004-08-24 ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法 Pending JP2006060177A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004243413A JP2006060177A (ja) 2004-08-24 2004-08-24 ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法
TW094122568A TWI381428B (zh) 2004-08-24 2005-07-04 具有ｐｎ接合之化合物半導體磊晶基板之製造方法
US11/660,936 US8906158B2 (en) 2004-08-24 2005-08-23 Method for producing compound semiconductor epitaxial substrate having PN junction
PCT/JP2005/015248 WO2006022245A1 (ja) 2004-08-24 2005-08-23 ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法
KR1020077004607A KR20070048207A (ko) 2004-08-24 2005-08-23 ｐｎ 접합을 갖는 화합물 반도체 에피택셜 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004243413A JP2006060177A (ja) 2004-08-24 2004-08-24 ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006060177A true JP2006060177A (ja) 2006-03-02

Family

ID=35967457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004243413A Pending JP2006060177A (ja) 2004-08-24 2004-08-24 ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法

Country Status (5)

Country Link
US (1) US8906158B2 (ja)
JP (1) JP2006060177A (ja)
KR (1) KR20070048207A (ja)
TW (1) TWI381428B (ja)
WO (1) WO2006022245A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150118405A (ko) * 2014-04-14 2015-10-22 삼성전자주식회사 메시지 운용 방법 및 그 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237766A (en) * 1975-09-19 1977-03-23 Nec Corp Semiconductor device
JPH05339100A (ja) * 1992-04-10 1993-12-21 Sumitomo Electric Ind Ltd 化合物半導体単結晶およびその成長方法
JP2000103699A (ja) * 1998-09-28 2000-04-11 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656261B2 (ja) 1994-10-24 2005-06-08 住友電気工業株式会社 ＧａＡｓ結晶の熱処理方法
JPH11268998A (ja) 1998-03-23 1999-10-05 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶インゴットおよびその製造方法ならびにそれを用いたＧａＡｓ単結晶ウエハ
JP2001053005A (ja) * 1999-08-06 2001-02-23 Sumitomo Electric Ind Ltd 化合物半導体エピタキシャルウェハおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237766A (en) * 1975-09-19 1977-03-23 Nec Corp Semiconductor device
JPH05339100A (ja) * 1992-04-10 1993-12-21 Sumitomo Electric Ind Ltd 化合物半導体単結晶およびその成長方法
JP2000103699A (ja) * 1998-09-28 2000-04-11 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法

Also Published As

Publication number Publication date
WO2006022245A1 (ja) 2006-03-02
TWI381428B (zh) 2013-01-01
US8906158B2 (en) 2014-12-09
KR20070048207A (ko) 2007-05-08
US20090031944A1 (en) 2009-02-05
TW200616049A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
KR100304881B1 (ko) Gan계화합물반도체및그의결정성장방법
JP4095066B2 (ja) 窒化ガリウムベース半導体の半導体構造
US7358160B2 (en) Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer
JP5317398B2 (ja) 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
US7655090B2 (en) Method of controlling stress in gallium nitride films deposited on substrates
KR101154747B1 (ko) 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법
US7233610B2 (en) Nitride based semiconductor laser diode device with a bar mask
JP4127463B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US7723729B2 (en) Compound semiconductor-on-silicon wafer with a silicon nanowire buffer layer
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
JPH02285631A (ja) 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品
US8791468B2 (en) GaN film structure, method of fabricating the same, and semiconductor device including the same
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
GB2338107A (en) Buffer layers for semiconductor devices
US6534791B1 (en) Epitaxial aluminium-gallium nitride semiconductor substrate
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US4925810A (en) Compound semiconductor device and a method of manufacturing the same
KR101236213B1 (ko) 질화갈륨 기판을 형성하기 위한 프로세스
JP2006060177A (ja) ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法
US8314016B2 (en) Low-defect density gallium nitride semiconductor structures and fabrication methods
CN100365767C (zh) 一种提高氮化镓基材料外延层质量的衬底处理方法
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
JP2010524267A (ja) （ａｌ，ｉｎ，ｇａ，ｂ）ｎの堆積の方法
EP0416128B1 (en) Wafer of compound semiconductor
JPH03247597A (ja) シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080130

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110614