JP3656261B2 - GaAs結晶の熱処理方法 - Google Patents

GaAs結晶の熱処理方法 Download PDF

Info

Publication number
JP3656261B2
JP3656261B2 JP28428594A JP28428594A JP3656261B2 JP 3656261 B2 JP3656261 B2 JP 3656261B2 JP 28428594 A JP28428594 A JP 28428594A JP 28428594 A JP28428594 A JP 28428594A JP 3656261 B2 JP3656261 B2 JP 3656261B2
Authority
JP
Japan
Prior art keywords
temperature
furnace
gaas crystal
crystal
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28428594A
Other languages
English (en)
Other versions
JPH08119800A (ja
Inventor
真一 沢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP28428594A priority Critical patent/JP3656261B2/ja
Priority to DE69504621T priority patent/DE69504621T2/de
Priority to EP95302232A priority patent/EP0709498B1/en
Priority to US08/417,773 priority patent/US5725658A/en
Publication of JPH08119800A publication Critical patent/JPH08119800A/ja
Application granted granted Critical
Publication of JP3656261B2 publication Critical patent/JP3656261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

【0001】
【産業上の利用分野】
この発明は、GaAs結晶の内部残留応力を低減するための熱処理方法に関する。GaAs結晶は、LEC法やHB法によって作製される。単結晶インゴットを薄く切断したものがウエハである。ウエハの上にはエピタキシャル成長により多様な半導体薄膜を形成することができる。ウエハは半導体素子の基板として多様な目的に利用される。目的により基板には様々な特性が要求される。これらの要求を満たすために、インゴットまたはウエハの段階において熱処理がなされることがある。本発明はインゴットの熱処理の方法に関する。
【0002】
【従来の技術】
III −V族化合物半導体の熱処理は、主に電気的特性の向上のために行なわれてきた。例えばFET基板とする場合は、閾値がウエハ面内においてばらついていては困る。閾値のバラツキは基板の電気的特性の揺らぎに起因する。これを解決するための方法が提案されている。
【0003】
▲1▼特開平1−242498号(平成1年9月27日)「砒化ガリウム単結晶の熱処理方法」は液体封止引き上げ法(LEC)によって成長させたInド−プGaAsインゴットを一旦冷却したものの熱処理を提案する。インゴットのまま或いはウエハにしたものを、加熱しT1 (1050℃〜1200℃)の高温に保持し、急速冷却してT2 (750℃〜950℃)にし、この温度に再び保持する。さらに急速冷却する。
【0004】
つまりT1 保持−急速冷却−T2 保持−急速冷却−の2段階の熱処理を提案している。これはInド−プの無転位結晶にも微小な欠陥が存在しこれが電気的な特性を乱しているという。微小欠陥は結晶表面をKOHによってエッチングし赤外散乱法によって観察できるものである。転位とは別物である。Asの析出に原因があるとしている。▲1▼の発明の熱処理は、微小欠陥の排除と、基板の絶縁性を高めるのが目的である。成長後の冷却が速いと、この微小欠陥は現われないという。T1 によりAsの過剰物を液体に変え欠陥を分解する。急速冷却によりAsの再凝縮を防ぎ、均一に分布させて固化するようにする。T2 に保持するのは、基板の絶縁性を高めるためである。こうすると結晶の全体にわたって絶縁性が高まり抵抗率の揺らぎが小さくなると述べている。T1 、T2 での熱処理は静的である。結晶を長時間(例えば2時間)一定温度に保つというものである。
【0005】
▲2▼ M.Kashiwa, Y.Otoki, M.Seki, S.Taharasako & S.Okubo,"Development of High Quality 4-inch Semi-Insulating GaAs Crystal Wafers", Hitachi Cable Review No.9,p55(August 1990)
これもGaAs結晶のAsの析出による欠陥を問題にする。それとともにEL2準位の生成を目的にしている。
【0006】
従来の熱処理法は1段階熱処理(800℃〜1000℃)であり、As析出物を排除するには効果的であったという。しかし1段階熱処理はマクロな特性(微小欠陥)の揺らぎをなくすだけで、未だにミクロな性質の揺らぎがあるという。これはホトルミの測定や赤外散乱光の測定により明らかにすることができる。高抵抗の半絶縁性基板とするにはEL2という欠陥を一様に積極的に生成するのが良いと主張する。電気的な特性を整え抵抗を高めるのである。EL2準位により抵抗値を固定し、この後の加熱により抵抗が下がらないようにできるという。
【0007】
そこで▲2▼は3段階法を提案している。T1 (1100℃以上)、T2 (500℃〜600℃)、T3 (800℃〜1000℃)の温度に数時間保つことによって試料を熱処理する。T1 によりAs析出物を溶かす。解けたAsは結晶中を拡がる。T1 からT3 の間は急速冷却する。T3 においてAsはより微小な析出物になる。この微小析出物がEL2準位の種核となる。つまりT2 は核発生のための熱処理である。T3 に昇温すると核から多くのEL2が成長してゆく。この準位により抵抗が高くなり半絶縁基板となる。ミクロの特性が均一化する。ホトルミや赤外散乱の測定結果がウエハ面内においてより平坦になる。
【0008】
特開平5−117097(平成5年5月14日)は、砒化ガリウムの熱歪みを除去する方法として1100℃〜1230℃の間で昇温降温を繰り返して、その後800℃〜1000℃の温度域において、熱処理する方法を提案している。これも二段回熱処理法と呼ぶことができよう。しかしながら、これは加熱冷却速度が同一であり、加熱冷却の速度は120℃/H〜600℃/Hとなって、比較的速い昇温降温を繰り返す。これは熱歪みを取るというだけでなく、EL2準位を均一に分布させるという目的を持っている層である。しかしながら、本発明者は、このような急激な加熱冷却を繰り返すと、結晶内の転位が増殖すると思う。また、熱歪みがこのような対照的な加熱冷却によって除去されるとは思えない。GaAs結晶内の熱分布と応力の分布の交代についてより深い考察が必要であると考える。
【0009】
【発明が解決しようとする課題】
本発明はこのような熱処理とは目的を全く異にする。GaAs、InPなどのIII −V族化合物半導体ウエハはデバイスを作るためエピタキシャル成長により薄膜形成される。エピタキシャル成長法として例えば、MOCVD(OMVPE)、MBEなどが用いられる。
【0010】
何れにしてもウエハ(基板)は数百℃に加熱される。この時ウエハの円周方向に残留応力があると、ウエハの外周部にスリップが発生する。これは結晶中において格子構造がある方向にずれることによって起こる格子欠陥である。加熱により格子が相対的に動きやすくなり転位が発生して応力が解放されるのである。新に発生したスリップによってエピタキシャル薄膜の品質が低下する。エピタキシャル層は基板の結晶構造を反映するからである。加熱しなければスリップが起こらないはずである。しかしエピタキシャル処理のためにはウエハを必ず加熱しなければならない。だとするとスリップを防ぐにはウエハ内部の残留応力をなくす他はないということになる。
【0011】
ウエハは大きく重い単結晶インゴットからスライサ−によって切り出される。インゴットの製造方法は幾つもある。III −V族化合物半導体の場合は、V族元素の蒸気圧が高いので、V族元素の解離を防ぐための工夫がなされる。液体封止引き上げ法(LEC法)は、圧力容器の内部にるつぼ、ヒ−タ、上軸、下軸などを設ける。るつぼに原料固体と液体封止剤を入れる。圧力容器を封止し、ヒ−タにより原料を融液にする。上軸の先端の種結晶をるつぼ内の融液に付けてから引き上げる。HB法は横に長いボ−トに原料固体を入れ、長い石英管に封止して、温度勾配のある炉の中で、原料を融液にし、ボ−トの端から固化してゆく。
【0012】
いずれの方法においても、容器の内部に固体の原料を収容し高温にして原料を融液にして徐々に固化することにより単結晶を製造する。結晶になったものは冷却されてから外部に取り出される。製造時の温度分布、冷却時の温度分布が違うので、結晶の内部には様々の部位に多様な方向の応力が残留する。応力は結晶の寸法が大きい程より強くなる。
単結晶インゴットには強い残留応力が存在することはよく知られている。残留応力がスリップを引き起こすことも知られている。しかしながら、結晶のどの部位にはどの方向の残留応力があるのかおぼろげである。どの程度の大きさなのかということもはっきり認識されていない。まして多様な残留応力を除去する効果的な方法は知られていない。
【0013】
本発明はエピタキシャル成長時の加熱によってもスリップが発生しないようにインゴットの特性を改善するのが目的である。スリップを防ぐには格子構造を強化すれば良いから不純物添加ということが候補に上るかもしれない。しかし不純物添加は電気的特性に影響する。常に利用できる工夫ではない。電気的性質に影響を及ぼすことなくスリップを防止したい。
本発明者は熱処理により、結晶中の残留応力を除去できることに思い至った。より具体的な本発明の目的は、化合物半導体結晶の残留応力を効果的に除去する熱処理の方法を提供することである。
【0014】
【課題を解決するための手段】
本発明は、GaAs結晶インゴットを、800℃(T)以上で、GaAsの融点Tm以下の温度範囲(Th〜Tl)において、繰り返し加熱、冷却して、試料の温度を上下に変化させる。このとき昇温速度Aを降温速度Bよりも小さくする。上限温度Thも、下限温度TlもT〜Tmの間の温度である。温度昇降の繰り返し数nは2以上とする。
【0015】
従来の熱処理と目的が違う。それよりも熱処理の手法が全く違う。熱処理というのはある最適の温度に、一定時間試料を保持することである。温度は不変であった。静的な性格を持つ。この点で本発明の熱処理は常に温度が上昇下降を繰り返し極めて動的な手法である。
本発明の熱処理は、単結晶インゴットとして製造され一旦冷却された試料を処理することができる。この場合は常温からスタ−トして、T0 (800℃)〜Tmの範囲に至るまでは直線的な加熱をする。これ以後はジグザグの加熱冷却の繰り返しになる。
【0016】
本発明の熱処理の手法は、単結晶製造炉の中で成長した直後の、未だ高温にある結晶に対しても適用することができる。この場合は、常温からの昇温の過程がない。チョクラルスキ−法(LEC)で引き上げたものをそのまま、上軸によって保持し、ヒ−タのパワ−を制御して、結晶の温度を、Th〜Tlの間で上下変化させることができる。また上軸を動かしてヒ−タの形成する温度勾配を横切るようにして温度を実効的に変動させる手法も可能である。HB法の場合はより単純である。複数に分割されたヒ−タを使い温度勾配のある炉の中で石英管を移動させることにより単結晶を製造する。本発明の熱処理は同じヒ−タを用いて温度勾配を作り(Th〜Tl)ここを試料が動くようにする。もちろんヒ−タのパワ−を制御することも可能である。
【0017】
単結晶製造に引き続いて熱処理をする場合は、結晶の汚染などの問題がない。熱収支の点でも有利である。しかし熱処理に長時間を要するので単結晶製造装置としてのスル−プットが低下する。本発明の熱処理はいずれの方法を用いることもできるから、目的や経済性などをふまえ適当な方法を選べば良い。
【0018】
【作用】
図1、図2により本発明の手法を説明する。対象となるインゴットの断面形状は任意である。円形断面、矩形断面、半円断面などである。ここでは、直径D、長さLの円柱状の化合物半導体単結晶インゴットが図2に示されている。これを本発明の方法によって熱処理する。インゴットを図2に示すように石英管に封入する。石英管を炉に入れる。時刻t0 から、炉の温度をE℃/H(Hは時間)の割合によって上げて行く。t1 において、上限温度Thに到達する。この温度で保持するのではない。このあとすぐに降温速度B℃/Hで炉の温度を下げる。t2 において予め定めた下限温度Tlに達する。この温度に保持するのでもない。A℃/Hの割合で反対に炉の温度を上げる。
【0019】
3 において上限温度Thに達する。今度は降温に転ずる。B℃/Hの割合によって炉の温度を下げる。t4 で下限温度Tlになる。ここでA℃/Hにより昇温させる。t5 において上限温度Thになる。さらにB℃/Hの速度により降温させる。以下同様に試料温度の上昇下降を繰り返す。
最後のサイクルの上限温度Th(t2n-1)以後は、F℃/Hの速度で降温する。t2nにおいて常温まで冷却される。降温昇温の繰り返し回数はn回である。石英管から試料を取り出す。この後インゴットは薄く切断されてウエハに加工される。
【0020】
本発明の熱処理はこのようにThとTlの間の変化領域を、試料温度が何回も往復運動する。試料温度を振動させる極めて動的な熱処理方法である。図1は常温から出発し、繰り返し熱処理して、再び常温に戻る温度ダイヤグラムである。この他に、単結晶製造炉において育成された直後の結晶を本発明の方法によって熱処理することもできる。また、ThとTlはTm≧Th>Tl≧800℃を満たす範囲で時間と共に変化しても良い。
【0021】
それでは本発明の繰り返し熱処理は、残留応力をどうして減退させることができるのかという理由について説明する。GaAs、InPなどの結晶は、先程から述べているように、LEC法やHB法によって作られる。両方法によって作られた結晶は転位密度も用途も違う。しかしいずれもウエハにしてエピタキシャル成長をその上に行なう。その他の手法によって製造したものでも同じことである。結晶成長時は、一般に結晶の中心部と外周部では温度が異なる。軸方向に座標Zを取り、Z座標が同一である内部の点での温度Qと、外部の点での温度Wが異なる。このために内部と外部の間に、熱膨張の大きさの異なりにより応力が生じ、転位が発生して塑性変形する。塑性変形した結晶が冷却されて常温になると応力の関係は結晶成長時と反対になる。
【0022】
LEC法によって作られた回転対称性のある半径Rの結晶を例にして説明する。これは対称性が高いので直感的に理解しやすい。しかし本発明は、もちろんLEC法を越えてHB法インゴットにも適用できる。
軸方向座標が同一の、内外の2点を考える。引き上げ時は、最外周部の点(R,Z,φ)の温度Wが、中心の点(0,Z,φ)の温度Qより高温である。この座標系は円筒座標である。だから固液界面は下に凸になる。W>Qである。外周部が中心部より高温であるから、外周部では円周方向に圧縮応力が、中心では円周方向に引張応力が発生する。外周の方が相対的に膨張し、中心が相対的に収縮するので、外周は中心部からの圧縮の影響を受ける。中心は拡がろうとする外周部の影響により引張応力を受けるのである。しかし高温であるから転位が増殖し、応力の緩和が起こる。つまり、塑性変形して応力の差が小さくなるように緩和する。
【0023】
これが冷却されて、一様に常温まで下がるとする。中心部も外周部も同じ温度になる(W=Q)。すると応力がなくなるかというとそうではない。高温時には転位の増殖により応力が緩和し塑性変形しているので、実際には外周部と中心部の応力の差が小さくなっている。すると常温に下がった時は、塑性変形した分だけ超過打ち消しが起こる。つまり応力の関係が逆転する。外周部で引張応力が生じ、中心では圧縮応力になる。外周部の強い引張応力がエピタキシャル成長時のスリップ発生の原因になるのである。
【0024】
エピタキシャル成長のために、基板を加熱すると、格子を形成する原子が動き易くなる。ウエハの場合、中心部も外周部も同じ速さで同じ温度に加熱されたとしても、外周部の引張応力、中心の圧縮応力という緊張関係を保持しつつ温度上昇してゆくので、やがて格子の運動が盛んになり、転位が動きやすくなると外周部でスリップが発生するのである。
【0025】
中心部に円周方向圧縮応力があれば、相補的に外周部には円周方向引張応力が存在するのである。2つの場所があり、二つの温度W、Qが存在する。それぞれの圧縮応力、引張応力が対応する。変数が多すぎるので直観的な理解が難しい。しかし独立な変数は実は少ない。直感的に理解できるようにするために、外周部の温度W、中心部の温度Qの差、ΔT=W−Qと、外周部での円周方向圧縮応力σだけを考える。σが正ということは外周部では円周方向圧縮応力が、中心部では円周方向引張応力が発生しているということである。ΔTはW、Qともに高温であるか、低温であるかということは捨象した変数になる。外周の温度と内部の温度の絶対値が問題でなく、その差が問題である。
【0026】
はじめに述べたように結晶成長時は、ΔTが正であるから、外周で圧縮応力が発生するのである。つまりΔTが正であると、σも正である。ΔTとσが単純に比例するのであれば、常温に下げてΔT=0とした場合σも0になるはずである。しかしそうではない。ΔTが大きくなると、σが飽和する。これが応力の緩和である。高温では特に応力緩和が起こりやすい。
【0027】
図5にこの様子を示す。横軸がΔT(外周部と中心の温度の差)であり、縦軸が外周部の円周方向圧縮応力である。縦軸の原点寄り下向きの値が円周方向引張応力である。結晶成長炉の内部で原料融液から固体が生成される。この時はΔTは正である。外周部は圧縮応力を受けるが応力緩和のために小さい圧縮応力である。これが点イである。成長が終わり炉の中で冷却される。この間にΔTが正でありながら内外の応力がなくなる点ロがある。これはイ点での応力の緩和のためである。さらに温度差ΔTが減少し、完全に冷却されたときは(常温)ΔT=0になる。このときは先述のように強い引張応力が外周部に存在する。これが点ハである。
【0028】
本発明の熱処理はここから始まる。図1のグラフの時刻と対応させる。点ハがt0 点である。ここから加熱するので、ΔTが正になる(外周が中心に比べて温度が高いこと)。上限温度Thまで加熱する。Thになるのは、図1のt1 時刻である。t0 〜t1 の間は昇温中なのでΔTは正のため引張応力が減少し、圧縮応力側に振れるが、残留している引張応力が大きいため、圧縮応力にはならない。逆に、t1 〜t2 の間は降温中なので内外の温度差ΔTが負になり、引張応力が増加する。このt1 〜t2 の間に引張応力が増加するので残留している引張応力が解放されるのである。
【0029】
2回目の温度上昇t2 〜t3 の間はΔTは正になり、圧縮応力側に振れるが、圧縮応力にはならない。2回目の温度降温t3 〜t4 の間はΔTは負になり、引張応力が増加し、残留引張応力を解放する。以下同じように昇温と降温を繰り返す。少しずつであるが引張応力が減少していく。サイクルの後半になるとt2n-2〜t2n-1間のように温度上昇時に圧縮応力になることもあるが、B>AのためにΔTB >ΔTA 、従ってΔTA により生じる圧縮応力緩和量(すなわち、残留引張応力発生量)よりもΔTB による残留引張応力解放量の方が大きいので、全体として残留引張応力は小さくなっていくのである。常温に戻ると点ヨになる。点ヨにおいてΔTは0である。応力は0に近付いている。多少の圧縮応力や引張応力が残留することはあり得る。しかし、点ハに比較して応力の絶対値が減少している。これらのサイクルは、800℃以上の高温において実施した方が転位の運動が活発なので、残留引張応力解放に好都合である。また、800℃以下で急冷却するとクラックが生じることもある。本発明の熱処理の作用は以上のごとくである。
【0030】
【実施例】
[実施例▲1▼] 円柱状GaAs単結晶インゴット(D=100mmΦ、L=200mm)を石英管に封入した。炉に石英管を入れて図1に示すように熱処理をした。初期の昇温速度はE=40℃/Hである。熱処理の上限温度は、Th=1100℃、下限温度は、Tl=1000℃としている。繰り返し変化時の昇温速度は、A=30℃/Hである。降温速度は、B=100℃/Hである。熱処理後の最終降温速度Fは100℃/Hであった。昇温降温の繰り返し数は、n=5である。熱処理の温度昇降の振幅は100℃である。単位の降温時間(t2m-1〜t2m)は、1H(時間)である。単位の昇温時間(t2m〜t2m+1)は、3H20M(3時間20分)である。熱処理のサイクル時間は4時間20分である。Tlまでの初期昇温に25時間、5回の熱処理サイクルに21時間40分、Tlからの終期降温に10時間かかることになる。
【0031】
処理前の平均残留歪(|sr−sθ|)は3〜5×10-5であった。このインゴットから取ったウエハにエピタキシャル成長させると、スリップが多発していた。本発明の熱処理の後でのインゴットの平均残留歪は0.5〜0.8×10-5に減少した。熱処理により約1/3〜1/10の程度に残留歪が減る。このインゴットから切り出したウエハの上に薄膜をエピタキシャル成長させる時スリップが発生しなかった。高品質のエピタキシャル層を形成することができた。
【0032】
[比較例▲1▼] 繰り返し数をn=1にし、同様の条件によって、同じ大きさのGaAsインゴットを熱処理した。n=1というのは、上限温度Thに到達するチャンスが1回しかない。これによると残留歪は2〜3×10-5に減少した。初期の値の約半分になる。しかしこれでは不十分であった。インゴットから切り出したウエハに化合物半導体層をエピタキシャル成長させる時、スリップが発生した。繰り返し数nは2以上であるとスリップを抑止する上で効果がある。
【0033】
[比較例▲2▼] 下限温度Tlを800℃以下に設定した。上限温度Thは800℃以上のものもあり、800℃以下のものもある。これらの試料では繰り返し回数nを2回以上にし、A<Bであっても結果は不満足であった。インゴット自体にクラックが発生したり、特にTh<800℃では十分残留歪を小さくすることができなかった。この結果からGaAsは800℃以上の温度領域で熱処理しなければならないということが分かる。
【0034】
[比較例▲3▼] 本発明においては繰り返し温度昇降させる時、昇温速度Aが、降温速度Bよりも小さいという条件(A<B)がある。これを反対にして、A>Bにおける熱処理の効果を調べた。昇温速度A=100℃/H、降温速度B=30℃/Hとする。その他のパラメ−タは実施例▲1▼と同じである。平均残留歪は4〜6×10-5となった。この熱処理により残留応力は却って増大した。加熱速度は小さく、冷却速度は大きくする必要があるということが分かる。つまりA<Bは熱処理が効果を現すための条件である。
【0035】
[実施例▲2▼] 特に本発明者は、GaAs結晶について昇温速度A、降温速度Bの下限、上限を様々な転位密度、直径の試料について調べた。すると不純物濃度が1018cm-3以下のGaAs結晶の場合は境界速度Cを定義できた。これはふたつの速度A、Bの絶対的な境界になる速度である。A<C<Bとなる値である。絶対境界速度は、結晶の直径Dをcm単位によって表現した時、C=4600/D2 によって表されることも分かった。
【0036】
例えばD=10cmの時は絶対境界速度は46℃/Hである。つまりD=10cmの時、A<46℃/H<Bとなる。この場合エピタキシャル成長時においてスリップが発生しないことを幾つかの試料について確かめた。
円柱状の試料でない場合は、断面積Sから実効的な直径Dを、D=(4S/π)1/2 よって求めて前記の式に代入する。一般の断面形状の場合は、C=3600/Sとなる。矩形断面や半円形断面の場合にも絶対境界速度Cを計算できる。
【0037】
[実施例▲3▼]初期昇温速度Eと、繰り返し昇温速度Aの関係と、最終降温速度F、繰り返し降温速度Bの関係についても調べた。これらの大小関係はどうであっても残留応力を下げる効果がある。その内でも、E<A、B<Fとするとより一層効果的であることが分かった。このばあい、E<A<C<B<Fという単純な大小関係になる。
【0044】
[比較例(4)]D=100mmΦ、L=100mmのGaAs結晶を図1のように炉の全体の温度を、Th=1100℃、Tl=1000℃の間で往復変化させて熱処理した。n=5であっても残留歪は1〜3×10−5になり、減少してはいるが不十分であった。これは縦横の比が1であって小さすぎるから、熱処理の効果が内外で不一致にならないためである。本発明は、結晶の外側と内側の温度変化の相補的な遅れを利用して残留応力を減少させようとするものである。この例では、縦横比が不足しており端面からの熱の出入りが大きくて内外の温度変動のずれが起こりにくい。
【0045】
[実施例(4)]前例と同じく、D=100mmΦ、L=100mmのGaAs結晶を図4のように、二つのダミーの不透明石英によって挟んだ状態で石英管に封入した。これは試料の端面からの熱の出入りを防ぐためのものである。直径は試料と同じであることが望ましい。また適当な長さも必要である。そこで両側の石英柱はLd=100mm、D=100mmΦとしている。両側の隙間ΔG=2mmとした。これに図1に示す温度変化を与えた。
【0046】
Th=1100℃、Tl=1000℃であって、実施例1と同じパラメ−タを選んでいる。温度の増減を5回(n=5)繰り返して処理した。残留歪は0.6〜0.9×10-5に減少した。これを切断してウエハとしエピタキシャル成長させる基板とした場合スリップが発生しなかった。
隙間ΔGは0〜30mm程度である。ダミ−と試料は接触させても良い(ΔG=0)。しかし膨張収縮を繰り返すので、はじめに接触させておいても、幾分離れてくる。反対にあまり離しすぎると端面を有効に覆うことができない。
【0047】
[比較例(5)]実施例(4)と殆ど同じ条件であるが、石英柱と試料の隙間をΔG=40mmにして、同じ熱処理をした。これは残留歪が1〜3×10−5となった。減少するがなお十分でない。
【0048】
【発明の効果】
GaAs結晶のインゴットを本発明の方法によって熱処理すると、結晶中に存在した大きい残留応力を殆ど除くことができる。動的な熱処理により、結晶の内外における応力の緊張関係を解きほぐすからである。本発明の熱処理を施した単結晶インゴットをスライスしたウエハを用いてエピタキシャル成長させると、これに伴う温度上昇によってスリップが発生しない。エピタキシャル層を損なうことがないので、良好な品質のエピタキシャルウエハを製造することができる。
【図面の簡単な説明】
【図1】本発明の結晶熱処理方法において、結晶の温度の時間的変化を示すグラフ。
【図2】本発明の結晶熱処理を行なうために、結晶インゴットを石英管に封入した状態を示す斜視図。
【図3】炉の中に温度勾配を形成しこの勾配の部分を前後に結晶を通過させることにより結晶温度を繰り返し昇降させるようにすることを説明するための炉内軸方向の温度分布図。
【図4】試料の結晶が短い場合に内外に温度差を与えるために、結晶の前後面に他の材料を接近させておいた状態を示す斜視図。
【図5】本発明の熱処理の原理を説明するための応力、温度差のグラフ。横軸は結晶の外周部と中心部の温度の差ΔT、縦軸は外周部の圧縮応力。

Claims (6)

  1. 不純物濃度が1018cm−3以下であるGaAs結晶を熱処理する際、境界速度Cを、直径Dcmの円形断面の場合はC=4600/D(℃/時)とし断面積がSの一般断面形状の場合はC=3600/Sとして定義し、昇温速度Aが境界速度C未満に、降温速度Bが境界速度超過になる(A<C<B)ように決め、GaAsの融点Tm以下で800℃以上の値である上限温度Thと、Th以下で800℃以上の下限温度T1の間で、GaAsの結晶を、全体にわたって均一な温度を保持しながら、昇温速度Aで昇温し降温速度Bで降温する加熱冷却操作を2回以上繰り返すことを特徴とするGaAs結晶の熱処理方法。
  2. 不純物濃度が1018cm−3以下であるGaAs結晶を熱処理する際、境界速度Cを、直径Dcmの円形断面の場合はC=4600D−2(℃/時)とし断面積がSの一般断面の場合はC=3600/Sとして定義し、昇温速度Aが境界速度C未満に、降温速度Bが境界速度超過になる(A<C<B)ように決め、GaAsの融点Tm以下で800℃以上の値である上限温度Thに保たれた高温部と、Th以下で800℃以上の下限温度T1に保たれた低温部と、高温部低温部をつなぐ遷移領域を有する炉の中に、GaAs結晶を置いて、高温部から低温部に移動する速度低温部から高温部に移動する速度よりも速くし、降温速度Bが境界速度Cより高く、昇温速度Aが境界速度Cよりも低くなるようにして、GaAs結晶を低温部と高温部の間で2回以上繰り返し往復移動させて結晶の加熱と冷却を繰り返すことを特徴とするGaAs結晶の熱処理方法。
  3. 既に製造されていたGaAs結晶材料を石英管に封入し、炉に入れて、炉の全体の温度を上昇させて上限温度Thに至り、以後上限温度Thと下限温度Tlの間の温度域において、炉の全体温度を繰り返し昇降変化させてGaAs結晶材料を熱処理し、以後下限温度Tlから常温まで冷却するようにしたことを特徴とする請求項1に記載のGaAs結晶の熱処理方法。
  4. 既に製造されていたGaAs結晶材料を石英管に封入し、炉に入れて、炉の全体の温度を上昇させて、炉の一部に上限温度Thの高温部を設け、炉の他の一部に下限温度Tlの低温部を設け、中間部は温度が連続的に変化する遷移領域とし、炉の温度分布は保持しつつ、石英管を炉に対して相対移動させることにより、GaAs結晶材料を実質的に昇温降温するようにし、繰り返し加熱冷却のサイクルが2回以上行なわれるようにし、以後は冷却して常温に至るようにしたことを特徴とする請求項2に記載のGaAs結晶の熱処理方法。
  5. 既に製造されていたGaAs結晶材料の成長面と直交する端面の近傍に、隙間が0〜30mmの範囲になるように端面積がほぼ同一の他の物体を置いて、GaAs結晶材料を他の物体で挟むようにして、石英管に封入し、炉に入れて熱処理することを特徴とする請求項3または4に記載のGaAs結晶の熱処理方法。
  6. 圧力制御できる外容器とヒータと原料を入れる内容器を有し、ヒータによって原料を加熱して融液として、融液を徐々に冷却することによりGaAs結晶を成長させる成長炉において、GaAs原料から単結晶を成長させ、外部に取り出すことなく、ヒータを制御することにより、あるいはヒータを制御するとともに、結晶の位置を相対移動させることにより、前記の上限温度Thと下限温度Tlの間の温度領域において結晶温度を上昇下降させて熱処理することを特徴とする請求項1または2に記載のGaAs結晶の熱処理方法。
JP28428594A 1994-10-24 1994-10-24 GaAs結晶の熱処理方法 Expired - Fee Related JP3656261B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28428594A JP3656261B2 (ja) 1994-10-24 1994-10-24 GaAs結晶の熱処理方法
DE69504621T DE69504621T2 (de) 1994-10-24 1995-04-04 Methoden zur Wärmebehandlung von Halbleitermaterial aus Verbindungen der Gruppen III-V
EP95302232A EP0709498B1 (en) 1994-10-24 1995-04-04 Heat-treatment method of groups III - V compound semiconductor materials
US08/417,773 US5725658A (en) 1994-10-24 1995-04-06 Heat-treatment method of groups III-V compound semiconductor materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28428594A JP3656261B2 (ja) 1994-10-24 1994-10-24 GaAs結晶の熱処理方法

Publications (2)

Publication Number Publication Date
JPH08119800A JPH08119800A (ja) 1996-05-14
JP3656261B2 true JP3656261B2 (ja) 2005-06-08

Family

ID=17676558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28428594A Expired - Fee Related JP3656261B2 (ja) 1994-10-24 1994-10-24 GaAs結晶の熱処理方法

Country Status (4)

Country Link
US (1) US5725658A (ja)
EP (1) EP0709498B1 (ja)
JP (1) JP3656261B2 (ja)
DE (1) DE69504621T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3899725B2 (ja) * 1998-09-30 2007-03-28 株式会社Sumco 単結晶体の欠陥除去方法
JP2006060177A (ja) * 2004-08-24 2006-03-02 Sumitomo Chemical Co Ltd pn接合を有する化合物半導体エピタキシャル基板の製造方法
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
US7493330B2 (en) * 2006-10-31 2009-02-17 Business Objects Software Ltd. Apparatus and method for categorical filtering of data
EP2171134B1 (en) * 2007-06-27 2016-10-19 II-VI Incorporated Fabrication of sic substrates with low warp and bow
CN111263833B (zh) 2018-02-23 2020-10-16 住友电气工业株式会社 磷化铟晶体基板
US20210079556A1 (en) * 2018-08-07 2021-03-18 Sumitomo Electric Industries, Ltd. Gallium arsenide single crystal and gallium arsenide single crystal substrate
EP3835464A4 (en) * 2018-08-07 2022-03-23 Sumitomo Electric Industries, Ltd. INDIUM PHOSPHIDE SINGLE-CRYSTAL AND INDIUM PHOSPHIDE SINGLE-CRYSTAL SUBSTRATE
DE102019208389A1 (de) 2019-06-07 2020-12-10 Freiberger Compound Materials Gmbh Verfahren zur Herstellung von Restspannungs- und versetzungsfreien AIII-BV-Substratwafern

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01242498A (ja) * 1988-03-25 1989-09-27 Shin Etsu Handotai Co Ltd 砒化ガリウム単結晶の熱処理方法
JPH0517097A (ja) * 1991-07-12 1993-01-26 Sekisui Chem Co Ltd パネル部材のクランプ装置

Also Published As

Publication number Publication date
DE69504621D1 (de) 1998-10-15
US5725658A (en) 1998-03-10
EP0709498B1 (en) 1998-09-09
EP0709498A1 (en) 1996-05-01
DE69504621T2 (de) 1999-01-28
JPH08119800A (ja) 1996-05-14

Similar Documents

Publication Publication Date Title
US3002824A (en) Method and apparatus for the manufacture of crystalline semiconductors
JP3656261B2 (ja) GaAs結晶の熱処理方法
JP3841863B2 (ja) シリコン単結晶の引き上げ方法
JPH0393700A (ja) シリコン単結晶の熱処理方法および装置ならびに製造装置
JP4060106B2 (ja) 一方向凝固シリコンインゴット及びこの製造方法並びにシリコン板及び太陽電池用基板及びスパッタリング用ターゲット素材
JPH0750713B2 (ja) 半導体ウェーハの熱処理方法
Rudolph Defect formation during crystal growth from the melt
US2950219A (en) Method of manufacturing semiconductor crystals
US20020009862A1 (en) Method of treating a semiconductor wafer thermally and semiconductor wafer fabricated by the same
US5228927A (en) Method for heat-treating gallium arsenide monocrystals
JPH04298042A (ja) 半導体の熱処理方法
EP0334684B1 (en) A method for heat-treating gallium arsenide monocrystals
US5209811A (en) Method for heat-treating gallium arsenide monocrystals
JP4184622B2 (ja) 炭化珪素単結晶インゴットの製造方法
CN110036143B (zh) 单晶硅制造方法以及单晶硅晶片
US4465545A (en) Method of growing single crystal cadmium telluride
JPS6344720B2 (ja)
JP3812573B2 (ja) 半導体結晶の成長方法
JPH085760B2 (ja) Hgl―xo Cdxo Te結晶インゴットの製造方法
JPS63116420A (ja) 半導体基板
JP2781857B2 (ja) 単結晶の製造方法
JPS62123095A (ja) 低転位密度GaAs単結晶の製造方法
JP2001039797A (ja) エピタキシャル層積層用シリコンウェーハ及びエピタキシャルウェーハ
Nakai et al. Manufacturing large diameter GaAs substrates for epitaxial devices by VB method
JPH03193698A (ja) シリコン単結晶及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees