JPS63116420A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPS63116420A
JPS63116420A JP62270475A JP27047587A JPS63116420A JP S63116420 A JPS63116420 A JP S63116420A JP 62270475 A JP62270475 A JP 62270475A JP 27047587 A JP27047587 A JP 27047587A JP S63116420 A JPS63116420 A JP S63116420A
Authority
JP
Japan
Prior art keywords
layer
nitrogen
single crystal
silicon
epitaxially grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62270475A
Other languages
English (en)
Inventor
ギウゼッペ・フェルラ
ギオルギオ・ベレッタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS63116420A publication Critical patent/JPS63116420A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体材料の基板、特に、トランジスタ及び集
積回路のような半導体装置を製造するシリコンウェファ
に関するものである。
半導体装置の製造に用いられる市販のシリコン基板には
幾つかの欠点があり、その不所望な影響が高温で行われ
る後続の熱処理中に現れるようになる。シリコン基板を
チョクラルスキー（ＣＺ）単結晶から形成するか、また
は浮遊帯域（ＦＺ）単結晶から形成するかにかかわらず
、この基板の機械的特性は不適当となり（ＦＺ結晶）、
また、制御が困難となるように変化する（ＣＺ結晶）。
これは、半導体装置の製造工程中子可避の熱応力がプラ
スチックの歪みを含む前記基板によって吸収され、これ
により転位、スリップ−ライン等のような密度の高い格
子欠陥が発生することを意味する。これらの格子欠陥は
、ウェファの弾性特性を制限するだけでな（、基板に形
成されるエピタキシャル層にも広がり、その結果、電子
製品の製造歩留まりが著しく低下する。
現時点では市販のシリコン基板には不所望な非ドーピン
グ不純物が含まれており、その製造は最小限度内に維持
されている。これらの不純物としては主として酸素、窒
素、炭素、水素及び重金属がある。
ＣＺ基板を得るためのチョクラルスキーインゴントの成
長中窒素を制御して導入することは通常は行われない。
ヨーロッパ特許出願第１６２８３０号明細書に記載され
ているように、ＣＺ技術によるシリコン単結晶の成長中
窒素を極めて少量導入することは、ＣＺ基板に特定の熱
処理を施すことにより、結晶内にも存在する酸素の熱析
出を増大させる為に行う。即ちこの窒素導入は、半導体
装置の電気特性が低下するのを防止するために半導体装
置の能動領域から除去する必要のある汚染不純物の捕捉
中心として作用する酸素析出によって捕捉特性を改善す
る為に行う。
浮遊帯域インゴットの成長中従ってＦＺ基板中には窒素
は存在しない。その理由はＦＺゼインットの製造処理中
及び精製中窒素が除去されるからである。しかし、Ｆ２
シリコン基板に窒素が存在しない場合にはインゴットの
場合に比べて特性が劣化する。その理由はスリップ転移
が発生するからである。従って、１９８１年５月１１日
〜１５日に開催された半導体シリコンシンポジュウムで
発表されたＴ、Ａｂｅ等による論文パシリコン単結晶の
不純物″には、少量の窒素を含有するＦＺゼインットを
製造することが示唆されているがこのインゴットから基
板は製造することが出来ず、市販もされていない。
しかし、これら基板が存在しても、制御された量の窒素
を追加することにより基板に成長させたエピタキシャル
層の機械的な特性を向上させることにはならない。上述
したＴ、Ａｂｅ等による論文に記載されているように、
半導体装置の工業生産に用いられるシリコン単結晶の９
０％は実際にチョクラルスキー法によって得ている。
しかし、前述したようにチョクラルスキー基板には酸素
が含まれていると共に単結晶内における酸素の熱析出を
改善するために窒素を添加して酸素の熱析出を増大して
も同様に格子欠陥が熱処理中に形成されるのを防止する
ことが出来ない。即ち、これら格子欠陥は静止したまま
とはならず、基板内に広がると共に、装置の製造により
そのうえに成長されたエピタキシャル層内にも広がり最
後には単結晶の結晶品質を劣化するようになる。
更に、上述した格子欠陥は主としてエピタキシャル層の
成長中にのみ発生し、従ってエピタキシャル層が摩くな
ればなる程格子が著しくなり従って単結晶の結晶品質を
も著しく劣化するようになる。
本発明の目的は機械的な高弾性特性を呈し、かつ、格子
欠陥を出来るだけ多く除去するような特性を有する少な
くとも一つのエピタキシャル層をエピタキシャル成長さ
れたシリコン基板上に成長させるようにした半導体基板
を提供せんとするにある。
本発明の他の目的は基板内に存在する格子欠陥の移動を
防止して基板上にエピタキシャル成長させた層によって
基板の界面でこれら格子欠陥を停止し得るようにした半
導体基板を提供せんとするにある。
本発明によれば上述した目的を達成するために、制御さ
れた少量の窒素を用いてシリコン単結晶の少なくとも１
つの層を形成し、かつ、上記少量の窒素はエピタキシャ
ル成長中に０．５　×１０１５〜１０×１０１５原子／
　ｃｎｆの濃度で導入してエピタキシャル成長結晶中に
格子欠陥が形成され、かつ広がるのを停止させることが
出来る。
以下、本発明の１例を詳細に説明するが、本発明はこれ
に限定されるものではない。
以下に示す例においては、直径が１２５　ｍｌ１１で、
＜１１１＞結晶面に配向され、アンチモンがドープされ
、かつ２０Ｘ１０−３ΩＣｍに等しいか、又はこれより
も小さな固有抵抗を有するチョクラルスキーシリコン基
板を装置の反応室内に置いて常圧でかつ１１７０℃の温
度で気相エピタキシャル成長させるようにする。
上述した市販の基板には多くとも１×１０′５原子／　
ｃｉ以下の窒素が非イオン化状態で含まれる。
この基板には四塩化シリコン５ｉＣ１＜及び窒素Ｎ２に
加えられた水素１１゜を１．３５μｍ／分のエピタキシ
ャル層の成長速度で反応室内に導入するエピタキシャル
成長技術を用いて純粋な窒素が発生濃度で加えられたエ
ピタキシャルシリコン層を形成することが出来る。
極めて少量の制御された量の純粋な窒素を反応室内に導
入する事は当業者に既知のマスフローコントローラを用
いて行うことが出来る。シリコン基板はこれを適切に処
理して例えば５５μｍの所定の厚さを有しかつ０．５　
Ｘ１０１５〜ｌ０×１０１５原子／ｃＩＩＩの範囲から
選択した所定の窒素含有量、例えば３、Ｏ×１０１５原
子／ｃＩ１１のシリコン単結晶のエピタキシャル層を成
長せしめるようにする。
しかし、シリコン基板に成長せしめるエピタキシャル薄
膜の厚さは厚くすることが出来るが、この場合シリコン
単結晶における窒素含有量は１０×１０１５原子／ｃｒ
ｄ以上としてはならない。その理由はこれにより窒化シ
リコンＳｉ３Ｎ、を形成しその結果シリコン単結晶内に
格子欠陥が形成されるからである。
エピタキシャル成長を行った後上述した限度内で窒素を
導入してエピタキシャル成長させたウェファの全部を試
験し、かつ測定して従来の技術により形成された、即ち
窒素を含有しない市販のエピタキシャル成長ウェファよ
りも充分良好なウェファを得ることが出来た。特に、窒
素含有１が２〜４　×１０１５原子／ｃＩ［ｌのエビク
キシャルウエファに対しては転位及びスリップラインの
格子欠陥を示さず、かつ良好な機械抵抗特性を示す好適
な結果を得ることが出来た。
これかため、半導体装置の製造時のシリコンのエピタキ
シャル成長中窒素を極めて有効に存在せしめる手段を得
ることが出来、これにより０．５×１０１５〜１０×１
０１５原子／ｃｆｆｌＯ量の窒素をシリコン結晶内に得
ることが出来る。
上述した所は本発明の１例であり、本発明はこれに限定
されるものではなく要旨を変更しない範囲内で種々の変
形及び変更を行うことが出来る。
例えば反応室内に窒素化合物針。を導入することにより
上述した量の窒素を含むエピタキシャル層を得ることが
出来る。
他の例として窒素及びその化合物の１種及びＮ又はＰ導
電型を呈する関連のドーピングガスを当業者に既知の手
段に従って反応室内に導入することにより制御された量
の窒素及びＮ又はＰ導電型を呈するドーピング不純物を
含むエピタキシャル層を得ることが出来る。その理由は
上記量の窒素はドーピング特性を呈さす、しかも例えば
エピタキシャル層の導電度を変化しないからである。
あるいは又、シリコン基板上に各々が窒素を含有する１
層以上のエピタキシャル層を順次に成長させることが出
来る。
この場合には少なくとも基板に接触する最内側の層に窒
素を含有させてシリコン基板内に存在する格子欠陥が基
板上に成長させた他のエピタキシャル層にまで広がるの
を防止し得るようにする。
最後に、本発明はいかなる直径及び結晶配向のシリコン
基板に適用することが出来る。
特許出願人　　　ニスジーニス・マイクロエレットロ二
カ轡ニスφピー・工一

Claims (1)

  1. 【特許請求の範囲】 １、シリコン単結晶の第１層と、この第１層にエピタキ
    シャル成長されたシリコン単結晶の第２層とを具える半
    導体装置を製造する半導体材料の基板において、前記第
    ２層に窒素を含有させ、非ドーピング不純物として存在
    するこの窒素の含有量を、前記第２層のエピタキシャル
    成長結晶に格子欠陥が形成され、かつ、広がるのを防止
    するに十分な量としたことを特徴とする半導体基板。 ２、前記第２層に、前記窒素の外にＮ導電型を呈するド
    ーピング不純物を含有させるようにしたことを特徴とす
    る特許請求の範囲第１項に記載の半導体基板。 ３、前記第２層に、前記窒素の外にＰ導電型を呈するド
    ーピング不純物を含有させるようにしたことを特徴とす
    る特許請求の範囲第１項に記載の半導体基板。 ４、前記第２層の窒素の含有量を０．５×１０＾１＾５
    〜１０×１０＾１＾５原子／ｃｍ＾３の所定の濃度に保
    持するようにしたことを特徴とする特許請求の範囲第１
    項、第２項又は第３項に記載の半導体基板。 ５、シリコン単結晶の第１層と、この第１層にエピタキ
    シャル成長されたシリコン単結晶の第２層とを具える半
    導体装置を製造するに当たり、制御された量の窒素を反
    応室内に導入し、第２層に含まれる窒素を得るために、
    非ドーピング不純物として存在するこの窒素の含有量を
    、前記第２層のエピタキシャル成長結晶に格子欠陥が形
    成され、かつ広がるのを防止するに十分な量とするシス
    テムを具えることを特徴とする半導体装置の製造方法。 ６、シリコン単結晶の第１層と、この第１層にエピタキ
    シャル成長されたシリコン単結晶の第２層とを具える半
    導体装置を製造するに当たり、制御された量の窒素化合
    物を反応室内に導入し、第２層に含まれる窒素を得るた
    めに、非ドーピング不純物として存在するこの窒素の含
    有量を、前記第２層のエピタキシャル成長結晶に格子欠
    陥が形成され、かつ広がるのを防止するに十分な量とす
    るシステムを具えることを特徴とする半導体装置の製造
    方法。 ７、前記第２層の窒素の含有量を０．５×１０＾１＾５
    〜１０×１０＾１＾５原子／ｃｍ＾３の所定の濃度に保
    持するようにしたことを特徴とする特許請求の範囲第５
    項又は第６項に記載の半導体装置の製造方法。
JP62270475A 1986-10-29 1987-10-28 半導体基板 Pending JPS63116420A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT6616A/86 1986-10-29
IT8606616A IT1216212B (it) 1986-10-29 1986-10-29 Strati epitassiali con quanti ta' controllate di azoto cresciuti su substrati di silicio

Publications (1)

Publication Number Publication Date
JPS63116420A true JPS63116420A (ja) 1988-05-20

Family

ID=11121468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62270475A Pending JPS63116420A (ja) 1986-10-29 1987-10-28 半導体基板

Country Status (3)

Country Link
EP (1) EP0265988A1 (ja)
JP (1) JPS63116420A (ja)
IT (1) IT1216212B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073820A (ja) * 2005-09-08 2007-03-22 Sumco Corp エピタキシャルウェーハ及びその製造方法
JP2016500475A (ja) * 2012-12-06 2016-01-12 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ エピタキシャルウェハおよびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4119531A1 (de) * 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
JP6299835B1 (ja) 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2318678A1 (fr) * 1973-12-13 1977-02-18 Radiotechnique Compelec Procede de depot epitaxial de semiconducteur dope

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073820A (ja) * 2005-09-08 2007-03-22 Sumco Corp エピタキシャルウェーハ及びその製造方法
JP2016500475A (ja) * 2012-12-06 2016-01-12 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ エピタキシャルウェハおよびその製造方法

Also Published As

Publication number Publication date
IT8606616A0 (it) 1986-10-29
IT1216212B (it) 1990-02-22
EP0265988A1 (en) 1988-05-04

Similar Documents

Publication Publication Date Title
CA2171375C (en) Manufacturing method of a silicon wafer having a controlled bmd concentration in the bulk and a good dz layer
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
KR100622622B1 (ko) 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP3381816B2 (ja) 半導体基板の製造方法
JPS6272595A (ja) シリコン半導体基板材料およびその製作方法
JP2713310B2 (ja) 高強度シリコンウェハの製造方法
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
JPS63116420A (ja) 半導体基板
JP2003151984A (ja) シリコンエピタキシャルウェーハ及びその製造方法
KR100774070B1 (ko) 실리콘 에피텍셜 웨이퍼의 제조방법
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JPS6230692B2 (ja)
US4929564A (en) Method for producing compound semiconductor single crystals and method for producing compound semiconductor devices
Shimura Intrinsic/Internal Gettering in Czochralski Silicon Wafers
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
KR20010068377A (ko) 에피택셜 실리콘 웨이퍼 제조 방법
JP3578396B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP3412531B2 (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP3578397B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP2000072595A (ja) ボロンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JPH04298042A (ja) 半導体の熱処理方法
JP2576131B2 (ja) 化合物半導体結晶の処理方法