JPH02285631A - 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品 - Google Patents

特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品

Info

Publication number
JPH02285631A
JPH02285631A JP2080564A JP8056490A JPH02285631A JP H02285631 A JPH02285631 A JP H02285631A JP 2080564 A JP2080564 A JP 2080564A JP 8056490 A JP8056490 A JP 8056490A JP H02285631 A JPH02285631 A JP H02285631A
Authority
JP
Japan
Prior art keywords
layer
doping
single crystal
substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2080564A
Other languages
English (en)
Other versions
JP3126974B2 (ja
Inventor
Leonidas Karapiperis
レオニダ・カラピプリ
Didier Pribat
デイデイエ・プリバ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH02285631A publication Critical patent/JPH02285631A/ja
Application granted granted Critical
Publication of JP3126974B2 publication Critical patent/JP3126974B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2203—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure with a transverse junction stripe [TJS] structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3072—Diffusion blocking layer, i.e. a special layer blocking diffusion of dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １、産業上の利用分野 本発明は、同一の性質又は異なった性質を持つ基板上に
単結晶、多結晶、又は非晶質の材料の薄層又は薄膜を気
相析出によって作製することに係わる。
本発明は又、前記の薄膜製作方法のような方法による、
特に集積回路（ＩＣ）内のモノリシック電子コンポーネ
ントの作成に及ぶ。
特に本発明に従って説明される方法は、基板表面に対し
垂直な方向に本質的に変化する組成特性もしくはドーピ
ングプロフィルの変化を生じさせる通常のエピタキシー
又はドーピングの技術とは違って、特に基板表面に平行
な横方向に方向付けられる形で、そうした層の組成及び
／又はドープのプロフィルの制御された変化を実現する
ことを可能にする。
２、従来の技術 更に詳細に述べれば、マイクロ電子光学及び特に■−■
半導体の分野では、離散的デバイス又は集積回路の作製
の基本的方法は、エピタキシャル成長によって、半導体
基板上に様々な含量でドープされた層を得ることにある
。エピタキシーの方法が幾つか知られており、その中に
は特に気相エピタキシー（ＶＰＥ）のような公知の方法
と、及び特に有機金属化学蒸着（ＭＯＣＶＤ）又は分子
線エピタキシー（ＭＢＥ）のような前記方法の変形とが
ある。現在の慣行では、これらの方法に共通の特徴は、
同一の析出の間に得られる組成プロフィルは基板表面に
平行な所与の平面内においては均一であり、そうした特
性は基板表面に垂直な方向でのみ変化し得るということ
である。ＩＣのプレナ技術では殆どの場合これで十分で
あり、更には必須でさえある。しかし、基板表面の平面
に変化させることが可能であることが有利であるような
場合がある。
その典型的な例は、半導体表面の平面に対し平行方向に
様々な層の組成が変化する平面レーザの作製である。第
１Ａ図は、基板１０の平面に対する垂直な成長による公
知の方法で得られる、Ｇ　ａ　ＭＡ　ｓ　／　Ｇ　ａ　
Ａ　ｓ　／　Ｇ　ａ　Ｍ　Ａ　ｓで作られる単純なレー
ザの図面を示す。第１Ｂ図は、基板１０の平面に平行な
成長方向を持ち且つ従って第１Ａ図の公知のレーザに関
し９０°だけ回転された構造を有する、平面レーザの各
層の配列を示す。
さて現在に至るまで、第１Ｂ図の構造を作成する方法は
ないままである。
本発明の第１の目的は、組成プロフィルの方向付けられ
た変更を伴うデバイスを作成することと、及び特にこの
ような平面レーザを作成することである。
今日のマイクロ電子工学の分野では、離散的デバイス又
は集積回路の作成における別の基本的な方法は、ドーピ
ングによって半導体基板内の活性区域の範囲を限定する
ことにある。幾つかのドーピング方法が公知であり、特
にイオン打込み、気相エピタキシー、又は熱拡散が知ら
れている。現在の慣行では、これらの方法全てに共通の
特徴は、同一の段階の間に得られるドーピングプロフィ
ルは、基板表面に平行な所与の平面内においては均−で
あるということである。ＩＣのプレナ技術では殆どの場
合これで十分であり、必須でさえある。
しかし例えば第２図及び第３図に示されるような、横方
向に漸進的に変化するドーピングプロフィルを有する超
急激平面可変静電容量ダイオード（ｈｙｐｅｒａｂｒｕ
ｐｊ　ｐｌａｎｅ　ｖａｒｉｃａｐ　ｄｉｏｄｅ）を作
製する場合のように、基板表面の平面に対し平行方向に
デバイスの活性区域のドーピング特性を変化させること
が可能であることが有利な場合がある。
横方向に可変的なドーピングプロフィルを生じさせる公
知の方法は、集束イオンビームによって与えられる。こ
の方法は、０．１ｌＪＩｎ程度の横方向解像度の、マス
クなしの打ち込みを可能にする（集束ビームの技術及び
応用に関する、１、　Ｍｅｌｎｇａｉ＋ｉ３Ｊ、　Ｖａ
ｃ、　Ｓｃｉ、　Ｔｅｃｈｎｏｌ、　Ｂ５（２）４６９
．１９８７参照）。幾つかの公開された特許文献はこの
着想に基づいている（フランス特許公開第８５１８９８
５号、同第８５１８９８４号、同第８５１９４９４号等
参照）。この方法は興味深いものではあるが、イオン源
の放射の低電流に関連して、書込み速度が非常に遅いと
いう大きな欠点を持っている。更に／′ この方法は、工業的応用のなお以前の開発段階にある集
束イオンビーム装置の使用を必要とする。
更に標準的なイオン打込みの場合のように、ドープ剤の
活性化のための熱アニーリング段階が必要とされる。
本発明の第２の目的は、ドーピング特性の方向付けられ
た（特に横方向の）変化のための、高い横方向の精細度
を伴った非常に単純な原理による方法を提供することで
あり、何よりもこの方法は、マイクロ電子工学産業で通
常使用される手段オ・使って実行されることが可能なも
のである（第３図）。
更に、ドーピングプロフィル及び組成プロプイルの変更
が必要とされる応用を検討することも可能である。この
ようなデバイスは既にこの問題に関する文献の中で提案
されてきている。このようなデバイスは、例えば（Ａｊ
２：Ｇａ）Ａｓへテロ接合陰極を持つガン発振素子であ
る（Ａ、　Ｍ−Ｏｍａ＋他、Ｐｒｏｃｅｅ＋ｌｉｎｇｓ
　１ＥＥＥ／Ｃｏｒｎｅｌｌ　Ｃｏｎｆｅｒｅｎｃｅ　
ｏｎＡｄｖａｎｃｅｄ　Ｃｏｎｃｅｐｔｓ　ｉｎ　Ｈｉ
ｇｈ　ＳｐｅｅｄＳｅｍｉｃｏｎｄｕｃｔｏｒｓ　Ｄｅ
ｖｉｃｅｓ　ａｎｄ　Ｃ１ｒｃｕｉｔｓ、　　Ａｕｇｕ
ｓｔ１９ｇ？、　ｐ、３６５参照）。このような構造は
比較のために、ドーピングプロフィル３６の２つの急激
な前部３４．３５を持つ従来のガンダイオード（第４Ａ
図）に比べる形で、第４Ｂ図及び第４Ｃ図に示される。
第４Ｂ図及び第４Ｃ図の公知の構造は「垂直」構造であ
り、即ち、ドーピングプロフィル３１及び組成プロフィ
ル３２（陰極側でのプロフィル３２の漸進的変化３３に
留意のこと）が基板表面の平面に垂直な方向に変化する
構造である。
従って本発明の第３の目的は、プレナタイプの技術を得
るために、且つこのデバイスを回路の中に集積化するこ
とを可能にするために、基板表面に垂直でない方向の、
特に横方向の組成及びドーピングの両方の変化を含むこ
の構造の作成を実現する方法を提供することである。
上記の例に関しては、本発明が、このデバイスに必要な
横方向の高い精細度を実現すると共に、横方向に漸進的
に変化するドーピング特性及び／又は組成特性を実現可
能にするということが強調されなければならない。
発明の要約 これらの目的は、以下で後述される他の目的と共に、そ
の層の組成及び／又はドーピングの変更を伴う少なくと
も１つの単結晶半導体材料によって形成された薄層を作
るための方法によって実現される。この方法では前記薄
層は、半導体とは異なった材料で作られた２つの閉じ込
め層の間において、前記閉じ込め層の表面上での半導体
材料のシード形成も析出もあり得ない形で、気相を用い
て単結晶シードから始まる正角図法的な選択的エピタキ
シーによって作られ、更に前記薄層の組成及び／又はド
ーピングの前記変更を得るために、前記気相の気体混合
物の組成の変化が制御される。
実施の第１の形態によれば、少なくとも２つの異なった
単結晶半導体材料によって形成される薄層を得るために
、前記層の組成の変更が、単結晶半導体材料の固体析出
を引き起こすために使用される有用な気体の分圧及び／
又はモル分率の、前記気体混合物の中での制御され及び
検査された調節によって、析出の選択性を同時に維持し
ながら得られる。
実施の第２の形態では、薄層内のドーピングの変更を伴
う少な（とも１つの単結晶半導体材料によって形成され
る薄層を作るために、前記変更が、前記気体混合物にお
けるドープ剤気体の分圧及び／又はモル分率を変化する
ことによって、析出の選択性を同時に維持しながら制御
される。
使用されるエピタキシャル技術は、特に大気圧又は減圧
における塩化物を使用するＣＶＤ、ＭＯＣＶＤ、及びＶ
ＰＥを含むグループに属するタイプの選択的エピタキシ
ーの１つであることが有利である。
本発明の本質的特徴によれば、従来技術の特許文献第８
８０４４３７号及び第８８０４４３８号で説明される方
法に従って、前記正角図法的エピタキシーが、誘電層の
層状構造から作られる横向きの閉じ込め空洞の中で行わ
れる。尚、前記方法についてはより詳細に後述される。
有利には、しかし何らそれに限定するものではないが、
前記一時性の層は、非晶質もしくは多結晶のシリコン、
ＳｉＯ２又は単結晶シードとして働く多結晶種類の材料
から作られ、それから正角図法的エピタキシーが開始さ
れる。前記シードは又、特に直接ギャップ型半導体（例
えば、ＡｓＧａ。
ＩｎＰ、４元素系等）で作られたレーザダイオード又は
光検出器と、ヘテロ接合陰極を持つ平面ガンダイオード
と、可変静電容量及び超急激プロフィルとを持つ平面シ
ョットキーダイオードとを作るための方法の使用に係わ
る。これらの例は何ら限定的なものではない。本発明は
又、前記方法に従って作られる薄層及び電子コンポーネ
ントに係わる。
本発明の他の特徴及び利点は、特に組成又はドーピング
の横方向の変更を伴う特定のコンポーネントを作るため
の、本発明の方法の実施の好ましい形態についての以下
の説明から、並びに添付図面から明確となることだろう
。
実　　施　　例 本発明の方法は、多結晶又は非晶質の材料の薄層を、し
かし好ましくは単結晶の材料の薄層を気相から形成する
際に、特に基板平面に平行な横方向に方向付けられた組
成及び／又はドーピングの変更を実現することを目的と
する。
本発明の方法の実行は、フランス特許文献第８８０４４
３７号及び同第８８０４４３８号で説明される方法のよ
うな、単結晶半導体材料層及び絶縁材料層の交番層を作
るために使用される方法に本質的に基づいている。
特許文献第８８　［１４４３７号に説明される方法は、
気相からの成長による半導体材料の単結晶薄層の作製に
係わる。前記方法では、得られるべき薄層の半導体材料
と同一のタイプの単結晶材料のシードにおいて成長が始
まり、前記半導体材料とは異なる１つ以上の材料から成
る２つの層の間に、この異なった材料又はこれらの異な
った諸材料の露出表面の上で核形成も析出も起こらない
ように前記成長が閉じ込められ、前記具なった材料の２
つの層の間の間隔が、得られるべき単結晶薄層の厚さの
範囲を限定する。
第８Ａ図〜第８Ｄ図に示されるように、単結晶半導体基
板８０１上に作られた絶縁材料の第１層８０２の上に単
結晶半導体材料の層を作るためのこの方法を、非限定的
に説明するための実施の第１の形態は、次の諸段階から
成る。
その下部にある半導体に関する化学的腐食に対し選択性
を持ち且つ気相に露出された表面上に前記気相の種から
の核形成も析出も生じさせない前記絶縁材料第１層８０
２を、単結晶半導体基板８０１上に作るための第１の段
階と、 前記絶縁材料第１層８０２の中に第１の開口８２３８２
４をエツチングするための第２の段階と、前記第１開口
８２３．８２４の中に及び前記エツチング段階後に残っ
たままの前記絶縁層８２０．８２１８２２の部分の上に
、前記開口８２３．８２４内では単結晶であり及び前記
絶縁層８２０〜８２２上では多結晶である、半導体材料
８３０〜１１３４から成る１つの層を作るための第３の
段階と、 前記半導体材料８３０〜８３４層の上に、絶縁材料から
成る第２の層８０４を作るための第４の段階と、 一絶縁材料から成る第２層８０４の中に、半導体材料８
３（１〜８３４の層の多結晶質部分８３０．８３１．８
３２に終端する少な（とも１つの第２の開口８４３，８
４４をエツチングするための第５の段階と、全ての多結
晶半導体材料を除去するために、及び、必要に応じて単
結晶材料を僅かに腐食するために、多結晶半導体材料８
３０．８３１．８３２を化学的に腐食させる第６の段階
とである。
前述の方法では、露出された空洞８３０．８３１．８３
２は、気相における単結晶半導体材料の方向付けられた
成長のために使用される。以下で示されるように、本発
明の方法に従ってこれらの空洞８３０８３１．８３２が
、その材料の組成及び／又はドーピングの制御された変
更を伴う、結晶材料の方向付けられたエピタキシャル成
長を行うために使用されるだろう。
第９Ａ図〜第９Ｄ図は、フランス特許文献第８８０４４
３７号で説明される、空洞を作るための第２の態様の概
略図を示す。
この態様に従って次の段階が行われる。
−例えば、マスキング９７０．９７３の後に基板９５１
を化学的に腐食することによって、単結晶半導体基板９
５１内の決められた高さの帯の中にメサ９８０９８３を
作るための第１の段階（第９Ａ図）と、前記メサの高さ
より小さい厚さを持つ誘電性材料９９１．９９２を、メ
サ９８０．９８３など板の上に析出させ、その後で、前
記メサ上に析出した誘電層９９０、９９３及びマスキン
グ層９７０，９７３を「引き剥がし」操作によって取り
除くための第２の段階（第９Ｂ図）と、 誘電材料９９０．９９１．９９２に関して及びその後で
析出される上部材料層９１０に関して化学的腐食の選択
性を有する有機タイプの挿入材料９０１，９０２を、前
記誘電材料９９１．９９２の上に析出させ、前記挿入材
料の厚さが、誘電材料９９１，９９２の厚さに付加され
ることによって前記メサの高さに等しくなることを可能
にするための第３の段階（第９Ｃ図）と、有機材料層に
関する化学的腐食に対し選択性を持ち且つその層９１０
自体の露出された表面上に前記気相の種からの核形成も
析出も生じさせない、カプセル封止材料の層９１０を、
メサ９８０．９８３全体の上に及び前記挿入材料９０１
．９０２全体の上に析出させるための第４の段階（第９
Ｃ図）と、前記挿入材料９０１．９０２に達する区域内
において、前記カプセル封止材料のｌｉ　９１０の中に
開口９４３．９４４を作るための第５の段階（第９Ｄ図
）と、前記挿入材料９０１．９０２を、前記開口９４３
．９４４を通して除去するための第６の段階とである（
第９Ｄ図）。　このように露出された空洞９６１，９６
２は、本発明の方法における、半導体の組成及び／又は
ドーピングの変更を伴う方向付けられたエピタキシャル
成長のために使用されるだろう。
空洞８３０．８３１．８３２　　：　９６１．９６２を
作るための他の形態が、当業者には思い当たるであろう
し、又それらは前記の特許文献第８８０４４３７号及び
同第８８０４４３８号に説明されている。
フランス特許文献第８．Ｓｉ１４４３８号自体は、単結
晶材料のへテロエピタキシャル構造の成長の間に現れる
欠陥の伝播を阻止することを可能にする方法を、特に前
記成長形態に固有の欠陥と、冷却の間に析出物上に加わ
っている応力によって生じさせられる欠陥と、他の原因
による他の欠陥との伝播を阻止することを可能にする方
法を説明する。
前記方法は、得られるべき薄層結晶の成長の進路上に、
欠陥の進行を阻止する収縮部を挿入することにある。
第１θ図は本発明の基本的方法の概略図である。
この方法によれば、２つの層７２０及び７４０の面７３
６．７３７によって範囲を限定される空間７．３０から
主として成る構造が作られる。前記２つの層７２０及び
７４０は、析出の条件が与えられても、成長されるべき
半導体材料の析出がその表面上に全く認められないよう
な材料で作られる。空間７３０の底部内には、半導体材
料（例えば基板）の一部分又はシード７３８カ位置する
。更に具体的に言えば、示される実施例に従って、層７
２０及び７４０が基板７０１上に作られる。その時には
、シード７３８は層７２０の表面７３６の平面の下に位
置する基板７０１の一部分である。
これらの条件の下では、空間７３０内に作られる半導体
材料の選択的エピタキシーは、シード７３８上での半導
体材料の単結晶成長を引き起こす。
この成長は、それが空洞７３５を満たすまでシード７３
８の平面に対し直角に（垂直方向に）進行し、その後、
空間７３０内を横方向（水平方向に）進行する。
エビタクシャル成長を行なう半導体材料が基板７０１の
材料とは異なっている場合には、そのエビタクシャル成
長は最初は空洞７３５内で全て垂直方向に起こり、その
後に、誘電帯７２０と７４０との間を横方向に進行する
。従って垂直方向の成長（ヘテロエピタキシー）段階の
間に作られた欠陥は、横方向の成長段階の間に誘電層７
２０及び７４０によって阻止される。更に、前記方法は
横方向の成長の間はホモエピタキシャルになっているが
故に、この横方向の成長の間は新たな欠陥が作り出され
ない。従って欠陥は阻止された直後にその薄層から明ら
かに消滅する結果となる。空洞７３５は実際上は欠陥ト
ラップに相当する。
しかし、閉じ込め層７２０及び７４０の表面７３６及び
７３７上に析出が起こらないような条件が課されること
が可能な場合にのみ、結晶の成長はどんな場合にも横方
向に進行させられることが可能であるということが指摘
されよう。層９９１．９９２及び９１０の表面並びに層
８０２及び８０４の表面についても同様でなければなら
ない。これは選択的析出の条件下で得られ、即ち、特に
当該の材料を選択することによって、且つ気相構成成分
の反応温度と各々の分圧とを調整することによって得ら
れる。
さて以下では、本発明の詳細な説明される。
これらの実施例は各々に、第１段階においては単結晶材
料で作られた薄層の組成の横方向の変更に係わり、第２
段階においては、単結晶材料で作られた薄層のドーピン
グの横方向の変更に係わる。
組成の横方向の変更 本発明の方法によるこの実施の形態は、マイクロ電子工
学産業で今日使用される殆ど全ての半導体（ｍ−ｖ化合
物、シリコン化合物、ＩＩ−Ｖｌ化合物等）に関して適
用可能である。ここで非限定的な説明のために検討され
るレーザデバイスの活性区域のための典型的半導体は、
ＧａＡｓ、及びＧａＡｌ２Ａｓタイプの三元化合物であ
る。−船釣にレーザ化合物に関しては、本発明は■−■
タイプ（ＧａＡｓ、ＩｎＰタイプ及びそれらの様々な三
元又は四元誘導体）直接ギャップ型半導体に適用される
ことが可能である。［直接ギヤツブ型土導体」とは、価
電子帯と伝導帯との間の電子遷移が光子の伝導又は吸収
なしに生じる全ての半導体である。
開始基板に関して次の２つの実施例が検討されてよい。
ａ、ヘテロエピタキシーの典型的な（しかし非限定的な
）例としてのＳｉ基板と、 ｂ、ＧａＡｓ基板。
第１の場合には、ＧａＡｓとＳｉとの間の格子不整合に
よって、それらの熱膨張定数の間の差異によって、及び
その２つの半導体の異なった性質（極性及び無極性）に
よって引き起こされる欠陥の横方向の伝播を阻止するた
めに、あらゆる必要な予防策が行われなければならない
。これは第１Ｏ図に概略的に示される。上記のフランス
特許文献第８８０４４３８号に詳細に説明されるように
、示される欠陥のタイプに応じて、ヘテロエピタキシー
に関連する欠陥の全体的除去のために、横方向エピタキ
シーの第２段階が（第１段階に関して交差する方向に）
必要とされてもよい。
第２の場合には、ヘテロエピタキシーの基本的な障害に
は直面しない。従って、フランス特許文献第８８０４４
３７号に説明され且つ第８図及び第９図に関して簡単に
論述されたホモエピタキシーの概要に概括的に従うこと
が可能である。
具体的にしかし非限定的に論じるためには、典型的な実
施例として、第１Ｂ図に示される横方向レーザ構造を取
り上げることが可能である。問題を不必要に複雑化する
ことを避けるために、最も単純な事例が、即ちＧａＡｓ
基板の事例が検討される。もちろん、活性区域内におけ
る欠陥の除去のために必要な上記の手順に従うならば、
本方法は基板Ｓｉの事例にも適用されることが可能であ
る。
第１Ｂ図に示されるように、目的はＧａＡｓ基板ＩＯ上
に平面レーザダイオードを作ることであり、このＧａＡ
ｓ基板１０は、（横方向に）連続的に、次のような層を
有する。
ｐ＋ＧａＡｓ　（区域１４）、 １）　Ｇ　ａ　ｏ、　ｙ　Ｍ　ｏ３Ａ　Ｓ　（区域１３
）、ｐＧａＡｓ　（活性区域１２）、 ｎ　Ｇ　ａ　Ｏ，７Ｍ　ｏ、　ｓ　Ａ　ｓ　（区域１１
）、ｎ＋ＧａＡｓ　（区域１７）。
これらの区域の連続は、例えば厚さ　ｌｌｌＩｎ及び幅
約４μｓの薄層の上に広がる。活性区域の幅は例えば０
．１〜０．０１１ＪＪｎである。
第１Ａ図の「垂直な」同一の構造に比べて、幾つかの重
要な利点はこの平面構造から生じる。このようにこの構
造は完全に平面であり、デバイスの制御のための接点区
域１８．１９はウェーハの表面上にある。これとは反対
に従来的な構造は、第１の接点をウェーハの前部面の上
に有し、第２の接点をウェーハの後部面の上に有する。
２つの電極１Ｓｉ９をウェーハ前部面に設置することが
可能であることは集積化を著しく容易にし、同一のウェ
ーハ上の個々のレーザを完全に個別的に制御することを
可能にする。更に追加の制御電極（図示されていない）
が、例えばデバイスの活性区域の上に、挿入誘電層と共
に加えられてもよい。
ＧａＡｓ産業では、求められる応用に応じて、大気圧又
は減圧における幾つかの方法の気相エピタキシー（ＶＰ
Ｅ）が普通使用される。ここで検討される典型的な適用
例として最も適切な技術は、減圧ＭＯＣＶ　Ｄ　（Ｍｅ
ｔａｌｏＢａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｌａｐｏ＋Ｅ
ｐｉｊａｘｙ　　：有機金属化学気相エピタキシー）で
あろう。
この技術はへテロ接合レーザの作製に普通に使用される
技術の１つであると同時に、（これが本発明の実施にと
って不可欠であるが）選択的エピタキシーを行うことを
可能にする（参照例：Ｊｏｕｒｎａｌ　　ｏｆ　　ＣＢ
ｓｔａｌ　　Ｇｒｏｗｔｈ　　″　、　　？３，１９８
５．ｐ、７３におけるに、　　ＫＡＭＯＮ他による論文
）。当業者に公知の方法では選択的エピタキシーとは、
所与のタイプＡの単結晶区域と異なった性質の区域とを
持つ基板上において、タイプＡの単結晶区域上に単結晶
材料を、一方では同時に残りの区域上の析出物を除去し
ながら成長させるエピタキシーである。
選択的エピタキシーを容易に実現するために、例えば追
加的なトリメチルアルミニウム源を組み込むことによっ
て、Ａ　ｓ　Ｃ１０３及びＧａをベースとする方法のよ
うなＶＰＥ方法を使用することも可能である（参照例：
Ｍ、　ＥＲＭＡＮ他、５ＰＩＥ　Ｖｏｌ、６５１゜Ｉｎ
ｔｅｇｒａｔｅｄ　０ｐｔｉｃａｌ　Ｃ１ｒｃｕｉｔ　
Ｅｎｇｉｎｅｅｒｉｎｇ　　ｍ（１９８６）　７５）。
ここで検討されるデバイスを作るための方法が、以下で
、５Ａ図〜第５１図に関して詳細に説明されるだろう。
第１段階：単結晶ＧａＡｓ基板５０上に、陰極スパッタ
リングによって、数百〜数千オンゲスドロ−ム（１（１
〜、１０　　ｍ）の厚さの５１３Ｎ４層５Ｉが析出され
る。このカプセル封止層は、必要に応じて、析出シリカ
の高密度化のための、酸素雰囲気の中で８００〜８５０
℃の温度のアニーリング段階を可能にする。
第２段階＝３つの段階において、公知の低温度ＣＶＤを
用イテ、Ｓ　ｉＯ２５２、非晶質シリコン５３及び再び
Ｓ　ｉＯ２５４から成る３つの連続的な層が作られる。
これらの３つの層の厚さはすべて十分の数ミクロンから
数ミクロンの間である。必要に応じて、各々の析出の後
に、そのシリカが８００〜８５０℃の温度において酸素
雰囲気中でアニールされることも可能である。
第３段階：こうして得られた層状構造の上に、次の第４
段階で行われる反応性イオンエツチング（ＲＩ　Ｅ）の
ために、十分な厚さのフォトリソグラフィー樹脂５５の
層が塗布される。フォトリソグラフィーによって、開口
がこの層の中に作られる。
これらの開口は十分の数ミクロンから数ミクロンの間の
幅を持つ平行な帯の形であり、数十ミクロンから数百ミ
クロンの間の周期的な間隙を有する。
帯の配向は基板の配向に応じて決まり、及び次の段階で
行われる正角図法的（ｅｏｎ［ｏｕｎａｌ）で選択的な
エピタキシーの速度及びファセット形成を最適化するよ
うに選択される。
第４段階：樹脂マスク５５を使用して、４つの下部層５
１．５２．５３．５４から成る層状構造内に帯５６がＲ
ＩＥによってエツチングされる。これらの帯５Ｇの幅は
そのマスクによって決められる。ＲＩＥ腐食によって基
板が損傷を受けることを防ぐために、最後に残る数百オ
ングストロームのシリカ５２及び５１３Ｎ４５１が水性
化学手段によって除去されてよい。樹脂マスク５５が化
学的腐食又は酸素プラズマ腐食のどちらかによって除去
される。
第５段階：横方向充填開口５７の範囲を限定するために
、シリカに影響せずにＳｉだけを選択的に腐食する化学
溶液を使用して、非晶質Ｓｉ層５３内の開口５６の幅が
数ミクロンたけ拡大される。
第６段階：選択的ＧａＡｓエピタキシーの条件の下で（
減圧ＭＯＣＶＤ又はＶＰＥのどちらかによって）、構造
を平面化するために前記開口５６．５Ｎ第５Ｄ図）に単
結晶Ｇ　ａ　Ａ　ｓ　５ｇを充填する。
第７段階：ウェーハの表面の全体に、数百〜数千オング
ストロームの間の厚さを持つＳｉ３Ｎ４層５９を析出さ
せるために、陰極スパッタリングが使用される（第５Ｅ
図）。
第８段階：低温度ＣＶＤ法を使用して、シリカ層６０が
ウェーハ表面全体に析出される。このシリカ層６０は十
分の数ミクロンから数ミクロンの間の厚さを有する（第
５Ｅ図）。
第９段階：フォトリソグラフィーを用いて、下部のシリ
カ層６０をＲＩＥによって腐食するのに十分な厚さの樹
脂層６１の中に、開口網６２の範囲が限定される。この
開口網６２は帯の形状であり、この帯は、第３段階でそ
の範囲が限定された網５６の周期性と同一の周期性を持
ち、且つ第１の網の帯５６又は５８の間隙の中間距離に
配置されるように前記帯５６又は５８に関してオフセッ
トされ、また十分の数ミクロンから数ミクロンの間の幅
を有する（第５Ｆ図）。
第１Ｏ段階：樹脂マスク６１を使用して、下部シリカ層
６０及びＳｉ３Ｎ４層５９の中に、ＲＩＥによって帯６
２がエツチングされる。これらの帯６２の幅はマスク６
１によって決められる（第５Ｆ図）。
第１１段階ニジリカに悪影響せずにＳｉだけを選択的に
腐食する化学溶液を使用して、非晶質シリカ又は多結晶
シリカの下部層５３がそのシリカ層内の開口６２を通し
て除去され、従って、次の段階のためのシードとして使
用される単結晶ＧａＡｓ領域５８が露出される（第５Ｇ
図）。
第１２段階：選択的エピタキシーの条件下で、（例えば
ジメチル亜鉛をドープ剤として使用して）Ｐ＋ドープト
Ｇ　ａ　Ａ　ｓ　６３の「正角図法的な」横方向成長が
シード５８から行われる。この成長の伸張は数ミクロン
から数十ミクロンの間である。
第１３段階：再度、選択的エピタキシーの条件下で、し
かし適切な濃度のＭキャリヤーガス（例えばトリメチル
アルミニウム）を加えて、（例えばジメチル亜鉛をドー
プ剤として使用して）ｐドープトＧ　ａ　　　Ａｆ２　
　　Ａ　Ｓの部分６４が１０２〜数１０１ミクロンの幅
で加えられる。
第１４段階及び第１５段階：第１３段階と同様にキオリ
ャーガスとドープ剤の比率を調節することによって、正
角図法的エピタキシーによって、各々が１０−２〜数１
０’ミクロンの幅のｐタイプＧａＡｓの１つの層６５及
びｎタイプＧ　ａ　ｏ　７Ｍ　ｏ、　３Ａ　Ｓの１つの
層６８から成る更に２つの部分が加えられる。
第１６段階、正角図法的エピタキシーによってｎ＋ドー
プトＧａＡｓの最終層６７が加えられる。
この最終層６７は数ミクロンから数十ミクロンの間の幅
を有する（第１２段階〜第１６段階については第５Ｈ図
を参照）。
第１７段階：レーザの制御のための金属接点６８を取り
つけるために、フォトリソグラフィー及び化学エツチン
グ又はＲＩＥを使用して、ｐ＋ＧａＡｓ区域及びｎ＋Ｇ
ａＡｓ区域上の誘電層５４の一部分が除去される（第５
Ｉ図）。
第１８段階：必要に応じて、レーザの活性領域６５が化
学エツチングによって又はＲＩＥによってシード添加区
域から離隔されてよい。最後に縦方向においてレーザ空
洞の範囲を限定するために、基板平面と９０°の角度を
なす半反射性壁を形成するように、異方性化学腐食のプ
ロセスが使用される（参照例：　１（ＨｒＨＩＯｆ　１
ｈｅＥｌｅｃｊ＋ｏｃｈｅｍｉｃａＳｏｃｉｅｔｙ　　
、　ＶＯｌ、１１８．Ｎ［Ｌｌ、　　ｐ、１１８．　１
９７１におけるＹ、　ＴＡＲＩＩ＋他による論文）。
ここで説明される方法は、半導体基板上に周期的に配列
された一組の同一のデバイスの作成に係わる。これらの
デバイスは切断後に離散的コンポーネントとして使用さ
れることが可能である。集積回路の部品を形成するため
に、そうしたデバイスをチップ表面上に適切に定められ
た場所に別々に作ることは、何ものにも妨げられないと
いうことが明らかである。
ドーピングの横方向変更 本発明の方法によるこの実施形態は、マイクロ電子工学
で今日使用される半導体の全てに実際的に適用され得る
。
半導体の組成の横方向変化の場合と同様、それは強制的
な横方向エピタキシー法（上記のフランス特許文献Ｎα
８８０４４３７号）に本質的に基づく。この方法では、
関与する材料に応じて従来的なエピタキシ一方法の１つ
によって行われることが可能な、半導体の選択的エピタ
キシーが重要な位置を占める。これらの従来的な方法の
事例には次のものがある。
シリコンのためのＣＶＤ　（参照例： Ｌ、　　Ｊａ＋ｊ＋ｘｅｂ＋ｋｉ他Ｊ、　Ｖａｃ、　　
Ｓｃｉ、　Ｔｅｃｈｎｏｌ、、１３０゜１５７１（１９
８３）、及びり、　Ｋａ＋ａｐｉｐｅ＋ｉｓ他Ｐｒｏｃ
ｅｅｄｉｎｇｓ。
ＭＲ３Ｓｙ＋ｎｐｏ＋ｉｕｍ、　　　Ｂｏｓｔｏｎ、　
　　Ｄｅｃ、１９８７）　、ｍ−ｖ化合物のためのＭＯ
ＣＶＤ　（参照例＝Ｒ，Ｐ、Ｇａ１ｅ他、Ａｐｐｌ、Ｐ
ｈｙ＋、Ｌｅｌｌ、、　　４１．　５４５（１９ｇ２）
、及びに、　Ｙａｍａｇｕｃｈｉ他、Ｉｐｎ、　１．　
Ａｐｐｌ、　Ｐｈｙ３，２４（１２Ｈ６６６（１９８５
））　、並びに、ｍ−ｖ化合物のための、（ＡｓＣ１３
−ＧａＡｓＨ２プロセスによる）塩化物を使用するＶＰ
Ｅ法（参照例：　Ｃ１Ｏ，Ｂｏｘｌｅ＋他、］９Ｍａｃ
、５ｃＴｅｃｈｎｒｏ１．．２０（３）、　　７２０（
１９８２）、及びＮ、Ｖｏｄｉａｎｉ他Ｊ、　　ＣＢｓ
、　　Ｇｒｏｗｔｈ、　　７１．　１４［１９８５））
　　。
更に、横方向ドーピングの変更のためにここで提案され
る方法は、横方向エピタキシーの基本的な利点の全てか
ら、特に２つの異なった半導体のへテロエピタキシーの
間に引き起こされる欠陥の薄層内での除去から利益を受
けることが可能である（上記のフランス特許文献Ｎα８
８０４４３８号）。特にＳｉ基板上にＧａＡｓ活性層を
作ることが望ましい場合に、このことが当てはまる。
正角図法的な横方向エピタキシーによって作られる層の
中の活性区域に均一なドーピングが必要である時には、
ドープ剤の従来的な打ち込み又は熱拡散によってこのド
ーピングが行われることが可能であるということは極め
て明らかである。これらの２つの方法は、１つのタイプ
のドープ剤が関与する場合には少なくとも１つのマスキ
ング段階を含むことが必要であり、更にイオン打ち込み
の場合には、生じた欠陥を取り除くために及びドープ剤
を活性化するために追加の熱アニーリング段階が必要で
ある。ここで説明される本発明の方法は、均一なドーピ
ングの場合にさえ、活性層のエピタキシャル成長の間で
の本来の場所でのドーピングにより、少なくとも１つの
マスキング段階を取り除くことによってプロセスの単純
化を潜在的に可能にする。イオン打ち込みに関する更な
る単純化は、活性化のための熱アニーリング段階を取り
除くことである。エピタキシーの間に行われるドーピン
グの場合には、これは不必要である。
本発明の方法は、イオン打ち込みに対して、又は更にそ
の表面（ＳｉＮ　　又はＳｉＯ２）に予めカプセル封止
することを必要とする活性化アニリングに対して、その
壊れ易さの故に十分な耐久性を持たない（除去し難い欠
陥の発生を被る）ＧａＡｓにとって特に重要である。
ここで検討される典型的な半導体は、デバイスの活性区
域用の及び単なる基板用のＧａＡｓであるが、しかしこ
れは本発明の範囲を何ら限定するものではない。ここで
は実施例として、第３図に概略的に示されるタイプの、
超急激なプロフィルを持つ又は直線勾配のもしくはあら
ゆる勾配の、平面構造のショットキータイプの可変静電
容量ダイオードの作成が説明される。
可変静電容量ダイオードには、発振素子の電子的同調、
並びに信号の検出、混合及び調波発生のような多くの用
途がある。可変静電容量ダイオードの主要な特徴は、次
の等式に表されるように、そのダイオードに与えられる
バイアス電圧Ｖの逆関数としてそのダイオードの静電容
量が変化するということである。
Ｃ＝Ａ　（Ｖ＋φ−Ｖｎ　）−’ 前式中化で、 Ａは定数であり、 φはショットキー障壁の高さであり、 Ｖｎは、伝導帯の底部からの、絶対値で計算されたフェ
ルミ準位の位置であり、 ｋ＝１／（ｍ＋２）であって、ｍは、ｎ＝ｆ（ｄ）に従
う領域に関して、距離ｄの関数としてドーピングｎの変
化を定義するパラメタである。
従って可変静電容量ダイオードの静電容量は、与えられ
た一定のバイアス電圧においてパラメタｍに関係付けら
れる。
このタイプの従来技術のダイオードは、従来的なエピタ
キシ一方法で作られ、従って「垂直コ構造を有する。従
来技術によれば、直線勾配のダイオードは次のように作
られる。１０１８ｉｏｎｓ／、ｌ’の高いｎ　ドーピン
グを含む基板４３の上に、半導体材料め２つの層４１及
び４２（第２図）がエピタキシーによって析出される。
層４１は１０１６ｉｏｎｓ／　（ＪＴ：　ｎドープされ
る。層４２は、Δｎで表される遷移領域である。最も単
純な事例では、層４１及び基板４３との界面において２
つの「超急激」遷移４６．４７をなすように、それは５
Ｘ　１０１４の水準のレベルで均一にｎドーピングを与
えられる。２つの電極４５がデバイスの制御のために準
備される。この作成方法は、各段階においてウェーハの
表面全体に悪影響を及ぼすが故に、離散的デバイスの作
成には良く適合しても、集積回路内にこのようなデバイ
スを作ることには全く適合しないということが明らかで
ある。
本発明によりもたらされる解決策が、第３図に概略的に
示される。「横方向の」及び平面の構造を持つデバイス
が、選択的な強制的横方向エピタキシーによって、集積
回路の望ましい区域内に作られることが可能である。従
って、基板２７の表面に平行な方向Ｘｘ′に互いに連続
する３つの区域ｎＺ２２）、△ｎ　（２３）及びｎ　（
２４）が区分される。制御電極２５．２６は薄層２２．
２３．２４の表面上に置かれる。
これによって、そのデバイスを複雑な回路に集積化する
ことが非常に容易になる。可変的なドーピングプロフィ
ルと及び平面構造とを持つ離散的コンポーネントの形に
作るため、ここで説明される方法を使用することを妨げ
るものは何もないということは明らかである。強制的な
横方向エピタキシーの方法が、約百オングストローム（
１０８ｍ）に近い幅に亘って急激な横方向のドーピング
遷移を実現することを可能にするということが留意され
なければならない。ドーピングのレベルが横方向（方向
ＸＸ’）において制御された仕方で変更させられ得るが
、しかしそれは成長の前部平面（ＹＹ’　）内では均一
のままである（第３図）。
第６Ａ図〜第６Ｃ図に関連して以下で説明される方法は
、半導体基板の表面上に対の形で周期的に配列される同
一のデバイスの作製に係わる。この方法の諸段階の進展
の仕方と第５Ａ図から第５１図に関して以前に説明され
たものとが類似しているが故に、下記の段階１〜段階４
及び段階６〜段階１１は特定の図面の対象とはならない
ということを指摘しておく。
第１段階：単結晶ＧａＡｓ基板７０上に、陰極スパッタ
リングによって、数百〜数千オングストローム（１０８
〜１０−７ｍ）の厚さのＳｉ　　Ｎ　　層７１が析出さ
れる。このカプセル封土層は必要に応じて、析出シリカ
の高密度化（第２ｂ段階）のために、酸素雰囲気の中で
８００〜８５０°Ｃの温度のアニーリングを可能にする
。
第２段階＝３つの段階において、公知の低温度ＣＶＤを
用いて、Ｓ　１０２７２、非晶質シリコン７３及び再び
Ｓ　ｉＯ２７４から成る３つの連続的な層が作られる。
これらの３つの層の厚さはすべて十分の数ミクロンから
数ミクロンの間である。
第２ｂ段階：必要に応じて、前記シリカの高密度化のた
めに、酸素雰囲気の中で８００〜８５０°Ｃの温度でア
ニーリングが行われる。
第３段階：こうして得られた層状構造の上に、次の第４
段階で行われる反応性イオンエツチング（ＲＩ　Ｅ）の
ために、十分な厚さのフォトリソグラフィー樹脂７５の
層が塗布される。フォトリソグラフィーによって、開ロ
ア５０がこの層の中に作られる。これらの開口は十分の
数ミクロンから数ミクロンの間の幅を持つ平行な帯の形
であり、数十ミクロンから数百ミクロンの間の周期的な
間隙を有する。帯の配向は基板の配向に応じて決まり、
且つ次の段階で行われる強制的な横方向エピタキシーの
速度及び結晶面形成を最適化するように選択される。
第４段階：樹脂マスクを使用して、４つの下部層７１．
７２．７３．７４から成る層状構造内に帯７６がＲＩＥ
によってエツチングされる。これらの帯７６の幅はその
マスクによって決められる。ＲＩＥ腐食によって基板が
損傷を受けることを防ぐために、最後に残る数百オング
ストロームのシリカ７２及び５１３Ｎ４７１が水性化学
手段によって除去されてよい。樹脂マスク７５が化学腐
食又は酸素プラズマ腐食のどちらかによって除去される
。
第５段階：横方向充填量ロア７の範囲を限定するために
、シリカに悪影響せずにＳｉだけを選択的に腐食する化
学溶液を使用して、非結晶質Ｓｉ層内の開口アロの幅が
数ミクロンだけ拡大される（第６Ａ図）。
第６段階・選択的ＧａＡｓエピタキシーの条件の下で（
減圧ＭＯＣＶＤ又はＶＰＥのどちらかによって）、構造
を平面化するために、既に定義された開口アロ、７７に
単結晶Ｇ　ａ　Ａ　ｓ　７８が充填される。
第７段階：ウェーハの表面全体に亘って、数百〜数千オ
ングストローム（１０８〜１０−７ｍ）の間の厚さを持
つ５１３Ｎ４層７９を析出させるために、陰極スパッタ
リングが使用される。
第８段階：低温度ＣＶＤを使用して、シリカ層８０がウ
ェーハ表面全体に析出される。このシリカ層８０は十分
の数ミクロンから数ミクロンの間の厚さを有する。
第９段階：フォトリソグラフィーを用いて、下部のシリ
カ層８０をＲＩＥによって腐食するのに十分な厚さの樹
脂層Ｓｉの中に、開口網Ｓｉ０の範囲が限定される。こ
の開口網Ｓｉ０は帯の形状であり、この帯は、第３段階
でその範囲が限定された第１の網の周期性と同一の周期
性を持ち、且つ前記第１の網の帯の間隔の中間距離に位
置するように前記帯に関してオフセットされ、また十分
の数ミクロンから数ミクロンの間の幅を有する。
第１０段階：樹脂マスクＳｉを使用して、下部シリカ層
８Ｇ及びＳｉ３Ｎ４層７９の中に、ＲＩＥによって帯８
２がエツチングされる。これらの帯８２の幅はマスクＳ
ｉによって決められる。
第１１段階ニジリカを損なわずにＳｉだけを選択的に腐
食する化学溶液を使用して、非晶質シリコン又は多結晶
シリコンの下部層７３が、そのシリカ層内の開口を通し
て除去され、従って次の段階のためのシードとして使用
される単結晶ＧａＡｓ領域７８が露出される（図示され
ない）。
第１２段階：選択的エピタキシーの条件下で、及び前段
階で露出されたシード７８を使用してｎ＋タイプのＧ　
ａ　Ａ　ｓ　８３の「正角図法的な」横方向エピタキシ
ーが、非晶質Ｓｉ又は多結晶Ｓｉの層７３の除去によっ
て残された空の間隙の中に数ミクロン−数十ミクロンの
間の幅に亘って行われる。ｎタイプのドーピングが、気
相においてＳ　ｓ　Ｈ４を加えることによって得られて
もよい。
第１３段階：急激な遷移を実現するために、ｎタイプの
ドープ剤の濃度（即ち気相におけるＳ　Ｉ　Ｈ４の分圧
）を急激に低下させることによって、ｎ区域（８４）内
に望ましいプロフィルを作るようにドープ剤の濃度（従
って、ＳｉＨの分圧）を調整しながら、強制的な横方向
エピタキシーが続けられる。この区域８４の幅は十分の
数ミクロン−数ミクロンの間で変化してよい。
第１４段階：再び、正角図法的な横方向エピタキシーに
よって、ｎタイプドーピングの区域８５を得るために、
ｎドーピングのレベルが急激に１０１６ｉ。
ｎ　ｈ　／　ａ１’に増大される（第６Ｂ図参照）。
第１５段階：従来のエツチング方法を使用して、基板の
各々のデバイスが完全に離隔される。
第１６段階：Ｔｉ、Ａｕ等のような金属の析出によって
デバイス１つ当たり２つのショットキーダイオード８６
８７が、従来技術に従って作られる。
これによってデバイスの製作が完了する。
第７Ａ図〜第７Ｆ図は、第５Ａ図〜第５■図及び第６Ａ
図〜第６Ｃ図に関して上記で詳しく説明された本発明の
方法を実施する２つの形態についての第１段階〜第１１
段階に代わる変形を示す。この変形は、第８Ａ図〜第８
Ｄ図に関して上記で詳しく説明された横方向閉じ込み空
洞８３０．８３１．８３２の作成方法の適用に該当する
。
この変形では、各空洞を作るプロセスは、結晶質基板（
９１）表面上において、シード添加結晶パッド（９４）
の少なくとも１つを選択的に成長させることにある。こ
のプロセスは、層状の誘電層（９６）／一時性の層（９
５）／誘電層（９６）構造の上部誘電レベル（９６）が
、前記少なくとも１つのパッド（９４）の上部部分のレ
ベルにおおよそ位置するような仕方で、前記パッド（９
４）が備えられた前記表面上に析出することと、さらに
前記結晶パッドに達するまで、前記層状構造内に作られ
た少なくとも１つの開口（９８）を通して前記層状構造
から前記一時性の層（９５）を除去することとにより行
われる。
第１段階＝１０ミクロン〜数百ミクロンの幅を持つシリ
カ（Ｓ　１０２　）又は窒化ケイ素（Ｓ　ｉａ　Ｎ４）
のような誘電層で覆われた区域９３によって分離されて
、１ミクロン−数ミクロンの範囲の幅と十分の数ミクロ
ン−数センチメートルの長さとを持つ帯の形の露出区域
９２を備えた、半絶縁性ＧａＡｓ単結晶基板９１から開
始する。この層９３の厚さは１０２　ミクロン−数ミク
ロンの範囲にある。この帯の配向は基板の配向に応じて
決まり、且つ次の段階で行われる正角図法的で選択的な
エピタキシーの速度及び結晶面形成を最適化するように
選択される（第７Ａ図）。
第２段階：構造を平面化するために、選択的条件の下で
、半絶縁性Ｇ　ａ　Ａ　ｓ　９４のエビタクシャル成長
（ＳＥＧ−８ｅｌｅｃｔｉｖｅ　Ｅｐ自ａｘｉａｌ　Ｇ
ｒｏｗｔｈ）が露出区域９２（シード添加区域）内にお
いて行われる。
第３段階：その後、Ｇａ及びＡｓのキャリヤーガスが析
出温度並びに濃度を変化させながら、同時に単結晶区域
９４内でエピタキシーが行われ、更に同一の厚さの多結
晶析出が絶縁体９３上で行われる。第２段階及び第３段
階は、反応器からザンプルを取り出すことなく連続して
行われ得る。（第７０図）。
１つの変形として、この段階はＭＢＥ（分子線エピタキ
シー；　Ｍｏ１ｅｃｕｌａｒ　Ｂｅａｍ　ＥｐｉｌａＢ
）反応器内で行われてもよい。
第４段階：低温度ＣＶＤ法を使用して、１Ｏ−２加〜数
ミクロンの厚さの誘電層９６　（Ｓ　ｉＯ２又は５１３
Ｎ４）が析出される（第７Ｄ図）。
第５段階：フォトリソグラフィーを用いて、樹脂層９７
の中に開口網が作られる。この開口網は０．５柳〜数ミ
クロンの厚さを持ち、さらにシード添加帯の周期性と同
一の周期性を持ち且つ前記シード添加帯の間隔の中間距
離に位置するようにオフセットされた、前記シード添加
帯に平行な帯の形状をしている。樹脂層内の開口の幅は
０５μｓ〜数ミクロンの範囲内である（第７Ｅ図）。
第６段階・マスク樹脂９７を使用して、前記樹脂の開口
を通して、ＲＩＥ　（反応性イオンエラチング）方法に
よって、多結晶ＧａＡｓの下部層９５に達するまで誘電
層内に開口９８がエツチングされる。
第７段階：誘電体９３．９６を腐食することなしに多結
晶Ｇ　ａ　Ａ　ｓ　９５だけを選択的に腐食する溶液を
使用して、単結晶シード９４が露出されるまで、多結晶
Ｇ　ａ　Ａ　ｓ　９５が腐食される（第７Ｆ図）。この
ようにして、上記の第５Ｇ図及び第６Ａ図に戻ることと
なる。
その後空洞９９は、本発明によるドーピング及び／又は
組成の変化を伴う、シード９４を用いる単結晶成長の段
階のための閉じ込め空洞として働く。上記のフランス特
許文献第８８０４４３７号及び同第８８０４４３８号で
説明される事例に基づいて更に別の変形が可能である。
一般的に本発明は、２つの閉じ込め層の間の活性接合を
基板上に実質的に水平に並置することによって形成され
る。レーザ放出を伴う離散的電子コンポーネント又は集
積化電子コンポーネントの全てにも係わる。
又、本発明は、２つの固定されたドーピング区域間の横
方向に変更したドーピングを伴う半導体遷移区域を基板
上に実質的に水平に並置することによって形成される、
ガンタイプの離散的電子コンポーネント又は集積化電子
コンポーネントの全てにも係わる。
これらのコンポーネントでは、本発明に従って、適切な
接点層の表面と同一平面にあるように制御電極が配置さ
れることが有利である。
【図面の簡単な説明】
第１Ａ図は基板平面に垂直な成長による公知の方法で得
られる、Ｇ　ａ　ＭＩ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ　
／Ｇ　ａ　ＭＡ　ｓで作られる単純なレーザを示す図、
第１Ｂ図は本発明の方法によって得られる、上記と同一
の組成を持つ平面レーザを示す図、第２図は従来技術で
得られる、超急激平面可変静電容量ダイオードの構造及
びドーピング特性を示す図、第３図は本発明の方法によ
るプラナ技術によって作られる、超急激プロフィルを持
つ可変静電容量ショットキーダイオードの構造を示す図
、第４Ａ図は、ヘテロ接合陰極を持つ公知のガンダイオ
ードのドーピングプロフィルを示す図、第４Ｂ図及び第
４Ｃ図は各々に、本発明の方法に従って平面的な形で作
られることが可能な、様々なプロフィールを持つガンダ
イオードのドーピングプロフィール及び組成プロフィー
ル（アルミニウムのモル分率）を示す図、第５Ａ図〜第
５■図は第１Ｂ図の平面レーザを作るための、本発明の
方法の実施形態の連続的段階を示す概略図、第６Ａ図〜
第６Ｃ図は第２図に示されるタイプの平面ショットキー
ダイオードを作るための、本発明の方法の実施形態の特
徴的な諸段階を示す図、第７Ａ図〜第７Ｆ図は、第１Ａ
図の平面ＧａＡｓレーザダイオード又は第２図のショッ
トキーダイオードを作るための段階１〜１１の別の実施
形態の連続的段階を示す概略図、第８Ａ図〜第８Ｄ図は
、フランス特許文献第８８０４４３７号に説明される方
法のような、方向付けられたエピタキシャル成長の操作
のための閉じ込め空洞を作るための方法の実施の主要段
階を要約的に示す図、第９Ａ図〜第９Ｄ図は、方向付け
られたエピタキシャル成長のための閉じ込め空洞を作る
ための、フランス特許文献第８８０４４３７号に説明さ
れる方法の第２の実施形態の主要段階を要約的に示す図
、第１Ｏ図は、フランス特許文献第８８０４４３８号に
説明されるような、「ヘテロエピタキシャル成長欠陥の
ためのトラップ」の原理を示す概略図である。 ６３、６４．６５．６６、６７、８３．８４．８５・・
・・・・薄層、５８、７８．９４・・・・・・単結晶シ
ード、５２、５４．７２．７４・・・・・・閉じ込め層
、　５０．７０・・・・・・基板、５６５７７６７７・
・・・・・第１開口、５３、７３．９５・・・・・・一
時性層、　９６・・・・・・誘電層、６２．８２・・・
・・・第２開口、　９４・・・・・・単結晶パッド、１
Ｂ、　１９．２５．２６．６Ｂ、　８６．８７・・・・
・・制御金属接点。 少肩必　）−Ａ／ン一がズヌＩＺ

Claims (24)

    【特許請求の範囲】
  1. （１）少なくとも１つの単結晶半導体材料によって形成
    される、その層の組成及び／又はドーピングの変更を伴
    う薄層を作るための方法であって、更にそれによって、
    前記薄層が、前記半導体とは異なった材料で作られた２
    つの閉じ込め層の間において、前記閉じ込め層の表面上
    での半導体材料の核形成も析出も不可能な形で、気相を
    用いて単結晶シード上から始まる正角図法的な選択的エ
    ピタキシーによって作られ、更に前記薄層の組成及び／
    又はドーピングの前記変更を得るために、前記気相の気
    体混合物の組成の変化が制御される方法。
  2. （２）単結晶半導体材料の固体析出を引き起こすために
    使用される有用な気体の分圧及び／又はモル分率の、前
    記気体混合物の中での制御され且つ検査された調節によ
    って、前記薄層の組成の変更が少なくとも２つの異なっ
    た単結晶半導体材料によって形成される薄層を作るため
    の請求項１に記載の方法。
  3. （３）前記薄層内のドーピングの変更を伴う、少なくと
    も１つの単結晶半導体材料によって形成される薄層を作
    るための方法であって、前記気体混合物内におけるドー
    プ剤気体の分圧及び／又はモル分率を変化することによ
    って前記変更が制御される請求項１に記載の方法。
  4. （４）使用されるエピタキシャル技術が、特に大気圧又
    は減圧における塩化物を使用するＣＶＤ、ＭＯＣＶＤ、
    及びＶＰＥ方法を含むグループに属するタイプの選択的
    エピタキシーの１つである請求項１に記載の方法。
  5. （５）前記正角図法的エピタキシーが、単結晶基板上に
    析出された誘電層／一時性の層／誘電層の層状構造から
    作られる横方向の閉じ込め空洞の中で行われる請求項１
    に記載の方法。
  6. （６）前記正角図法的エピタキシーが前記横方向の閉じ
    込め空洞の一方の端部に位置する単結晶シードの上で始
    まる請求項１に記載の方法。
  7. （７）前記横方向の空洞を作るプロセスが、第１段階と
    して、前記層状構造の中に作られた少なくとも１つの第
    １の開口の中において単結晶シードを基板から成長させ
    ることと、第２段階として、前記第１開口を満たす前記
    結晶シードに到達するまで、前記層状構造の中に作られ
    た少なくとも１つの第２の開口を通して前記層状構造か
    ら前記一時性の層を除去することとにある請求項５に記
    載の方法。
  8. （８）前記空洞を作るプロセスが、結晶質基板表面上の
    晶出のための結晶質のパッドの少なくとも１つの選択的
    成長を引き起こすことにあり、前記プロセスは、層状の
    誘電層／一時性の層／誘電層構造の上部誘電層が、前記
    少なくとも１つのパッドの上部部分のレベルにおおよそ
    位置するような仕方で、前記少なくとも１つのパッドが
    備えられた前記表面上に析出することと、さらに前記結
    晶質のパッドに達するまで、前記層状構造内に作られた
    少なくとも１つの開口を通して前記層状構造の前記一時
    性の層を除去することとにより行われる請求項５に記載
    の方法。
  9. （９）前記層状構造の前記一時性の層が多結晶シリコン
    又は非晶質シリコンで作られ、また前記一時性の層の除
    去のための前記段階が化学的腐食から成る請求項５に記
    載の方法。
  10. （１０）前記一時性の層が単結晶シードとして働く多結
    晶種類の材料によって形成される請求項６に記載の方法
    。
  11. （１１）前記層状構造の前記誘電層がＳｉＯ＿２及び／
    又はＳｉ＿３Ｎ＿４によって形成される請求項５に記載
    の方法。
  12. （１２）前記一時性の層がＳｉＯ＿２で作られる請求項
    ５に記載の方法。
  13. （１３）前記層状構造の中に作られる前記開口が反応性
    イオンエッチング（ＲＩＥ）によって作られる請求項７
    に記載の方法。
  14. （１４）複数の単結晶シード及び複数の単結晶パッドの
    各々が同一の基板の上に作られ、２つの隣接するシード
    及び単結晶パッドの間の間隔の距離が凡そ１０μｍ〜数
    百ミクロンの範囲内の値である請求項７に記載の方法。
  15. （１５）前記正角図法的エピタキシャル成長が、エピタ
    キシャル成長の方向の変更による欠陥トラップ区域を含
    む閉じ込め空洞の中で行われる請求項１に記載の方法。
  16. （１６）成長後に得られるコンポーネントの金属制御接
    点が、正角図法的エピタキシーによって作られる薄層の
    上部面上に配置される請求項２に記載の方法。
  17. （１７）気相のおける方向付けられた選択的エピタキシ
    ー技術が、好ましくは減圧ＭＯＣＶＤ技術として平面構
    造の直接ギャップ型半導体レーザダイオードの諸区域の
    横方向の成長ために使用される、前記レーザダイオード
    の作製のための請求項１に記載の方法の使用。
  18. （１８）気相における方向付けられた選択的エピタキシ
    ー技術が、超急激プロフィルを持つショットキー可変静
    電容量平面ダイオードの諸区域の横方向の成長のために
    使用される、前記ショットキーダイオードの作製のため
    の請求項１に記載の方法の使用。
  19. （１９）気相における方向付けられた選択的エピタキシ
    ー技術が、ヘテロ接合陰極を持つガンダイオードの組成
    プロフィル及びドーピングプロフィルを表す諸区域の横
    方向の成長のため使用される、前記ダイオードの作製の
    ための請求項１に記載の方法の使用。
  20. （２０）請求項１に記載の方法に従って作られる薄層と
    、又は請求項１４に記載の前記薄層の使用。
  21. （２１）請求項１に記載の方法に従って作られる離散的
    もしくは集積化電子コンポーネントと、又は請求項１４
    に記載の前記コンポーネントの使用。
  22. （２２）２つの閉じ込め層の間の活性接合を基板上に実
    質的に水平に並置することによって形成される、離散的
    又は集積化レーザ放射電子コンポーネント。
  23. （２３）２つの固定ドーピング区域間で横方向に変更さ
    せられたドーピングを伴う半導体遷移区域を基板上に実
    質的に水平に並置することによって形成される、離散的
    又は集積化電子コンポーネント。
  24. （２４）そのコンポーネントの制御電極が接触層の表面
    と同一表面上に配置される、請求項２２又は２３に記載
    の電子コンポーネント。
JP8056490A 1989-03-31 1990-03-28 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品 Expired - Lifetime JP3126974B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8904257A FR2645345A1 (fr) 1989-03-31 1989-03-31 Procede de modulation dirigee de la composition ou du dopage de semi-conducteurs, notamment pour la realisation de composants electroniques monolithiques de type planar, utilisation et produits correspondants
FR8904257 1989-03-31

Publications (2)

Publication Number Publication Date
JPH02285631A true JPH02285631A (ja) 1990-11-22
JP3126974B2 JP3126974B2 (ja) 2001-01-22

Family

ID=9380261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8056490A Expired - Lifetime JP3126974B2 (ja) 1989-03-31 1990-03-28 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品

Country Status (5)

Country Link
US (1) US5294564A (ja)
EP (1) EP0390661B1 (ja)
JP (1) JP3126974B2 (ja)
DE (1) DE69021917T2 (ja)
FR (1) FR2645345A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917980A (en) * 1992-03-06 1999-06-29 Fujitsu Limited Optical circuit device, its manufacturing process and a multilayer optical circuit using said optical circuit device
FR2689680B1 (fr) * 1992-04-02 2001-08-10 Thomson Csf Procédé de réalisation de couches minces hétéroépitaxiales et de dispositifs électroniques.
FR2748849B1 (fr) * 1996-05-20 1998-06-19 Commissariat Energie Atomique Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques
US5993544A (en) * 1998-03-30 1999-11-30 Neocera, Inc. Non-linear optical thin film layer system
FR2780808B1 (fr) 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
JP3470623B2 (ja) * 1998-11-26 2003-11-25 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
JP3707726B2 (ja) * 2000-05-31 2005-10-19 Ｈｏｙａ株式会社 炭化珪素の製造方法、複合材料の製造方法
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
WO2004081982A2 (en) * 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
US6972228B2 (en) * 2003-03-12 2005-12-06 Intel Corporation Method of forming an element of a microelectronic circuit
US7838657B2 (en) * 2004-12-03 2010-11-23 University Of Massachusetts Spinal muscular atrophy (SMA) treatment via targeting of SMN2 splice site inhibitory sequences
LT3308788T (lt) 2005-06-23 2018-12-10 Biogen Ma Inc. Kompozicijos ir būdai, skirti smn2 splaisingo moduliavimui
CN102665731A (zh) 2009-06-17 2012-09-12 Isis制药公司 用于在对象中调节smn2剪接的组合物和方法
IT1399129B1 (it) 2010-04-01 2013-04-05 Paoletti Sistema di sorveglianza adattivo modulare per mezzi strutture persone
US20120025195A1 (en) * 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined Lateral Growth of Crystalline Material
WO2014110291A1 (en) 2013-01-09 2014-07-17 Isis Pharmaceuticals, Inc. Compositions and methods for modulation of smn2 splicing in a subject
WO2014113540A1 (en) 2013-01-16 2014-07-24 Iowa State University Research Foundation, Inc. A deep intronic target for splicing correction on spinal muscular atrophy gene
DE102014205364A1 (de) * 2014-03-21 2015-09-24 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Herstellung von Halbleiter-auf-Isolator-Schichtstrukturen
EP4162940A1 (en) 2014-04-17 2023-04-12 Biogen MA Inc. Compositions and methods for modulation of smn2 splicing in a subject
US10436802B2 (en) 2014-09-12 2019-10-08 Biogen Ma Inc. Methods for treating spinal muscular atrophy
US11198867B2 (en) 2016-06-16 2021-12-14 Ionis Pharmaceuticals, Inc. Combinations for the modulation of SMN expression
US20220064638A1 (en) 2020-02-28 2022-03-03 Ionis Pharmaceuticals, Inc. Compounds and methods for modulating smn2
US20230326921A1 (en) * 2022-04-06 2023-10-12 International Business Machines Corporation Semiconductor device with field effect transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110122A (en) * 1976-05-26 1978-08-29 Massachusetts Institute Of Technology High-intensity, solid-state-solar cell device
JPS561556A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Semiconductor device
DE3177084D1 (en) * 1980-04-10 1989-09-21 Massachusetts Inst Technology Method of producing sheets of crystalline material
JPS5961031A (ja) * 1982-09-30 1984-04-07 Agency Of Ind Science & Technol 半導体薄膜の製造方法
US4725112A (en) * 1985-08-06 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Buried undercut mesa-like waveguide
JPS6252963A (ja) * 1985-09-02 1987-03-07 Fujitsu Ltd バイポ−ラトランジスタの製造方法
JPS6381855A (ja) * 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JPS63174366A (ja) * 1987-01-14 1988-07-18 Fujitsu Ltd 半導体装置の製造方法
FR2629636B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant

Also Published As

Publication number Publication date
US5294564A (en) 1994-03-15
EP0390661A1 (fr) 1990-10-03
FR2645345B1 (ja) 1994-04-22
DE69021917T2 (de) 1996-02-15
FR2645345A1 (fr) 1990-10-05
EP0390661B1 (fr) 1995-08-30
DE69021917D1 (de) 1995-10-05
JP3126974B2 (ja) 2001-01-22

Similar Documents

Publication Publication Date Title
JPH02285631A (ja) 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品
US4952526A (en) Method for the fabrication of an alternation of layers of monocrystalline semiconducting material and layers of insulating material
US8486816B2 (en) Diamond semiconductor element and process for producing the same
US5360754A (en) Method for the making heteroepitaxial thin layers and electronic devices
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US5690736A (en) Method of forming crystal
KR100355881B1 (ko) 단결정 박막의 형성 방법
US9293322B2 (en) Optimized method for fabricating patterns of III-V semiconductor material on a semiconductor substrate
CN112670157A (zh) 用于感兴趣的半导体材料在硅衬底上的异质集成的工艺
US5653802A (en) Method for forming crystal
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
EP0388733A1 (en) Method of fabricating semiconductor devices
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
JPH06275908A (ja) 化合物半導体の微細構造形成方法
US20130015552A1 (en) Electrical Isolation Of High Defect Density Regions In A Semiconductor Device
JP3685838B2 (ja) 化合物半導体装置及びその製造方法
JPH04199507A (ja) ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法
JP3188931B2 (ja) 薄膜成長方法
EP0289117B1 (en) Method of forming crystals on a substrate
JP2006060177A (ja) ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法
KR19990084402A (ko) Gan 단결정 구조체 제조방법
KR20030081594A (ko) 질화물 반도체 결정 성장법
JPH03101239A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10