JPS5961031A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JPS5961031A JPS5961031A JP16970282A JP16970282A JPS5961031A JP S5961031 A JPS5961031 A JP S5961031A JP 16970282 A JP16970282 A JP 16970282A JP 16970282 A JP16970282 A JP 16970282A JP S5961031 A JPS5961031 A JP S5961031A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- hole
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は集積回路装置や半導体装置等の製造に用（・
られる半導体薄膜の製造方法に関する。
られる半導体薄膜の製造方法に関する。
近年、半導体集積回路の高密度化に伴（・、半導体集積
回路の各素子寸法の微、Ｗｔｌ化をはかって横方向の集
積度を向上させる仙に、一旦形成された素子の上に絶縁
膜を全面に亘って形成し、さらにこ例えば、単結晶基板
上に形成した絶縁膜を一部開口し、その後却結晶シリコ
ンーヒのみに選択的にエピタキシャル成長を行わせ、こ
のとき絶縁膜上に張出した部分を絶縁膜上のシリコン薄
膜として利用する方法が検討されて（・るが、絶縁膜上
へ張出した長さは未だ十分とは（・えず、三次元構造を
試料全面に亘って形成する目的に用（・るまでには至っ
又（・な（・。
回路の各素子寸法の微、Ｗｔｌ化をはかって横方向の集
積度を向上させる仙に、一旦形成された素子の上に絶縁
膜を全面に亘って形成し、さらにこ例えば、単結晶基板
上に形成した絶縁膜を一部開口し、その後却結晶シリコ
ンーヒのみに選択的にエピタキシャル成長を行わせ、こ
のとき絶縁膜上に張出した部分を絶縁膜上のシリコン薄
膜として利用する方法が検討されて（・るが、絶縁膜上
へ張出した長さは未だ十分とは（・えず、三次元構造を
試料全面に亘って形成する目的に用（・るまでには至っ
又（・な（・。
又、半ザ体集積回路の高速化が進むに営ｔ・、半導体集
積回路の各素子及び配線部分と基板シリコンとの電気容
量を小さくすることが重要な丙甲題となっている。ｐｎ
接合分離に代り絶縁股上に形成したシリコン膜を用いれ
ば寄生容量は小さくできる。しかし、前述のごとく絶Ｒ
Ｐ上へ張出したシリコン膜部分の長さが十分でな（・た
めに、上述の目的には不十分である。
積回路の各素子及び配線部分と基板シリコンとの電気容
量を小さくすることが重要な丙甲題となっている。ｐｎ
接合分離に代り絶縁股上に形成したシリコン膜を用いれ
ば寄生容量は小さくできる。しかし、前述のごとく絶Ｒ
Ｐ上へ張出したシリコン膜部分の長さが十分でな（・た
めに、上述の目的には不十分である。
以上欣明した絶縁股上へ張出したシリコン膜部分の長さ
が十分でた（・原因は選択エピタキシセル成長が等方的
であるために、素子製造上適当な膜厚のシリコン厚さに
する場合には絶縁膜上へ張出まで選択エピタキシャル成
長を行い、この結果素子製造上適当なシリコン膜厚以上
になったシリコン膜厚は研摩ある（・はエツチングによ
り適当な膜厚まで薄くする方法が検討されているが、シ
リコン基板全面に亘って再現性の良（・結果が得られな
い等の問題があり、実用的な半導体薄膜を得ることが如
しく・と（・う欠点があった。
が十分でた（・原因は選択エピタキシセル成長が等方的
であるために、素子製造上適当な膜厚のシリコン厚さに
する場合には絶縁膜上へ張出まで選択エピタキシャル成
長を行い、この結果素子製造上適当なシリコン膜厚以上
になったシリコン膜厚は研摩ある（・はエツチングによ
り適当な膜厚まで薄くする方法が検討されているが、シ
リコン基板全面に亘って再現性の良（・結果が得られな
い等の問題があり、実用的な半導体薄膜を得ることが如
しく・と（・う欠点があった。
この発明の目的は、上記欠点を除き絶縁膜上に十りｊ広
（・面積に亘っ゛〔シリコン薄膜を形成できるような半
導体薄膜のｊＱ造方法を提供することにある。
（・面積に亘っ゛〔シリコン薄膜を形成できるような半
導体薄膜のｊＱ造方法を提供することにある。
この発り１ｊの半導体薄膜の製造方法は、単結晶シリコ
ン基板上に絶Ｕ体を設け、７． ：［＊と、該絶縁体中
に上面および下面が基板表面と（・］ぼ平行であって前
記シリコン基鈑と接する下面開口部および表面に開口し
た上面開口部を有する空孔を形成する工程と、該を孔を
ほぼ埋めつくすように単結晶シリコンを選択エピタキシ
ャル成長を行うことによって、絶縁膜上に平坦部を有す
るシリコン膜を形成する工程とを含んで）１８成される
。
ン基板上に絶Ｕ体を設け、７． ：［＊と、該絶縁体中
に上面および下面が基板表面と（・］ぼ平行であって前
記シリコン基鈑と接する下面開口部および表面に開口し
た上面開口部を有する空孔を形成する工程と、該を孔を
ほぼ埋めつくすように単結晶シリコンを選択エピタキシ
ャル成長を行うことによって、絶縁膜上に平坦部を有す
るシリコン膜を形成する工程とを含んで）１８成される
。
板１の表面にＣＶＪ） （Ｃｈｅｍｉｃａｌ Ｘ゛ａｐ
ｏｕｒ Ｄｅ −ｐｏｓ目！Ｏｎ）法等により窒化シリ
コン膜 ２を形成し、■面開口部１１を除去した後、全
面に酸化シリコン喝３を形成し、不要部分７除去して島
状構造にする。
ｏｕｒ Ｄｅ −ｐｏｓ目！Ｏｎ）法等により窒化シリ
コン膜 ２を形成し、■面開口部１１を除去した後、全
面に酸化シリコン喝３を形成し、不要部分７除去して島
状構造にする。
次に、第２図に示すように、ＣＶ １）法により窒化シ
リコン膜４に全面（で形成し、続（・て各４六晶シリコ
ン膜５および４化シリコン膜６を全面に形成する。
リコン膜４に全面（で形成し、続（・て各４六晶シリコ
ン膜５および４化シリコン膜６を全面に形成する。
次に、第３図に示すように、平行平板型反応性スパッタ
エツチング法等の異方ｉ生ドラーｆエツチング法を用（
・て、窒化シリコン膜６、多結晶シリコン膜５および窒
化シリコン膜４を選択的にｊ論決エツチングし、上面開
口部１２を形成した後ＣＶＤ法により窒化シリコン膜７
に形成すれば、上面開口部１２の側壁にも璧化シリコン
膜７が形成される。
エツチング法等の異方ｉ生ドラーｆエツチング法を用（
・て、窒化シリコン膜６、多結晶シリコン膜５および窒
化シリコン膜４を選択的にｊ論決エツチングし、上面開
口部１２を形成した後ＣＶＤ法により窒化シリコン膜７
に形成すれば、上面開口部１２の側壁にも璧化シリコン
膜７が形成される。
次に、第４図に示すように、異方性ドライエツチング法
を用いてり化シリコン膜７をエツチングすると上面開口
部１２の側壁部分に形成された窒−一対するエツチング
速度に比べて校めて大きいようなエツチング液、例えば
弗酸（）Ｉ Ｆ ）、を用（・て上面開口部１２の奥に
位置する島状酸化シリコン膜３をエツチング除去する。
を用いてり化シリコン膜７をエツチングすると上面開口
部１２の側壁部分に形成された窒−一対するエツチング
速度に比べて校めて大きいようなエツチング液、例えば
弗酸（）Ｉ Ｆ ）、を用（・て上面開口部１２の奥に
位置する島状酸化シリコン膜３をエツチング除去する。
このようにして得られた空孔の内壁は下面開口部１１以
外の部分はすべて窒化シリコン膜で構成されており、さ
らに上面開口部１２の側壁および試料表面も窒化シリコ
ン膜で構成されて（・る。
外の部分はすべて窒化シリコン膜で構成されており、さ
らに上面開口部１２の側壁および試料表面も窒化シリコ
ン膜で構成されて（・る。
次に、第５図に示すように、１１２−１−８ ｉ １−
１２Ｃβ、＋ＨＣ／？ ガス系にて、成長圧力が２Ｏ−
２００Ｔｏｒｒの減圧下で、シリコン膜の成長を行うと
窒化シリコン膜２上にはシリコン膜が成長ぜづ゛に単結
晶シリコン基板１が露呈して（・る下面開口部１１にの
み選択的に単結晶シリコン８を成長させることができる
。
１２Ｃβ、＋ＨＣ／？ ガス系にて、成長圧力が２Ｏ−
２００Ｔｏｒｒの減圧下で、シリコン膜の成長を行うと
窒化シリコン膜２上にはシリコン膜が成長ぜづ゛に単結
晶シリコン基板１が露呈して（・る下面開口部１１にの
み選択的に単結晶シリコン８を成長させることができる
。
次に、第６図に示すように、上記単結晶シリコン８の選
択的成長を続ければ空孔を埋めるようにエピタキシャル
成長する。このとき空孔端部１３゜１４は、エピタキシ
ャル成長した単結晶シリコン膜８で埋めつくされずに残
るが、実用上差支えたッチング除去すると、第７図に示
すように、単結晶シリコン基板１の上に下面開口部を規
定する窒化シリコン膜２が形成されており、さらにその
上に、平坦部８ａを有する単結晶シリコン膜８が形成さ
れて（・る構造を得る。平坦部８ａの広さは下面開口部
１１と上面開口部１２との距離によって決まり、半導体
素子を作製するのに必要十分な広さ、例えば２０μｍ×
２０μｍ程度にすることは容易である。
択的成長を続ければ空孔を埋めるようにエピタキシャル
成長する。このとき空孔端部１３゜１４は、エピタキシ
ャル成長した単結晶シリコン膜８で埋めつくされずに残
るが、実用上差支えたッチング除去すると、第７図に示
すように、単結晶シリコン基板１の上に下面開口部を規
定する窒化シリコン膜２が形成されており、さらにその
上に、平坦部８ａを有する単結晶シリコン膜８が形成さ
れて（・る構造を得る。平坦部８ａの広さは下面開口部
１１と上面開口部１２との距離によって決まり、半導体
素子を作製するのに必要十分な広さ、例えば２０μｍ×
２０μｍ程度にすることは容易である。
このようにして得た絶縁膜上の単結晶シリコン薄膜を用
い、通常の製造工程に従って半導体集積回路を製作すれ
ば１、前述のごとく半導体集積回路の高速化をはかるこ
とが可能となり、又三次元構造化をはかる有力手段とす
ることができる。
い、通常の製造工程に従って半導体集積回路を製作すれ
ば１、前述のごとく半導体集積回路の高速化をはかるこ
とが可能となり、又三次元構造化をはかる有力手段とす
ることができる。
上記実施例では、１つの下面開口部に対し１つの上面開
口部が対応して設けられ、下面開口部と上面開口部との
中間部分に単結晶シリコン膜の平坦部が配置される構造
について説明したが、本発明はこれに限定されず、１つ
の下面開口部に対し２つ以上の上面開口部が設けられ、
下面開口部と部分に単結晶シリコン膜の平坦部が配置さ
れる構造であってもよい。
口部が対応して設けられ、下面開口部と上面開口部との
中間部分に単結晶シリコン膜の平坦部が配置される構造
について説明したが、本発明はこれに限定されず、１つ
の下面開口部に対し２つ以上の上面開口部が設けられ、
下面開口部と部分に単結晶シリコン膜の平坦部が配置さ
れる構造であってもよい。
また、上記実施例では、♀化シリコン膜２，４および６
は一脳である場合につ（・て説明したが、他の絶縁膜、
例えば酸化シリコン膜と窒化シリコン膜の多層膜等の構
造であってもよく、Ｈ７＋ Ｓ ｉ Ｈ２Ｃｐ、 ＋
Ｈ（Ｊ ガス系にてシリコン膜の成長を行う際に著しく
・変形ある（・は膜厚減少を起さな（・ような構造であ
ればよ（・。またＳ ｉ Ｈ２Ｃｅ２の代わりに５ＩＣ
ｄ）、あル（・Ｉｔ’！ ８１ Ｎ４ 等を用イテもよ
いし、ＦＩｃ−ｅ）代わりにＨＩ、ＨＢｒを用いてもよ
（・。また、上記実施例では空孔上面を補強する膜とし
て多結晶シリコン膜を用（・だが、これに限る必要は１
工く、５１０２や金属膜でもよ（・。更にこの膜はＨ，
＋Ｓ ５Ｈ２Ｃ−ｅ２＋ＨＣ，、ｅガス系にてシリコン
膜の成長を行う際には直接表面には現われな（・ので、
該ガス系によって著しく・変形ある（・は膜厚減少を起
すような種類の膜であってもよ（・。
は一脳である場合につ（・て説明したが、他の絶縁膜、
例えば酸化シリコン膜と窒化シリコン膜の多層膜等の構
造であってもよく、Ｈ７＋ Ｓ ｉ Ｈ２Ｃｐ、 ＋
Ｈ（Ｊ ガス系にてシリコン膜の成長を行う際に著しく
・変形ある（・は膜厚減少を起さな（・ような構造であ
ればよ（・。またＳ ｉ Ｈ２Ｃｅ２の代わりに５ＩＣ
ｄ）、あル（・Ｉｔ’！ ８１ Ｎ４ 等を用イテもよ
いし、ＦＩｃ−ｅ）代わりにＨＩ、ＨＢｒを用いてもよ
（・。また、上記実施例では空孔上面を補強する膜とし
て多結晶シリコン膜を用（・だが、これに限る必要は１
工く、５１０２や金属膜でもよ（・。更にこの膜はＨ，
＋Ｓ ５Ｈ２Ｃ−ｅ２＋ＨＣ，、ｅガス系にてシリコン
膜の成長を行う際には直接表面には現われな（・ので、
該ガス系によって著しく・変形ある（・は膜厚減少を起
すような種類の膜であってもよ（・。
以上詳細に説明したように、本発明によれば、絶Ｒ膜上
に十分広（・面積に亘ってシリコン薄膜をするための工
程順に示した断面図である。
に十分広（・面積に亘ってシリコン薄膜をするための工
程順に示した断面図である。
１・・・・・・単結晶シリコン基板、２・・・・・・窒
化シリコ７’Ａ％、３・・・・・・酸化シリコン９．４
・旧・・窒化シリコン膜、５・・・・・・多結晶シリコ
ン膜、６・・・・・・窒化シリコン膜、７・・・・・・
窒化シリコン、膜、８・・・両車結晶シリコン膜、８ａ
・・・・・・単結晶シリコン膜８の平坦部、１１・・・
・・・下面開口部、１２・・・・・・上面開口部、１３
゜１４・・・・・・空孔。
化シリコ７’Ａ％、３・・・・・・酸化シリコン９．４
・旧・・窒化シリコン膜、５・・・・・・多結晶シリコ
ン膜、６・・・・・・窒化シリコン膜、７・・・・・・
窒化シリコン、膜、８・・・両車結晶シリコン膜、８ａ
・・・・・・単結晶シリコン膜８の平坦部、１１・・・
・・・下面開口部、１２・・・・・・上面開口部、１３
゜１４・・・・・・空孔。
躬／尼
第６図
カ
第７図′
手続補正書（方式）
％式％
１ 事件の表示 昭和５７年特許願第１６９７０２
号２ 発明の名称 半導体薄膜の製造方法３ 補正
をする者 事件との関係 出 願 人 ５ 補正の対象 明細書の図面の簡単な説明の欄 ６ 補正の内容 （１）明細書の第９頁１６行目に「第８１２はＪとある
のを「第７図は」と補正しまずう
号２ 発明の名称 半導体薄膜の製造方法３ 補正
をする者 事件との関係 出 願 人 ５ 補正の対象 明細書の図面の簡単な説明の欄 ６ 補正の内容 （１）明細書の第９頁１６行目に「第８１２はＪとある
のを「第７図は」と補正しまずう
Claims (1)
- 【特許請求の範囲】 １、単結晶シリコン２゛、（板上に少なくとも絶縁体を
設ける工程と、該絶縁体中に上面および下面力を前記シ
リコン基板表面とほぼ平行であってかつ前記シリコン基
板と接する下面開口部および表面に開口した上面開口部
を有する空孔を形成する工程と、該空孔なほぼ埋めつく
すように単結晶シリコンの選択エピタキシャル成長を行
うことによって絶縁膜上に平坦部を有するシリコン％Ｎ
ｌ］Ｆｊを形成する工程とを含むことを特徴とする半
導体薄膜の製造方法。 ２ 単結晶シリコン基板上の絶縁体が、下面開口部を規
定する窒化シリコン膜、空孔形状を規定する酸化シリコ
ン膜および空孔上面を形成する窒化シリコン膜より構成
され、空孔上面の補強膜として多結晶シリコン１晩を用
（・る行許梢求の範囲第１項記載の十カ事体薄膜の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16970282A JPS5961031A (ja) | 1982-09-30 | 1982-09-30 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16970282A JPS5961031A (ja) | 1982-09-30 | 1982-09-30 | 半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961031A true JPS5961031A (ja) | 1984-04-07 |
| JPS6234130B2 JPS6234130B2 (ja) | 1987-07-24 |
Family
ID=15891294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16970282A Granted JPS5961031A (ja) | 1982-09-30 | 1982-09-30 | 半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961031A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999314A (en) * | 1988-04-05 | 1991-03-12 | Thomson-Csf | Method for making an alternation of layers of monocrystalline semiconducting material and layers of insulating material |
| US5294564A (en) * | 1989-03-31 | 1994-03-15 | Thomson-Csf | Method for the directed modulation of the composition or doping of semiconductors, notably for the making of planar type monolithic electronic components, use of the method and corresponding products |
-
1982
- 1982-09-30 JP JP16970282A patent/JPS5961031A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999314A (en) * | 1988-04-05 | 1991-03-12 | Thomson-Csf | Method for making an alternation of layers of monocrystalline semiconducting material and layers of insulating material |
| US5294564A (en) * | 1989-03-31 | 1994-03-15 | Thomson-Csf | Method for the directed modulation of the composition or doping of semiconductors, notably for the making of planar type monolithic electronic components, use of the method and corresponding products |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6234130B2 (ja) | 1987-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760036A (en) | Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation | |
| US5321298A (en) | Soi wafer fabrication by selective epitaxial growth | |
| GB2156149A (en) | Dielectrically-isolated integrated circuit manufacture | |
| EP0354226B1 (en) | Process for forming isolation regions in a semiconductor substrate | |
| EP0501119B1 (en) | Method of producing semiconductor substrate | |
| EP0488344A2 (en) | SOI wafer fabrication by selective epitaxial growth | |
| US6239469B1 (en) | Method for fabrication of silicon on insulator substrates | |
| JPS5961031A (ja) | 半導体薄膜の製造方法 | |
| US6506663B1 (en) | Method for producing an SOI wafer | |
| EP0689719A1 (en) | Semiconductor structure, and method of manufacturing same | |
| JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH07505013A (ja) | 絶縁体を充填した深いトレンチを半導体基板に製作する方法 | |
| US5208167A (en) | Method for producing SOI substrate | |
| JPS59232440A (ja) | 半導体装置の製造方法 | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| US9875926B2 (en) | Substrates with buried isolation layers and methods of formation thereof | |
| EP0233248A1 (en) | Dielectric isolation structure for integrated circuits | |
| JP2590480B2 (ja) | 半導体装置の製造方法 | |
| JP2722823B2 (ja) | 多結晶Ｓｉ膜の選択堆積方法 | |
| JP3143188B2 (ja) | エピタキシャル成長方法 | |
| JPH04277649A (ja) | 半導体装置の製造方法 | |
| JP2000058803A (ja) | Ｓｏｉウエハの安価な製造方法 | |
| TW202405886A (zh) | 具有全隔離之單晶矽島的塊體半導體基材及其製作方法 | |
| JPS61174736A (ja) | 誘電体分離基板の製造方法 |