JP2590480B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2590480B2
JP2590480B2 JP62168240A JP16824087A JP2590480B2 JP 2590480 B2 JP2590480 B2 JP 2590480B2 JP 62168240 A JP62168240 A JP 62168240A JP 16824087 A JP16824087 A JP 16824087A JP 2590480 B2 JP2590480 B2 JP 2590480B2
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor
semiconductor thin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62168240A
Other languages
English (en)
Other versions
JPS6411331A (en
Inventor
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62168240A priority Critical patent/JP2590480B2/ja
Publication of JPS6411331A publication Critical patent/JPS6411331A/ja
Application granted granted Critical
Publication of JP2590480B2 publication Critical patent/JP2590480B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体薄膜の表面を平坦化する半導体装置
の製造方法に関する。
〔発明の概要〕
本発明は、SOIにより半導体薄膜を平坦化処理する半
導体装置の製造方法であり、表面が凹凸状の半導体薄膜
上に平坦化材料層を形成した後、研削及び鏡面研磨を施
すことにより、ダメージのない所定膜厚の薄膜が得られ
るようにしたものである。
〔従来の技術〕
近年、SiO2層のような絶縁層上にSi単結晶薄膜の成長
させる、いわゆるSOI（Silicon On Insulator）技術が
数多多く提案されている。
〔発明が解決しようとする問題点〕
上述したSOI技術により、SiO2層上に単結晶Si薄膜を
成長させた後、所望の半導体装置を作製するために、表
面を研削し、更に鏡面研磨を施すことにより適当な膜厚
に薄くしている。そして、現在のように半導体装置の微
細化が進むと、横方向へエピタキシャル成長させるSi薄
膜の幅が狭くて良いので、その厚さも薄くなる。このよ
うな薄いSi薄膜に対して、従来と同じように研削で平坦
にすると、膜厚が薄くなり過ぎてそのあとのダメージを
取るための鏡面研磨（ミラーポリッシュ）が充分できな
くなるという問題点があった。
本発明は、上記問題点を解決することができる半導体
装置の製造方法を提供するものである。
〔問題点を解決するための手段〕
本発明に係る半導体装置の製造方法においては、半導
体基板（１）に絶縁層（２）をパターニングする工程
と、パターニングされた絶縁層（２）及び半導体基板
（１）の上に表面が凹凸状の半導体薄膜（３）を形成す
る工程と、半導体薄膜（３）の凹部を埋めるとともに所
定の膜厚を有する平坦化材料層（４）を半導体薄膜
（３）の上に形成する工程と、平坦化材料層（４）を研
削して、半導体薄膜（３）の表面を平坦化する工程と、
平坦化された半導体薄膜（３）に鏡面研磨を施して半導
体薄膜（３）を所定の膜厚にする工程を有する。
〔作用〕
表面が凹凸状の半導体薄膜（３）の上にその凹部を埋
めるとともに所定の膜厚を有する平坦化材料層（４）を
形成した後行う研削工程は、所要の膜厚の半導体薄膜
（３）にダメージが入らない深さまで行なう。そして、
この後、鏡面研磨により所望の膜厚に半導体薄膜（３）
を薄くするため、ダメージのない半導体薄膜（３）が得
られる。
〔実施例〕 図面を参照して本発明の実施例を説明する。
先ず第１図Ａに示すように、Si基板（１）上にSiO2膜
（２）を形成した後、所定のパターンにエッチングす
る。SiO2膜（２）の長さは、3.6μｍ、各SiO2膜（２）
間の間隔は、0.3μｍである。
次に第１図Ｂに示すように、SiO2膜（２）上に選択エ
ピタキシャル成長法により必要充分な厚さの単結晶Si膜
（３）を形成する。この単結晶Si膜（３）の表面は、Si
O2膜（２）間からのエピタキシャル成長の結果、図示す
るように表面が凹凸状となっている。この単結晶Si膜
（３）のSiO2膜（２）表面からの高さは、1.8μｍであ
る。
次に第１図Ｃに示すように、この表面が凹凸状の単結
晶Si膜（３）の上に単結晶Si膜（３）の凹部を埋める平
坦化材料層、例えばポリSi（４）を形成する。このポリ
Si（４）の厚さは、2.0μｍである。
次に第１図Ｄに示すように、研削によりポリSi（４）
を削って表面を平坦にする。この研削は、所望の膜厚の
単結晶Si膜（３）にダメージが入らない深さまで行な
う。この後鏡面研磨（ミラーポリッシュ）を施して所望
の膜厚にする。
〔発明の効果〕
本発明によれば、SOIによる半導体薄膜にダメージを
与えることなく、この半導体薄膜を所望の膜厚に平坦化
することが可能になる。
【図面の簡単な説明】
第１図は実施例の工程図である。 （１）はSi基板、（２）はSiO2膜、（３）は単結晶Si
膜、（４）はポリSiである。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板に絶縁層をパターニングする工
    程と、 パターニングされた該絶縁層及び上記半導体基板の上に
    表面が凹凸状の半導体薄膜を形成する工程と、 上記半導体薄膜の凹部を埋めるとともに所定の膜厚を有
    する平坦化材料層を上記半導体薄膜の上に形成する工程
    と、 上記平坦化材料層を研削して、上記半導体薄膜の表面を
    平坦化する工程と、 平坦化された上記半導体薄膜に鏡面研磨を施して上記半
    導体薄膜を所定の膜厚にする工程 を有する半導体装置の製造方法。
JP62168240A 1987-07-06 1987-07-06 半導体装置の製造方法 Expired - Fee Related JP2590480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62168240A JP2590480B2 (ja) 1987-07-06 1987-07-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62168240A JP2590480B2 (ja) 1987-07-06 1987-07-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6411331A JPS6411331A (en) 1989-01-13
JP2590480B2 true JP2590480B2 (ja) 1997-03-12

Family

ID=15864360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62168240A Expired - Fee Related JP2590480B2 (ja) 1987-07-06 1987-07-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2590480B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214625A (ja) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624229B2 (ja) * 1987-01-22 1994-03-30 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6411331A (en) 1989-01-13

Similar Documents

Publication Publication Date Title
US6967146B2 (en) Isolation region forming methods
EP0354226B1 (en) Process for forming isolation regions in a semiconductor substrate
JP2976929B2 (ja) 半導体装置の製造方法
JP2699359B2 (ja) 半導体基板の製造方法
KR100353174B1 (ko) 절연체 상 실리콘 기판 제조 방법
JP2590480B2 (ja) 半導体装置の製造方法
JP2001351865A (ja) 半導体装置の製造方法
JP2000058802A (ja) Ｓｏｉウェハの製造方法
JPH07505013A (ja) 絶縁体を充填した深いトレンチを半導体基板に製作する方法
JPH07231036A (ja) 半導体基板の製造方法
JP2000183317A (ja) Ｓｏｉウェハ―の製造方法
US6350657B1 (en) Inexpensive method of manufacturing an SOI wafer
JP3160966B2 (ja) Ｓｏｉ基板の製造方法
JP2002057309A (ja) Ｓｏｉ基板の作製方法
JPH05121321A (ja) シリコンの結晶成長法
JP2643015B2 (ja) 完全誘電体分離基板の製造方法
EP0146613A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURES.
JPS6221269B2 (ja)
JPS62130537A (ja) 集積回路の素子間分離方法
JP2778114B2 (ja) 半導体基板の製法
JP3143188B2 (ja) エピタキシャル成長方法
JPH0513560A (ja) 誘電体分離基板およびその製造方法
JP2000058803A (ja) Ｓｏｉウエハの安価な製造方法
JPS61285754A (ja) 半導体装置の製造方法
JPS61174736A (ja) 誘電体分離基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees