JPS61285754A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61285754A JPS61285754A JP12723185A JP12723185A JPS61285754A JP S61285754 A JPS61285754 A JP S61285754A JP 12723185 A JP12723185 A JP 12723185A JP 12723185 A JP12723185 A JP 12723185A JP S61285754 A JPS61285754 A JP S61285754A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- island
- crystal silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分ＩＦ）
この発明は、半導体装置、特にＳＯＩ構造の製造方法に
関する。
関する。
（従来の技術）
従来、ＳＯＩ構造の製造方法としては、沖電気研究開発
５０ ［：１］ Ｐ ６３〜６８に示されるようにＦＩ
ＰＯ８法が知られている。第２図は、そのＦＩＰＯ８法
を工程順に示す断面図である。
５０ ［：１］ Ｐ ６３〜６８に示されるようにＦＩ
ＰＯ８法が知られている。第２図は、そのＦＩＰＯ８法
を工程順に示す断面図である。
まず、第２図（＆）に示すように、Ｐ型単結晶シリコン
基板１上に窒化シリコン膜２を育成し、その上に、所望
のシリコン島領域を形成すべき領域にてフォトレジスト
３を形成する。
基板１上に窒化シリコン膜２を育成し、その上に、所望
のシリコン島領域を形成すべき領域にてフォトレジスト
３を形成する。
次に、第２図伽）に示すように、フォトレジスト３をマ
スクとして窒化シリコン膜２を除去する。
スクとして窒化シリコン膜２を除去する。
そして、それにより露出したシリコン基板１の表面部に
Ｐ型の不純物４をイオン注入する。
Ｐ型の不純物４をイオン注入する。
その後、フォトレジスト３の除去、Ｐ型不純物４の活性
化処理を経た上で、第２図（ｃ）に示すようにプロトン
のイオン注入を行うことにより、残存輩化シリコン膜２
下のシリコン基板１の表面部にＮ型領域５を形成する。
化処理を経た上で、第２図（ｃ）に示すようにプロトン
のイオン注入を行うことにより、残存輩化シリコン膜２
下のシリコン基板１の表面部にＮ型領域５を形成する。
この時、残存窒化シリコン膜２下以外のシリコン基板１
の表面部には、第２図ら）の工程でＰ型不純物をイオン
注入したので、ＮＵ領領域形成されない。
の表面部には、第２図ら）の工程でＰ型不純物をイオン
注入したので、ＮＵ領領域形成されない。
しかる後、周知の陽極化成処理により、単結晶シリコン
基板ｌを、第２図（６）に示すように所定の深さまで、
Ｎｆｆ１領域５を残して多孔質シリコン層６に変換する
。
基板ｌを、第２図（６）に示すように所定の深さまで、
Ｎｆｆ１領域５を残して多孔質シリコン層６に変換する
。
その後、酸化処理を施すことにより、第２図（ｅ）に示
すように、多孔質シリコン層６を多孔質シリコン酸化膜
層７に変換する。この時、第２図も）の工程でのプロト
ン注入によ多発生したドナーが消滅するので、Ｎｆｆ１
領域５はＰｆｆｉの単結晶シリ；ン島８となる。そして
、この単結晶シリコン島８が前記多孔質シリコン酸化膜
層７によって下地のシリコン基板１と完全に酸化膜分離
された構造が得られる。この酸化処理後、最後まで残っ
ていた窒化シリコン膜２が除去される。
すように、多孔質シリコン層６を多孔質シリコン酸化膜
層７に変換する。この時、第２図も）の工程でのプロト
ン注入によ多発生したドナーが消滅するので、Ｎｆｆ１
領域５はＰｆｆｉの単結晶シリ；ン島８となる。そして
、この単結晶シリコン島８が前記多孔質シリコン酸化膜
層７によって下地のシリコン基板１と完全に酸化膜分離
された構造が得られる。この酸化処理後、最後まで残っ
ていた窒化シリコン膜２が除去される。
（発明が解決しようとする問題点）
しかるに、このような方法では、単結晶シリコン島８を
下地シリコン基板１と完全に酸化膜分離するために、一
定の幅板上の単結晶シリコン島８を形成できない欠点が
あり、設計的に制約される問題があった。また、多孔質
シリコン層６の酸化によって加えられる応力のため、単
結晶シリコン島８に欠陥が発生し、リーク電流などの問
題をひき起す恐れがあった。
下地シリコン基板１と完全に酸化膜分離するために、一
定の幅板上の単結晶シリコン島８を形成できない欠点が
あり、設計的に制約される問題があった。また、多孔質
シリコン層６の酸化によって加えられる応力のため、単
結晶シリコン島８に欠陥が発生し、リーク電流などの問
題をひき起す恐れがあった。
（問題点を解決するための手段）
そこで、この発明では、上記ＦＩＰＯ８法による最終構
造を得た後、多孔質シリコン酸化膜層の一部をエツチン
グ除去してその酸化膜層上に単結晶シリコン島を露出さ
せ、その露出した単結晶シリコン島と多孔質シリコン酸
化膜層上にアモルファスシリコン層を形成し、そのアモ
ルファスシリコン層を前記単結晶シリコン島を核とする
固相エピタキシル化によシ固相エピタキシ層とする。
造を得た後、多孔質シリコン酸化膜層の一部をエツチン
グ除去してその酸化膜層上に単結晶シリコン島を露出さ
せ、その露出した単結晶シリコン島と多孔質シリコン酸
化膜層上にアモルファスシリコン層を形成し、そのアモ
ルファスシリコン層を前記単結晶シリコン島を核とする
固相エピタキシル化によシ固相エピタキシ層とする。
（作 用）
このような方法によれば、単結晶シリコン島の周辺から
多孔質シリコン酸化膜層が除去されるから、この多孔質
シリコン酸化膜層の形成時に加えられた単結晶シリコン
島への応力は緩和される。
多孔質シリコン酸化膜層が除去されるから、この多孔質
シリコン酸化膜層の形成時に加えられた単結晶シリコン
島への応力は緩和される。
また、多孔質シリコン酸化膜層上に単結晶シリコン島が
露出しているので、アモルファスシリコン層の固相エピ
タキシ化において、横方向の固相エピタキシ化が進む。
露出しているので、アモルファスシリコン層の固相エピ
タキシ化において、横方向の固相エピタキシ化が進む。
したがって、広い領域の固相エピタキシ化が可能となシ
、アモルファスシリコン層の全面が固相エピタキシ層と
なるものであシ、したがって、この後に固相エピタキシ
層の横方向の分離を行うことにより、自由な幅を有する
新たな単結晶シリコン島を得ることができる。
、アモルファスシリコン層の全面が固相エピタキシ層と
なるものであシ、したがって、この後に固相エピタキシ
層の横方向の分離を行うことにより、自由な幅を有する
新たな単結晶シリコン島を得ることができる。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
第１図（ａ）は、Ｐ型単結晶シリコン基板１１上に多孔
質シリコン酸化膜層１２によって絶縁分離して単結晶シ
リコン島１３を有する構造を示す。この構造は、第２１
図を参照して説明したＦＩＰＯ８法によって得られる。
質シリコン酸化膜層１２によって絶縁分離して単結晶シ
リコン島１３を有する構造を示す。この構造は、第２１
図を参照して説明したＦＩＰＯ８法によって得られる。
このような構造体を得たら、次に、多孔質シリコン酸化
膜層１２を、単結晶シリコン島１３の底面のレベルと同
程度までフッ酸あるいはプラズマなどによシエッチング
除去することによシ、第１図（ｂ）に示すように、単結
晶シリコン島１３を多孔質シリコン酸化膜層１２上に露
出させる。
膜層１２を、単結晶シリコン島１３の底面のレベルと同
程度までフッ酸あるいはプラズマなどによシエッチング
除去することによシ、第１図（ｂ）に示すように、単結
晶シリコン島１３を多孔質シリコン酸化膜層１２上に露
出させる。
その後、単結晶シリコン島１３および多孔質シリコン酸
化膜層１２の表面を清浄にした後、それらの上に第１図
（Ｃ）に示すようにアモルファスシリコン層１４を形成
する。このアモルファスシリコン層１４の形成は蒸着法
などによフ行い、蒸着の場合は超高真空中（１，ＯＴｏ
ｒｒ ） ｓ低温く２００℃下で行う。その時の成長レ
ートは５〜２０Ｘ／ｓｅａである。また、アモルファス
シリコン層１４は数千オングストローム−１μ程度形成
する。
化膜層１２の表面を清浄にした後、それらの上に第１図
（Ｃ）に示すようにアモルファスシリコン層１４を形成
する。このアモルファスシリコン層１４の形成は蒸着法
などによフ行い、蒸着の場合は超高真空中（１，ＯＴｏ
ｒｒ ） ｓ低温く２００℃下で行う。その時の成長レ
ートは５〜２０Ｘ／ｓｅａである。また、アモルファス
シリコン層１４は数千オングストローム−１μ程度形成
する。
続いて、アモルファスシリコン層１４上に同第１図（ｃ
）に示すように７オトレジスト１５を３μ〜５μ程度の
厚さに血布し、表面の凹凸をなくす。
）に示すように７オトレジスト１５を３μ〜５μ程度の
厚さに血布し、表面の凹凸をなくす。
この後、周知のエツチノゞツク法を用いてフォトレジス
ト１５およびアモルファスシリコン層１４の一部を除去
することにより、第１図（ｄ）に示すよウニ、アモルフ
ァスシリコン層１４が全面に平坦に露出するようにする
。
ト１５およびアモルファスシリコン層１４の一部を除去
することにより、第１図（ｄ）に示すよウニ、アモルフ
ァスシリコン層１４が全面に平坦に露出するようにする
。
しかる後、単結晶シリコン島１３を核にしてアモルファ
スシリコン層１４の固相エピタキシ化を行い、アモルフ
ァスシリコン層１４を第１図（ｅ） Ｋ示すように固相
エピタキシ層１６とする。この時、単結晶シリコン島１
３が多孔質シリコン酸化膜層１２上に露出した状態にあ
るので、アモルファスシリコン層１４の固相エピタキシ
化は、第１図（ｅ）に矢印で示すように、上方と共に横
方向にも進む。
スシリコン層１４の固相エピタキシ化を行い、アモルフ
ァスシリコン層１４を第１図（ｅ） Ｋ示すように固相
エピタキシ層１６とする。この時、単結晶シリコン島１
３が多孔質シリコン酸化膜層１２上に露出した状態にあ
るので、アモルファスシリコン層１４の固相エピタキシ
化は、第１図（ｅ）に矢印で示すように、上方と共に横
方向にも進む。
したがって、アモルファスシリコン層１４の全面が容易
に固相エピタキシ層１６となる。
に固相エピタキシ層１６となる。
この後に、固相エピタキシ層１６の横方向の分離を周知
のホトリソ技術によって行うことにより、この固相エピ
タキシ層１６および単結晶シリコン島１３からなる任意
の幅を有する新丸な単結晶シリコン島を得る。
のホトリソ技術によって行うことにより、この固相エピ
タキシ層１６および単結晶シリコン島１３からなる任意
の幅を有する新丸な単結晶シリコン島を得る。
（発明の効果）
以上のように、この発明の製造方法によれば、単結晶シ
リ：ｒｙ島および多孔質シリコン酸化膜層上に形成した
アモルファスシリコン層の全面が固相エピタキシ層とな
るので、その後にこの固相エピタキシ層の横方向の分離
を行うことによシ、自由な幅を有する新たな単結晶シリ
コン島を得ることができる。しかも、その新たに得られ
た単結晶シリコン島の表面は固相エピタキシ層なので、
結晶性の良好な表面を提供し、その上に形成されるトラ
ンジスタやデバイスのリーク電流を低減できる利点があ
る。
リ：ｒｙ島および多孔質シリコン酸化膜層上に形成した
アモルファスシリコン層の全面が固相エピタキシ層とな
るので、その後にこの固相エピタキシ層の横方向の分離
を行うことによシ、自由な幅を有する新たな単結晶シリ
コン島を得ることができる。しかも、その新たに得られ
た単結晶シリコン島の表面は固相エピタキシ層なので、
結晶性の良好な表面を提供し、その上に形成されるトラ
ンジスタやデバイスのリーク電流を低減できる利点があ
る。
また、アモルファスシリコン層の固相エピタキシ化の核
となる単結晶シリコン島が多孔質シリコン酸化膜層上に
露出するようにしたので、アモルファスシリコン層の固
相エピタキシ化において、全面を容易に固相エピタキシ
層とすることができる。
となる単結晶シリコン島が多孔質シリコン酸化膜層上に
露出するようにしたので、アモルファスシリコン層の固
相エピタキシ化において、全面を容易に固相エピタキシ
層とすることができる。
また、前記単結晶シリコン島が多孔質シリコン酸化膜層
上に露出するようにして、単結、晶シリコン島の周辺か
ら多孔質シリコン酸化膜層を除去したので、この多孔質
シリコン酸化膜層の形成時に加えられた単結晶シリコン
島への応力を緩和できる。したがって、その後の熱処理
による欠陥発生も少なくでき、トランジスタやデバイス
のリーク電流も緩和できる。
上に露出するようにして、単結、晶シリコン島の周辺か
ら多孔質シリコン酸化膜層を除去したので、この多孔質
シリコン酸化膜層の形成時に加えられた単結晶シリコン
島への応力を緩和できる。したがって、その後の熱処理
による欠陥発生も少なくでき、トランジスタやデバイス
のリーク電流も緩和できる。
（図 面）
第１図はこの発明の半導体装置の製造方法の一実施例を
製造工程順に示す断面図、第２図はＦＩＰＯ８法を工程
順に示す断面図である。 １１・・・Ｐ娶単結晶シリコン基板、１２・・・多孔質
シリコン酸化膜層、１３・・・単結晶シリコン島、１４
・・・アモルファスシリコン層、１５・・・フォトレジ
スト、１６・・・固相エピタキシ層。 特許出願人 沖電気工業株式会社 ノー；絡θη−爽２峠些）Ｃｉリーフ＃ａｒ９？Ｊ第１
１１！Ｉｌ
製造工程順に示す断面図、第２図はＦＩＰＯ８法を工程
順に示す断面図である。 １１・・・Ｐ娶単結晶シリコン基板、１２・・・多孔質
シリコン酸化膜層、１３・・・単結晶シリコン島、１４
・・・アモルファスシリコン層、１５・・・フォトレジ
スト、１６・・・固相エピタキシ層。 特許出願人 沖電気工業株式会社 ノー；絡θη−爽２峠些）Ｃｉリーフ＃ａｒ９？Ｊ第１
１１！Ｉｌ
Claims (1)
- 【特許請求の範囲】 （ａ）シリコン基板上に多孔質シリコン酸化膜層によつ
て絶縁分離して単結晶シリコン島を有する構造を得る工
程と、 （ｂ）前記多孔質シリコン酸化膜層の一部をエッチング
除去してその酸化膜層上に前記単結晶シリコン島を露出
させる工程と、 （ｃ）その露出した単結晶シリコン島と前記多孔質シリ
コン酸化膜層上にアモルファスシリコン層を形成し、そ
の表面をエッチバック法により平坦にする工程と、 （ｄ）その後、前記単結晶シリコン島を核として前記ア
モルファスシリコン層の固相エピタキシ化を行い、アモ
ルファスシリコン層を固相エピタキシ層とする工程とを
具備してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12723185A JPH0624231B2 (ja) | 1985-06-13 | 1985-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12723185A JPH0624231B2 (ja) | 1985-06-13 | 1985-06-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285754A true JPS61285754A (ja) | 1986-12-16 |
| JPH0624231B2 JPH0624231B2 (ja) | 1994-03-30 |
Family
ID=14954967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12723185A Expired - Lifetime JPH0624231B2 (ja) | 1985-06-13 | 1985-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624231B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0553855A2 (en) * | 1992-01-31 | 1993-08-04 | Canon Kabushiki Kaisha | Semiconductor device substrate and process for producing the same |
| JP2013128107A (ja) * | 2011-12-19 | 2013-06-27 | Palo Alto Research Center Inc | ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ） |
-
1985
- 1985-06-13 JP JP12723185A patent/JPH0624231B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0553855A2 (en) * | 1992-01-31 | 1993-08-04 | Canon Kabushiki Kaisha | Semiconductor device substrate and process for producing the same |
| EP0553855A3 (en) * | 1992-01-31 | 1997-09-10 | Canon Kk | Semiconductor device substrate and process for producing the same |
| JP2013128107A (ja) * | 2011-12-19 | 2013-06-27 | Palo Alto Research Center Inc | ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624231B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353174B1 (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JPS61285754A (ja) | 半導体装置の製造方法 | |
| US5208167A (en) | Method for producing SOI substrate | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS5864045A (ja) | 半導体装置の製造方法 | |
| JPH05121321A (ja) | シリコンの結晶成長法 | |
| JPS62130537A (ja) | 集積回路の素子間分離方法 | |
| JPS5931865B2 (ja) | 半導体装置 | |
| JP2643015B2 (ja) | 完全誘電体分離基板の製造方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPH02288248A (ja) | Ｓｏｉ構造体及びその製造方法 | |
| JPH07183372A (ja) | 半導体基板の作成方法 | |
| JPH0513327A (ja) | 単結晶シリコン膜の形成方法 | |
| JP2789965B2 (ja) | 半導体装置用貼り合わせ基板およびその製造方法 | |
| JPS61168240A (ja) | 誘電体による半導体層の絶縁分離方法 | |
| JP3143188B2 (ja) | エピタキシャル成長方法 | |
| JPH02298047A (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
| JPH01259526A (ja) | 絶縁膜上単結晶シリコン膜形成方法 | |
| JPH01196812A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPS5951545A (ja) | 半導体装置 | |
| JPH0590174A (ja) | Ｓｏｉ基板の製法 | |
| JPS582040A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |