JPH02298047A - 誘電体分離型半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、直接接着技術を利用した誘電体分離型半導体
、！！仮の製造方法に係わり、特に溝内にポリシリコン
を埋め込む誘電体分離型半導体基板の製造方法に関する
。

（従来の技術） 半導体装置の素子間分離を絶縁体で行う、いわゆる誘電
体分離技術はｐｎ接合分離に比べて、■高温動作時にお
いても漏れ電流が少なく、ラッチアップがない。

■高耐圧素子を分離する際でも、分離に必要な面積が少
ない。

■電圧印加の極性を考慮する必要がない。

■寄生容量が少ない。

等の特長を持っている。誘電体分離を実現するために、
幾つかの方法が知られている。例えば、ＳＯ８と呼ばれ
るサファイア基板上にシリコンを気相成長させる方法、
絶縁膜上に堆積した非晶質シリコンを再結晶させる方法
、シリコンウェハの一部をエツチングし酸化膜を形成し
たのち多結晶シリコンを堆積し、裏面側から研磨するこ
とで多結晶シリコンで保持されて島状に分離された結晶
シリコンを得る方法、直接接着を利用した方法等である
。

このうち、直接接着を利用した誘電体分離型半導体基板
の製造は、従来例えば第２図に示すように行われていた
。まず、第２図（ａ）〜（ｄ）に示すμｌ＜、少な（と
も一方の面が鏡面研磨されたシリコンウェハ２１，２２
を用意し、少なくとも一方のウェハの表面に酸化膜２３
を形成する。続いて、これらのウェハ２１，２２を直接
接着して一体化し、上側にある活性層側のシリコンウェ
ハ２１を規定の厚さまで減らす。この活性層２１’は、
酸化膜２３の台となるウェハ２２と縦方向の分離がなさ
れている。次いで、第２図（ｅ）〜（ｈ）に示す如く活
性層２１’の表面より酸化膜２３までＶ溝２４を形成し
、溝２４の側面に酸化膜２５を形成することで、活性層
２１°を横方向に分離する。最後に、この溝２４をポリ
シリコン２５で埋め、さらに表面の平坦化を行い誘電体
骨、！ｉｌ型半導体基板を得る。

ここで、溝２４の埋込みと平坦化は、通常以下のように
行われる。即ち、第２図（ｇ＞に示すように溝２４が埋
まるまで基板表面にポリシリコン２６を堆積する。ポリ
シリコンの堆積は一般にシランや塩化シランの熱分解で
行われる。

その後、部分なポリシリコン２６を除去するために第２
図（ｈ）に示すように２度目の研磨を行う。溝の埋込み
材料としてポリシリコンが使われるのは、ポリシリコン
の性質が基板の結晶シリコンと殆ど同じなので、溝を埋
めてもクラック等が発生せず、また基板完成後の素子製
造工程に耐えられるためである。

しかしながら、この種の方法にあっては次のような問題
があった。即ち、ポリシリコンをシリコン基板上に堆積
すると基板に反りが発生する。これは、ポリシリコンの
熱膨張係数等の性質が結晶シリコンと僅かに異なること
や、高温で堆積中のポリシリコンに一種のシンタリング
が起こり体禎が収縮するためであるといわれている。ポ
リシリコンを堆積した後、研磨で基板の表面を平坦化す
る。この際、基板に反りがあると、基板全面を均一に研
磨することができない。その結果、素子が作られる活性
層の厚さが基板の各部で異なってしまい、所望の特性を
持つ素子が得られなくなる。

（発明が解決しようとする課題） このように従来、溝内にポリシリコンを埋め込んで誘電
体分離型半導体基板を製造する方法では、ポリシリコン
と基板結晶シリコンとの熱膨張係数の違いやポリシリコ
ンのシンタリング等に起因して、基板に反りが発生する
という問題があった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、基板の反りを招くことなく溝内にポ
リシリコンを埋め込むことができ、活性層のＪ９さを均
一化し得る誘電体分離型半導体基板の製造方法を提供す
ることにある。

［発明の構成］ （課題を解決するための手段） 本発明の骨子は、溝により横方向の分離を行い、その溝
にポリシリコンを充填する際に、ポリシリコンを堆積す
°るときに基板の溝以外のところの一部若しくは全部の
部分について、基板のシリコンを露出させてお（ことに
ある。

即ち本発明は、誘電体分離型半導体基板の製造方法にお
いて、２枚のシリコンウェハを第１の絶縁膜を挟んで接
廿したのち、シリコンウェハの一力に第１の絶縁膜に達
する溝を形成し、次いで溝を形成したシリコンウェハの
表面に第２の絶縁膜を形成し、次いで溝部及びその近傍
を除いて第２の絶縁膜を除去し、次いで溝及び第２の絶
縁膜を形成したシリコンウェハ上にポリシリコンを堆積
して溝内にポリシリコンを埋め込み、次いでポリシリコ
ンをエッチバックして平坦化するようにした方法である
。

（作用） 一般に、結晶シリコン基板上でシランや塩化シランの熱
分解をすると、熱分解で発生したシリコン原子は基板の
結晶の規則に従って堆積して結晶シリコンとなり、所謂
エピタキシャル成＾する。エピタキシャル成長したシリ
コンは基板の結晶シリコンと間じ熱膨張係数を持ち、ま
たシンタリングもなく、そのため基板に反りは発止しな
い。一方、表面を酸化膜や窒化膜で覆った越阪にシリコ
ンを堆積させると、基板の表面に規則性がある結晶が存
在しないためポリシリコンが堆積する。ポリシリコンは
前述のように反りの原因となる。

本発明のように基板の一部に結晶シリコンを露出させて
おいてシリコンの堆積を行うと、シリコンが露出した部
分には結晶シリコンが、酸化膜で覆われた部分にはポリ
シリコンが成長する。その結果、全面を酸化膜で覆った
基板の全面にポリシリコンを堆積する従来方法に比べて
反りを少なくすることができ、また溝内にはポリシリコ
ンを埋め込むことができる。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる誘電体分離型半導体
基板の製造工程を示す断面図である。

第１図（ａ）に示す如＜、Ｎ型、比抵抗２０〜３０Ωｃ
ａｍ、面方位（１００）、厚さ４００μｍの片面が鏡面
に研磨された直径４インチのシリコンウェハ１１，１２
を用意し、表面に厚さ　０４６μｍの熱酸化膜（第１の
絶縁膜）１３を形成した。

続いて、第１図（ｂ）に示す如く、これらのウェハ１１
．１２を酸化膜１３を介して直接接着した。

直接接着の具体的な工程は以下の通りである。

まず、接着するウェハ１１，１２をＨ２ＳＯ４−Ｈ２０
２混合液、ＨＣｌ　−Ｈ２０２混合液、王水等で洗浄し
たのち、１０分程度水洗し、スピンナ等で脱水処理をす
る。これらの処理を経たウェハ１１，１２を、清浄な雰
囲気下でその鏡面同士を密着させる。この操作により２
枚のウェハ１１．１２はある程度の強度を持って接着す
る。さらに、こうして接着したウエノ１１゜１２を拡散
炉等で熱処理することで接着強度が上り、２枚のウェハ
１１，１２が完全に一体化される。接着強度の向上は、
約２００℃以上の熱処理で観察される。熱処理雰囲気は
特に注意はいらない。本実施例では、洗浄をＨ２ＳＯ４
−Ｈ２０２混合液とＨＣ１−）１２０２混合液で行い、
熱処理は少量の酸素を含む窒素中で１ｉｏｏ℃。

２時間行った。− この基板に対し、第１図（ｃ）に示す如く活性層１１”
の研磨、同図（ｄ）に示す如く溝１４の形成を行い、さ
らに表面酸化を行って第１図（ｅ）に示す如く表面全面
が酸化膜（第２の絶縁膜）１５で覆われた基板を作成し
た。活性層１１’の厚さは６０μｍ１溝１４の幅は１０
０μｍ１溝１４のピッチは縦横共にｔｔｏｏμｍ１従っ
て溝１４で分離された活性層■°は１０００μｍ角の正
方形である。基板の直径は、接着後に未接着の縁の部分
を力・ソトしたため３インチにｔつでいる。なお、ここ
までの工程は従来方法と同様である。

次に、第１図（ｅ）に示す基板に対し、フォトエツチン
グプロセス（Ｐ　Ｅ　Ｐ）を行い、島の上面の酸化１１
！１５の中央部をエツチングで除去し、第１図（ｆ’）
に示すようにした。除去した部分は８００μｍ角の正方
形である。この基板に対し、３塩化シランの熱３分解で
８０ａｍの厚さのシリコンの堆積を行っｔ；。なお、比
較例として第１図（ｅ）の状態の基板に同様にシリコン
の堆積を行った。

その結果、実施例では第１図（ｇ）に示す如く、酸化膜
１５を除去した部分には結晶シリコン１７が、また■溝
１４とその周囲の酸化膜１５が残っている部分にはポリ
シリコン１６が成長した。シリコンの堆積工程で基板は
堆積した面が窪む方向に反りが発生したが、堆積前後の
基板の反りの差は１３〜３０μｍ１平均で１９μｍと小
さかった。一方、比較例では２ｉＬｌｌｊ全面にポリシ
リコンが成長した。反りの方向は実施例と同じであるが
、堆積前後の基板の反りの差は３２〜５５８ｍ１平均４
２μｍと大きかった。

さらに、これらのＭＩＮを平坦化するために、活性層１
１°の厚さ５０μｍを目標に研磨を行い、第１図（ｈ）
に示す如き構造を実現した。研磨は基数を研磨用の治具
に反りを機械的に矯正して張り付けて行った。その結果
、実施例の基板は活性層の厚さを５０１．ｔｍ±３μｍ
にできた。これに対して比較例は、同様に研磨を行った
にも拘らず、活性層の厚さは３３〜５４μｍと大きくば
らついた。

かくして本実施例方法によれば、溝１４を設けた活性層
１１′上にシリコンを堆積する際に、活性層１１’の表
面全面を酸化膜１５で覆うのではなく、溝１４及びその
近傍を除いて酸化膜１５を除去している。このため、酸
化膜１５を除去した部分では活性層１１°が露出するこ
とになり、この部分ではポリシリコン１６ではなく結晶
シリコン１７が成長する。この結晶シリコン１７は活性
層１１゛と略同じ特性を有するものであり、従って結晶
シリコン１７が成長される部分では活性層１１’との熱
膨張係数差やシンタリング等の影響はない。従って、溝
１４を埋め込むためのポリシリコンの堆積前後における
基板の反りを大幅に低減することができ、その結果、活
性層１１’の最終的な厚みを均一化する。ことができる
。

なお、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、前記活性層上に堆積したシリ
コンの平坦化工程としては、研磨に限らずエッチバック
を利用してもよい。また、活性層に形成する溝の形状。

大きさ及びピッチ等の条件は、仕様に応じて適宜変更可
能である。

［発明の効果］ 以上詳述したように本発明によれば、溝により横方向の
分離を行いその溝にポリシリコンを充填する際に、基板
の溝以外のところの一部若しくは全部の部分について、
基板のシリコンを露出させているので、基板の反りを招
くことなく溝内にポリシリコンを埋め込むことができ、
活性層の厚さを均一化することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる誘電体分離型半導体
基板の製造工程を示す断面図、第２図は従来方法を説明
するための断面図である。 １１．１２・・・シリコンウェハ、 １１゛・・・活性層、 １３．１５・・・酸化膜（絶縁膜）、 １４・・・活性層分離溝、 １６・・・ポリシリコン、 １７・・・結晶シリコン。 出願人代理人　弁理士　鈴　江　武　彦第１　図

Claims (1)

【特許請求の範囲】
1. 　２枚のシリコンウェハを第１の絶縁膜を挟んで接着す
   る工程と、前記各シリコンウェハの一方に第１の絶縁膜
   に達する溝を形成する工程と前記溝を形成したシリコン
   ウェハの表面に第２の絶縁膜を形成する工程と、前記溝
   部及びその近傍を除いて第２の絶縁膜を除去する工程と
   、次いで前記溝及び第２の絶縁膜を形成したシリコンウ
   ェハ上にポリシリコンを堆積して溝内にポリシリコンを
   埋め込む工程とを含むことを特徴とする誘電体分離型半
   導体基板の製造方法。