JPH06349694A - シリコンと３族−５族半導体材料とを接合する方法 - Google Patents

シリコンと３族−５族半導体材料とを接合する方法

Info

Publication number
JPH06349694A
JPH06349694A JP6129873A JP12987394A JPH06349694A JP H06349694 A JPH06349694 A JP H06349694A JP 6129873 A JP6129873 A JP 6129873A JP 12987394 A JP12987394 A JP 12987394A JP H06349694 A JPH06349694 A JP H06349694A
Authority
JP
Japan
Prior art keywords
group
semiconductor wafer
bonding
silicon
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6129873A
Other languages
English (en)
Inventor
Melissa E Grupen-Shemansky
メリッサ・イー・グルペン・シュマンスキー
Bertrand F Cambou
バートランド・エフ・カンボウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06349694A publication Critical patent/JPH06349694A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 シリコンウェハと３族−５族半導体ウェハと
が、３族−５族半導体ウェハ上に蒸着された接合内部層
を介して互いに接合される。 【構成】 シリコンウェハよりむしろ３族−５族半導体
ウェハ上に接合内部層を形成することによって、接合プ
ロセスが次のプロセスを実行するに十分な強度の接合を
作ることが容易にできる。３族−５族半導体ウェハは接
合処理の後にストレスを和らげるために薄くされる。接
合されたウェハは接合強度を増加させるために第２接合
処理を必要とする。接合されたウェハはそれから半導体
デバイスの製造に使用される高温プロセスを必要とす
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に半導体ウェハ
接合に関し、特に、それに限定的されるものではない
が、シリコンウェハを３族−５族半導体ウェハに接合す
る方法に関する。
【０００２】
【従来の技術】３族−５族半導体材料をシリコンに接合
することは過去にすでに開示されている。代替材料をシ
リコンに接合する場合、熱膨張の不一致や誘発ストレス
は重大な要因となる。半導体デバイスの製造に使用され
る標準的プロセス温度で使用出来るようにこれらの誘発
ストレスを除去することは重要である。従来、これらの
ストレスを十分に除去することができず、それゆえ、異
種材料の接合プロセスを十分に最適にする必要がある。
【０００３】
【解決すべき課題】従って、これらの材料上のデバイス
のその後のプロセスがうまくいくように、３族−５族半
導体材料をシリコンウェハに接合する改良された方法を
提供することが要求される。
【０００４】
【課題を解決するための手段】シリコンウェハと３族−
５族半導体ウェハとを接合する方法は、第１・第２主要
面を有するシリコンウェハを用意する段階および第１・
第２主要面を有する３族−５族半導体ウェハを用意する
段階を包含する。接合中間層は前記３族−５族半導体ウ
ェハの第１主要面に形成される。前記シリコンウェハと
前記３族−５族半導体ウェハは、前記接合中間層が前記
３族−５族半導体ウェハと前記シリコンウェハの前記第
１表面との間に位置するよう第１熱又は熱アノード接合
プロセスを使用して互いに接合される。
【０００５】
【実施例】図１は本発明の第１実施例である。この図は
シリコン材料（ウェハ）１０が、その上部接合中間層１
５が形成された３族−５族半導体材料（ウェハ）１２に
結合されることを示す。接合中間層１５はシリコン二酸
化物、ドープシリコン二酸化物、シリコン窒化物、ポリ
シリコン、アモルファスシリコンのうち一つあるいはそ
れらの組み合わせから成ることが好ましい。これらの層
は当業者で知られた数々のプロセスを使用して形成する
ことができる。最も好適には、接合中間層１５は３族−
５族半導体ウェハ１２上に形成されるシリコン窒化物層
およびそのシリコン窒化物層上に形成されるシリコン二
酸化物層から本質的に構成される。中間層１５は熱また
は熱アノード接合でシリコン材料により容易に接合する
ので、均一性と強力な接合が達成されることを確保する
ために、接合中間層１５はシリコンウェハ１０上ではな
く、３族−５族半導体材料１２上に蒸着されなければな
らないことを留意することが重要である。３族−５族半
導体ウェハ１２上への接合中間層１５の蒸着は、例えば
「Ｎｏｖｅｌｌｕｓ社」から商標名「Ｎｏｖｅｌｌｕｓ
Ｃｏｎｃｅｐｔ Ｏｎｅ」として入手できる反応装置
（リアクター）で行うことができる。接合中間層１５が
３族−５族半導体ウェハ１２上に形成された後、接合さ
れる前に洗浄されなければならない。接合中間層１５で
あるシリコン二酸化物に対するＮＨ4ＯＨ：Ｈ2Ｏ洗浄は
満足のいく接合結果をもたらすことがわかる。
【０００６】図２は図１の次の製造段階の構造を示す。
シリコンウェハ１０が接合中間層１５に接合される。接
合プロセスは均一で十分に強力な接合を達成するために
重要である。熱又は熱アノード接合プロセスは約２００
℃未満の温度で使用される。この温度で以下に述べる次
のプロセスのために接合中間層１５とシリコンウェハ１
０との十分に強力な接合が形成される。２００℃以上の
温度は、３族−５族半導体材料１２でストレス破壊の構
造を生ずることになるのでプロセスのこの段階において
は望ましくない。
【０００７】低温接合の後、接合プロセスによって引き
起こされる最大ストレス点の大きさを減少させるため３
族−５族半導体ウェハ１２は薄くされる。好適実施例に
おいて、３族−５族半導体ウェハ１２は約６２５ミクロ
ンの厚みから約数十ミクロンまたはそれ以上に薄くされ
る。さらに好適には、シリコンウェハ１０も３族−５族
半導体ウェハ１２の全体のストレスを減少させるために
薄くされる。シリコンウェハ１０は好適には約５５０ミ
クロンの厚みから、１５０ミクロンかそれ以上に薄くさ
れる。
【０００８】第１接合プロセスは３族−５族半導体ウェ
ハ１２および／またはシリコンウェハ１０を薄くできる
ように接合に十分な力を与える。薄膜化プロセスはスト
レスを十分に軽減し、よって接合されたシリコンウェハ
１０と３族−５族半導体ウェハ１２とを半導体デバイス
製造に必要とされる高温プロセスを３族−５族半導体ウ
ェハ１２にストレス破壊が生じることなく施すことがで
きる。高温プロセス処理の前に、上記説明の第２熱又は
熱アノード接合プロセスによって接合強度を増加させる
ことが望ましい。
【０００９】図３は本発明の第２実施例を示す。図は標
準の写真印刷とエッチングプロセスによって形成される
複数のトレンチ（溝）１３を有する３族−５族半導体ウ
ェハ１２を示す。接合中間層１５は蒸着プロセスによっ
て３族−５族半導体ウェハ１２上およびトレンチ１３内
に形成される。好適実施例では、接合中間層１５は窒化
物／酸化物層から成る。接合中間層１５が形成された
後、平面化可能（ｐｌａｎａｒｉｚａｂｌｅ）層１６が
トレンチ１３に充填するために形成される。もし必要で
あれば、平面化可能層１６は平面化される（図示せ
ず）。平面化可能層１６はポリシリコン、シリコン窒化
物、シリコン二酸化物またはリフロー可能なガラスから
成る。
【００１０】図４は図３の次の製造段階の構造を示す。
平面化可能層１６がシリコンウェハ１０に接合されて３
族−５族半導体ウェハ１２はシリコンウェハ１０に接合
される。熱又は熱アノード処理は前記第１実施例に示さ
れたように使用される。
【００１１】図５は図４のさらに次の製造段階の構造を
示す。接合後、接合中間層１５または平面化可能層１６
の少なくとも一部が露出するように、３族−５族半導体
ウェハ１２の一部は除去される。この時点でウェハ１２
および１０の両ウェハに、前記第１実施例で示したよう
な第２熱又は熱アノードプロセスを施すことが好まし
い。そして半導体デバイスは３族−５族半導体ウェハ１
２に製造される。
【００１２】図６は本発明の第３実施例の製造の初めの
段階を示す。３族−５族半導体ウェハは、平面化可能層
１６がトレンチ１３に充填されない点を除き、図３と同
様である。
【００１３】図７は図６のさらに次の製造段階の構造を
示す。前に説明した接合プロセスを使用して接合中間層
１５を介して３族−５族半導体ウェハ１２はシリコンウ
ェハ１０に接合される。
【００１４】図８は図７のさらに次の製造段階の構造を
示す。これまで説明してきたようにウェハ１２の一部が
除去される。こうして、トレンチ１３が元々の溝の底で
他の溝を形成するまで接合中間層１５の一部も除去され
る。これにより３族−５族半導体ウェハ１２が（ボンデ
イング中間層１５を含む）複数の３族−５族半導体ウェ
ハ１２に変化する。
【００１５】図９は図８のさらに次の製造段階の構造を
示す。図９は図８の構造が処理される第１の方法を示
す。絶縁体層３０がトレンチ１３内およびウェハ１２上
に形成される。もし３族−５族半導体領域１２が互いに
電気的絶縁を確保するのに十分な距離をおいていれば
（空気が絶縁体として働くので）、絶縁体層３０は必要
とされない場合もある。
【００１６】図１０は図８のさらに次の製造段階の構造
を示す。図１０は図８の構造が処理される第２の方法を
示す。この実施例では、最大ストレス点の大きさは各３
族−５族半導体領域１２の側壁（ｓｉｄｅｗａｌｌ）の
輪郭を変更することによりさらに減少されるので、３族
−５族半導体領域１２の側壁が約４５°に傾斜させられ
る。３族−５族半導体ウェハ１２をシリコンウェハ１０
に接合する前または後に適切な異方性ウェットエッチン
グすることにより、または接合した後に適切な反応性イ
オンエッチングをすることにより傾斜した側壁が形成さ
れる。例えば、適切な異方性エッチングは、Ｈ2ＳＯ4：
Ｈ2Ｏ2：Ｈ2Ｏ またはＨＣｌ：Ｈ2Ｏ2：Ｈ2Ｏエッチン
グを伴なう接合中間層１５エッチングを包含する。例え
ば、適切な反応性イオンエッチングはＣｌ2またはＢｒ2
を基本とした化学処理を含む。図９または図１０（絶
縁体層３０が形成される前）に示される構造は接合強度
を増加させるために熱又は熱アノードプロセスを施すの
が望ましい。
【００１７】図１１は図１０のさらに次の製造段階の構
造を示す。図９に示したように絶縁体層３０はトレンチ
１３内および３族−５族半導体ウェハ１２上に形成され
る。これによってできた構造はシリコンウェハ１０と３
族−５族半導体ウェハ１２との間の熱膨張率の不一致に
よる３族−５族半導体ウェハ１２をストレス破壊するこ
となく、半導体製造装置の製造に用いられるような８６
０℃またはそれ以上の温度で急速な熱アニールのような
高温プロセッシングを受けることができる。
【００１８】以上に示した通り、３族−５族半導体材料
にシリコンウェハを接合するに際し、影響するストレス
を最小化して十分な強度の接合を得るため、接合プロセ
スの最適化を行う。本発明で接合された構造はＶＬＳＩ
３族−５族半導体デバイスが単一あるいはシリコンデ
バイスと集積されて形成できる好結果の量産可能な方法
を提供する。
【図面の簡単な説明】
【図１】製造の初めの段階における本発明の実施例を示
す。
【図２】図１の製造の次の段階における実施例を示す。
【図３】製造の初めの段階における本発明の第２実施例
を示す。
【図４】図３の製造の次の段階における実施例を示す。
【図５】図４の製造の次の段階における実施例を示す。
【図６】製造の初めの段階における本発明の第３実施例
を示す。
【図７】図６の製造の次の段階における実施例を示す。
【図８】図７の製造の次の段階における実施例を示す。
【図９】図８の製造の次の段階における実施例を示す。
【図１０】図８の製造の次の段階における実施例を示
す。
【図１１】図１０の製造の次の段階における実施例を示
す。
【符号の説明】
１０．シリコンウェハ １２．３族−５族半導体ウェハ １３．トレンチ １５．接合中間層 １６．平面化可能層 ３０．絶縁体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バートランド・エフ・カンボウ アメリカ合衆国アリゾナ州メサ、ダブリュ ー・ロボ1338

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウェハ（１０）と３族−５族半
    導体ウェハ（１２）とを接合する方法であって：第１・
    第２主要面を有するシリコンウェハ（１０）を用意する
    段階；第１・第２主要面を有する３族−５族半導体ウェ
    ハ（１２）を用意する段階；前記３族−５族半導体ウェ
    ハ（１２）の第１主要面上に接合中間層（１５）を形成
    する段階；前記接合中間層（１５）が前記３族−５族半
    導体ウェハ（１２）と前記シリコンウェハ（１０）の第
    一主要面との間に位置するように、第１熱又は熱アノー
    ド接合プロセスを使用して前記シリコンウェハ（１０）
    と前記３族−５族半導体ウェハ（１２）とを互いに接合
    する段階；前記３族−５族半導体ウェハ（１２）の第２
    主要面から前記３族−５族半導体ウェハ（１２）の一部
    を除去する段階；および前記３族−５族半導体ウェハ
    （１２）の一部を除去する段階の後、前記３族−５族半
    導体ウェハ（１２）および前記シリコンウェハ（１０）
    に第２熱又は熱アノード接合プロセスを施こす段階；か
    ら構成されることを特徴とする接合方法。
  2. 【請求項２】 請求項１記載の方法であって、さらに前
    記接合段階の後に前記第２主要面から前記シリコンウェ
    ハ（１０）の一部を除去する段階から構成されることを
    特徴とする方法。
  3. 【請求項３】 請求項１記載の方法であって、さらに前
    記接合の段階は約２００℃未満の温度で接合する段階か
    ら構成されることを特徴とする方法。
JP6129873A 1993-06-01 1994-05-20 シリコンと３族−５族半導体材料とを接合する方法 Pending JPH06349694A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US070068 1987-07-06
US08/070,068 US5346848A (en) 1993-06-01 1993-06-01 Method of bonding silicon and III-V semiconductor materials

Publications (1)

Publication Number Publication Date
JPH06349694A true JPH06349694A (ja) 1994-12-22

Family

ID=22092924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6129873A Pending JPH06349694A (ja) 1993-06-01 1994-05-20 シリコンと３族−５族半導体材料とを接合する方法

Country Status (2)

Country Link
US (1) US5346848A (ja)
JP (1) JPH06349694A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144841B1 (ko) * 2010-06-08 2012-05-14 삼성코닝정밀소재 주식회사 접합기판 제조방법
JP2012519974A (ja) * 2009-03-09 2012-08-30 ソイテック 熱膨張係数が局所的に適合するヘテロ構造の生成方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004865A (en) * 1993-09-06 1999-12-21 Hitachi, Ltd. Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
US5670387A (en) * 1995-01-03 1997-09-23 Motorola, Inc. Process for forming semiconductor-on-insulator device
DE69609559T2 (de) * 1995-05-08 2001-04-19 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung eines Verbundsubstrats und eine dieses Substrat benutzende piezoelektrischer Anordnung
US6015980A (en) * 1996-03-08 2000-01-18 The Regents Of The University Of California Metal layered semiconductor laser
US5977604A (en) 1996-03-08 1999-11-02 The Regents Of The University Of California Buried layer in a semiconductor formed by bonding
US6074892A (en) 1996-05-07 2000-06-13 Ciena Corporation Semiconductor hetero-interface photodetector
US6147391A (en) * 1996-05-07 2000-11-14 The Regents Of The University Of California Semiconductor hetero-interface photodetector
JP2917919B2 (ja) * 1996-06-20 1999-07-12 日本電気株式会社 半導体基板およびその製造方法、並びに半導体素子
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
JP3431454B2 (ja) * 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
WO1998059365A1 (en) 1997-06-24 1998-12-30 Massachusetts Institute Of Technology CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION
US5966622A (en) * 1997-10-08 1999-10-12 Lucent Technologies Inc. Process for bonding crystalline substrates with different crystal lattices
US6136667A (en) * 1997-10-08 2000-10-24 Lucent Technologies Inc. Method for bonding two crystalline substrates together
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
KR100318467B1 (ko) * 1998-06-30 2002-02-19 박종섭 본딩형실리콘이중막웨이퍼제조방법
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
US6455398B1 (en) 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6750130B1 (en) 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
JP2003520444A (ja) 2000-01-20 2003-07-02 アンバーウェーブ システムズ コーポレイション 高温成長を不要とする低貫通転位密度格子不整合エピ層
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
GR1003602B (el) * 2000-02-29 2001-06-19 Αλεξανδρος Γεωργακιλας Διαδικασια ολοκληρωσης, σε κλιμακα ακεραιων δισκιων ημιαγωγων, οπτοηλεκτρονικων ημιαγωγικων διαταξεων, βασισμενων σε αρσενικουχογαλλιο και ολοκληρωμενων κυκλωματων πυριτιου
ATE346410T1 (de) 2000-08-04 2006-12-15 Amberwave Systems Corp Siliziumwafer mit monolithischen optoelektronischen komponenten
JP2004507084A (ja) 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
EP1428262A2 (en) 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
WO2003028106A2 (en) 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
US6960490B2 (en) * 2002-03-14 2005-11-01 Epitactix Pty Ltd. Method and resulting structure for manufacturing semiconductor substrates
WO2003079415A2 (en) 2002-03-14 2003-09-25 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
AUPS112202A0 (en) * 2002-03-14 2002-04-18 Commonwealth Scientific And Industrial Research Organisation Semiconductor manufacture
WO2003097552A1 (en) 2002-04-30 2003-11-27 Agency For Science Technology And Research A method of wafer/substrate bonding
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7615829B2 (en) 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
AU2003247513A1 (en) 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
JP5144002B2 (ja) 2002-08-23 2013-02-13 台湾積體電路製造股▲ふん▼有限公司 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
US7594967B2 (en) 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
US7361593B2 (en) * 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
US7259466B2 (en) * 2002-12-17 2007-08-21 Finisar Corporation Low temperature bonding of multilayer substrates
US7332417B2 (en) 2003-01-27 2008-02-19 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
JP4585510B2 (ja) 2003-03-07 2010-11-24 台湾積體電路製造股▲ふん▼有限公司 シャロートレンチアイソレーションプロセス
US7153759B2 (en) * 2004-04-20 2006-12-26 Agency For Science Technology And Research Method of fabricating microelectromechanical system structures
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
CN102487024B (zh) * 2010-12-06 2014-01-01 中国科学院微电子研究所 采用三维排气孔装置的soi/iii-v整片晶片键合方法
US8603898B2 (en) 2012-03-30 2013-12-10 Applied Materials, Inc. Method for forming group III/V conformal layers on silicon substrates
KR102090847B1 (ko) * 2012-04-04 2020-03-18 메사추세츠 인스티튜트 오브 테크놀로지 Cmos 및 비 실리콘 장치들의 모놀리식 집적
US9263512B2 (en) 2013-06-24 2016-02-16 Globalfoundries Inc. Memory cell with integrated III-V device
US10679964B2 (en) 2014-11-04 2020-06-09 The Regents Of The University Of California Solid-state wafer bonding of functional materials on substrates and self-aligned contacts
US9425299B1 (en) 2015-06-08 2016-08-23 Sandisk Technologies Llc Three-dimensional memory device having a heterostructure quantum well channel
US9941295B2 (en) 2015-06-08 2018-04-10 Sandisk Technologies Llc Method of making a three-dimensional memory device having a heterostructure quantum well channel
US9721963B1 (en) 2016-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional memory device having a transition metal dichalcogenide channel
US9818801B1 (en) 2016-10-14 2017-11-14 Sandisk Technologies Llc Resistive three-dimensional memory device with heterostructure semiconductor local bit line and method of making thereof
CN110391131A (zh) * 2018-04-23 2019-10-29 中国科学院上海微系统与信息技术研究所 异质薄膜复合结构及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3445925A (en) * 1967-04-25 1969-05-27 Motorola Inc Method for making thin semiconductor dice
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
GB2206445A (en) * 1987-07-01 1989-01-05 Spectrol Reliance Ltd Method of manufacturing dielectrically isolated integrated circuits and circuit elements
JPS6412543A (en) * 1987-07-07 1989-01-17 Toshiba Corp Manufacture of semiconductor device
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
JPH01238033A (ja) * 1988-03-18 1989-09-22 Toshiba Corp 誘電体分離型半導体基板及びその製造方法
JPH01295446A (ja) * 1988-05-24 1989-11-29 Seiko Epson Corp 半導体基板の製造方法
JPH0245953A (ja) * 1988-08-08 1990-02-15 Nissan Motor Co Ltd 半導体基板の製造方法及びその構造
US5210052A (en) * 1989-05-18 1993-05-11 Fujitsu Limited Method for fabricating a semiconductor substrate
US5006487A (en) * 1989-07-27 1991-04-09 Honeywell Inc. Method of making an electrostatic silicon accelerometer
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
US5081061A (en) * 1990-02-23 1992-01-14 Harris Corporation Manufacturing ultra-thin dielectrically isolated wafers
US5064781A (en) * 1990-08-31 1991-11-12 Motorola, Inc. Method of fabricating integrated silicon and non-silicon semiconductor devices
JPH04162630A (ja) * 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp 半導体基板
US5102821A (en) * 1990-12-20 1992-04-07 Texas Instruments Incorporated SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
JP2602597B2 (ja) * 1991-12-27 1997-04-23 信越半導体株式会社 薄膜ｓｏｉ基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012519974A (ja) * 2009-03-09 2012-08-30 ソイテック 熱膨張係数が局所的に適合するヘテロ構造の生成方法
KR101144841B1 (ko) * 2010-06-08 2012-05-14 삼성코닝정밀소재 주식회사 접합기판 제조방법

Also Published As

Publication number Publication date
US5346848A (en) 1994-09-13

Similar Documents

Publication Publication Date Title
JPH06349694A (ja) シリコンと３族−５族半導体材料とを接合する方法
US5034343A (en) Manufacturing ultra-thin wafer using a handle wafer
EP0536790B1 (en) Method for producing semiconductor articles
KR100274924B1 (ko) 라인에서 불량으로 판별된 웨이퍼를 새 것처럼 사용할 수 있도록 복원하기 위한 공정
JP3033412B2 (ja) 半導体装置の製造方法
US6346435B1 (en) Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
US5168078A (en) Method of making high density semiconductor structure
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
US7348257B2 (en) Process for manufacturing wafers of semiconductor material by layer transfer
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
JPH11274290A (ja) 半導体素子の製造方法
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
JP3707200B2 (ja) 半導体基板の製造方法
JPH0682753B2 (ja) 半導体装置の製造方法
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
JP3099446B2 (ja) 誘電体分離領域を有する半導体基板
KR100238217B1 (ko) 절연막의 표면처리방법 및 이를 이용한 에스오아이 웨이퍼의 제조방법
JP3021850B2 (ja) 半導体装置の製造方法
JP2678218B2 (ja) 貼りあわせ基体とその製造方法
JPH04199632A (ja) Ｓｏｉウエハ及びその製造方法
US4606936A (en) Stress free dielectric isolation technology
JPH07245382A (ja) 複合素子および貼り合わせ基板の製造方法
JPH05226464A (ja) 貼り合わせ誘電体分離ウェーハの製造方法
JP3165735B2 (ja) 半導体基板の製造方法