JPH05226464A - 貼り合わせ誘電体分離ウェーハの製造方法 - Google Patents
貼り合わせ誘電体分離ウェーハの製造方法Info
- Publication number
- JPH05226464A JPH05226464A JP4024145A JP2414592A JPH05226464A JP H05226464 A JPH05226464 A JP H05226464A JP 4024145 A JP4024145 A JP 4024145A JP 2414592 A JP2414592 A JP 2414592A JP H05226464 A JPH05226464 A JP H05226464A
- Authority
- JP
- Japan
- Prior art keywords
- temperature polysilicon
- high temperature
- wafer
- polysilicon layer
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Abstract
(57)【要約】
【構成】 本発明の貼り合わせ誘電体分離ウェーハの製
造方法は、誘電体分離島を有するシリコンウェーハを支
持ウェーハに貼り合わせる誘電体分離ウェーハの製造方
法であって、誘電体分離用溝を形成したシリコンウェー
ハ１１の表面１１ａに、酸化膜１２、高温ＣＶＤ法によ
るポリシリコン層１３を順次成膜し、次いで該高温ポリ
シリコン層に電解研削加工を施し、この高温ポリシリコ
ン層の上に低温ＣＶＤ法によるポリシリコン膜１５を成
膜し、該低温ポリシリコン膜に鏡面研磨加工を施し、次
いで該低温ポリシリコン膜１６と支持体シリコンウェー
ハ１７の表面を相互に貼り合わせることを特徴とする。 【効果】 シリコンウェーハの低温ポリシリコン膜との
貼り合わせ面の段差を解消することができ、この貼り合
わせ面の貼り合わせ強度を向上させることができる。し
たがって、この貼り合わせ面の気泡を大幅に減少させる
ことができる。
造方法は、誘電体分離島を有するシリコンウェーハを支
持ウェーハに貼り合わせる誘電体分離ウェーハの製造方
法であって、誘電体分離用溝を形成したシリコンウェー
ハ１１の表面１１ａに、酸化膜１２、高温ＣＶＤ法によ
るポリシリコン層１３を順次成膜し、次いで該高温ポリ
シリコン層に電解研削加工を施し、この高温ポリシリコ
ン層の上に低温ＣＶＤ法によるポリシリコン膜１５を成
膜し、該低温ポリシリコン膜に鏡面研磨加工を施し、次
いで該低温ポリシリコン膜１６と支持体シリコンウェー
ハ１７の表面を相互に貼り合わせることを特徴とする。 【効果】 シリコンウェーハの低温ポリシリコン膜との
貼り合わせ面の段差を解消することができ、この貼り合
わせ面の貼り合わせ強度を向上させることができる。し
たがって、この貼り合わせ面の気泡を大幅に減少させる
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、貼り合わせ面の段差を
低減させ、該貼り合わせ面の貼り合わせ強度を向上させ
ることのできる貼り合わせ誘電体分離ウェーハの製造方
法に関するものである。
低減させ、該貼り合わせ面の貼り合わせ強度を向上させ
ることのできる貼り合わせ誘電体分離ウェーハの製造方
法に関するものである。
【０００２】
【従来の技術】従来、シリコンウェーハの表面に、誘電
体分離用溝を形成し酸化膜絶縁膜を作りこれに高温ＣＶ
Ｄでポリシリコンをウェーハの厚さに相当する厚さまで
堆積させた後シリコンウェーハ側から研削と研磨により
島状のシリコン単結晶を作る、いわゆる誘電体分離ウェ
ーハが知られている（例えば、特開平３ー２６５１５３
号公報参照）。この誘電体分離ウェーハは、通常、図２
に示す様な方法により製造されている。まず、図２
（ａ）に示すシリコンウェーハ１の表面１ａを所定形状
に加工し、この加工された面２に熱酸化膜３を形成する
（同図（ｂ））。次に、高温ＣＶＤ（Ｃhemical Ｖapor
Ｄeposition：化学気相成長）法により、常圧、１２０
０℃の条件の下で酸化膜３上にポリシリコン層４を厚く
堆積させた後（同図（ｃ））、シリコンウェーハ１に研
削加工、鏡面研磨加工を施し、ポリシリコン４に埋め込
まれた島状単結晶７とする（同図（ｄ））。
体分離用溝を形成し酸化膜絶縁膜を作りこれに高温ＣＶ
Ｄでポリシリコンをウェーハの厚さに相当する厚さまで
堆積させた後シリコンウェーハ側から研削と研磨により
島状のシリコン単結晶を作る、いわゆる誘電体分離ウェ
ーハが知られている（例えば、特開平３ー２６５１５３
号公報参照）。この誘電体分離ウェーハは、通常、図２
に示す様な方法により製造されている。まず、図２
（ａ）に示すシリコンウェーハ１の表面１ａを所定形状
に加工し、この加工された面２に熱酸化膜３を形成する
（同図（ｂ））。次に、高温ＣＶＤ（Ｃhemical Ｖapor
Ｄeposition：化学気相成長）法により、常圧、１２０
０℃の条件の下で酸化膜３上にポリシリコン層４を厚く
堆積させた後（同図（ｃ））、シリコンウェーハ１に研
削加工、鏡面研磨加工を施し、ポリシリコン４に埋め込
まれた島状単結晶７とする（同図（ｄ））。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
誘電体分離ウェーハでは、高温ＣＶＤを長時間行い、こ
のため更に単結晶の品質を劣化させるので、ＣＶＤを必
要最小限にして支持ウェーハと貼り合わせる方法が提案
されている。しかし、この方法では、ポリシリコン層４
の厚さを溝深さの５倍とし、ポリシリコン膜の凹凸を研
削により除去し、貼り合わせのために鏡面研磨加工を施
す際に、この研磨面に２０〜１００ｎｍ程度の段差が生
じるために表面が平滑にならないという欠点があった。
したがって、ポリシリコン面と支持ウェーハを相互に貼
り合わせる場合に、貼り合わせ面に気泡が入り易く、こ
の貼り合わせ面の貼り合わせ強度が弱く、誘電体分離ウ
ェーハ７の信頼性を低下させる原因となっていた。
誘電体分離ウェーハでは、高温ＣＶＤを長時間行い、こ
のため更に単結晶の品質を劣化させるので、ＣＶＤを必
要最小限にして支持ウェーハと貼り合わせる方法が提案
されている。しかし、この方法では、ポリシリコン層４
の厚さを溝深さの５倍とし、ポリシリコン膜の凹凸を研
削により除去し、貼り合わせのために鏡面研磨加工を施
す際に、この研磨面に２０〜１００ｎｍ程度の段差が生
じるために表面が平滑にならないという欠点があった。
したがって、ポリシリコン面と支持ウェーハを相互に貼
り合わせる場合に、貼り合わせ面に気泡が入り易く、こ
の貼り合わせ面の貼り合わせ強度が弱く、誘電体分離ウ
ェーハ７の信頼性を低下させる原因となっていた。
【０００４】本発明は、上記の事情に鑑みてなされたも
ので、貼り合わせ面の段差を低減させ、該貼り合わせ面
の貼り合わせ強度を向上させることのできる貼り合わせ
誘電体分離ウェーハの製造方法を提供することにある。
ので、貼り合わせ面の段差を低減させ、該貼り合わせ面
の貼り合わせ強度を向上させることのできる貼り合わせ
誘電体分離ウェーハの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な貼り合わせ誘電体分離ウェーハの
製造方法を採用した。すなわち、誘電体分離島を有する
シリコンウェーハを支持ウェーハに貼り合わせる誘電体
分離ウェーハの製造方法であって、所定形状の誘電体分
離用溝を形成したシリコンウェーハの表面に、酸化膜、
高温ＣＶＤ法によるポリシリコン層を順次形成し、次い
で該高温ポリシリコン層に電解ドレス研削加工（電解研
削加工）を施し、この高温ポリシリコン層の上に低温Ｃ
ＶＤ法によるポリシリコン膜を成膜し、該低温ポリシリ
コン膜に鏡面研磨加工を施し、次いで該低温ポリシリコ
ン膜と支持体シリコンウェーハの表面を相互に貼り合わ
せることを特徴とする。
に、本発明は次の様な貼り合わせ誘電体分離ウェーハの
製造方法を採用した。すなわち、誘電体分離島を有する
シリコンウェーハを支持ウェーハに貼り合わせる誘電体
分離ウェーハの製造方法であって、所定形状の誘電体分
離用溝を形成したシリコンウェーハの表面に、酸化膜、
高温ＣＶＤ法によるポリシリコン層を順次形成し、次い
で該高温ポリシリコン層に電解ドレス研削加工（電解研
削加工）を施し、この高温ポリシリコン層の上に低温Ｃ
ＶＤ法によるポリシリコン膜を成膜し、該低温ポリシリ
コン膜に鏡面研磨加工を施し、次いで該低温ポリシリコ
ン膜と支持体シリコンウェーハの表面を相互に貼り合わ
せることを特徴とする。
【０００６】
【作用】本発明の貼り合わせ誘電体分離ウェーハの製造
方法では、電解ドレス研削加工を施した高温ポリシリコ
ン層の上に低温ＣＶＤ法によるポリシリコン膜を成膜す
ることにより、該低温ポリシリコン膜が前記高温ポリシ
リコン層の表面に発生する段差を解消し、貼り合わせ面
の貼り合わせ強度を向上させ、また、製造プロセス上の
工程数を削減する。
方法では、電解ドレス研削加工を施した高温ポリシリコ
ン層の上に低温ＣＶＤ法によるポリシリコン膜を成膜す
ることにより、該低温ポリシリコン膜が前記高温ポリシ
リコン層の表面に発生する段差を解消し、貼り合わせ面
の貼り合わせ強度を向上させ、また、製造プロセス上の
工程数を削減する。
【０００７】
【実施例】以下、本発明の貼り合わせ誘電体分離ウェー
ハの製造方法の一実施例について図１を参照して説明す
る。まず、同図（ａ）のシリコンウェーハ１１の表面１
１ａに所定の溝加工を施した後、この加工された面に熱
酸化膜１２を形成する（同図（ｂ））。次に、高温ＣＶ
Ｄ法により、トリクロロシラン、常圧、１２００℃の条
件の下で酸化膜１２上に高温ポリシリコン層１３を溝深
さの３倍堆積し（同図（ｃ））、その後この高温ポリシ
リコン層１３に電解ドレス研削加工を行い、この場合の
仕上げ研削は＃６０００番とし（同図（ｄ））、シリコ
ン単結晶から３μｍの厚みの高温ポリシリコン膜１４と
する（同図（ｅ））。
ハの製造方法の一実施例について図１を参照して説明す
る。まず、同図（ａ）のシリコンウェーハ１１の表面１
１ａに所定の溝加工を施した後、この加工された面に熱
酸化膜１２を形成する（同図（ｂ））。次に、高温ＣＶ
Ｄ法により、トリクロロシラン、常圧、１２００℃の条
件の下で酸化膜１２上に高温ポリシリコン層１３を溝深
さの３倍堆積し（同図（ｃ））、その後この高温ポリシ
リコン層１３に電解ドレス研削加工を行い、この場合の
仕上げ研削は＃６０００番とし（同図（ｄ））、シリコ
ン単結晶から３μｍの厚みの高温ポリシリコン膜１４と
する（同図（ｅ））。
【０００８】次に、低温ＣＶＤ法により、１Ｔorr、６
００℃の条件の下で高温ポリシリコン膜１４上に低温ポ
リシリコン膜１５を２μｍ成膜し（同図（ｆ））、その
後この低温ポリシリコン膜１５を、鏡面研磨加工を施
し、１μｍの厚みの低温ポリシリコン膜１６とする（同
図（ｇ））。
００℃の条件の下で高温ポリシリコン膜１４上に低温ポ
リシリコン膜１５を２μｍ成膜し（同図（ｆ））、その
後この低温ポリシリコン膜１５を、鏡面研磨加工を施
し、１μｍの厚みの低温ポリシリコン膜１６とする（同
図（ｇ））。
【０００９】次に、この低温ポリシリコン膜１６の上に
同図（ｈ）のシリコンウェーハ１７の表面１７ａをアル
カリ洗浄し表面を親水化させた後密着させ、その後これ
らのシリコンウェーハ１１，１７を例えば１０００℃で
２時間熱処理することでこれらのシリコンウェーハ１
１，１７を相互に貼り合わせる（同図（ｉ））。その
後、シリコンウェーハ１１に研削加工、鏡面研磨加工を
順次施し、所定の形状の誘電体分離島を持つ誘電体分離
ウェーハ１８とする（同図（ｊ））。
同図（ｈ）のシリコンウェーハ１７の表面１７ａをアル
カリ洗浄し表面を親水化させた後密着させ、その後これ
らのシリコンウェーハ１１，１７を例えば１０００℃で
２時間熱処理することでこれらのシリコンウェーハ１
１，１７を相互に貼り合わせる（同図（ｉ））。その
後、シリコンウェーハ１１に研削加工、鏡面研磨加工を
順次施し、所定の形状の誘電体分離島を持つ誘電体分離
ウェーハ１８とする（同図（ｊ））。
【００１０】この誘電体分離ウェーハ１８の製造方法で
は、鏡面研磨加工を施した高温ポリシリコン層１４の上
に低温ポリシリコン膜１５を成膜することにより、該低
温ポリシリコン膜１５が高温ポリシリコン層の溝部分と
表面部分のＣＶＤ成長した結晶粒度と方位の差により生
じる研磨速度の差違により表面に発生する段差を解消
し、貼り合わせ面の貼り合わせ強度を向上させる。
は、鏡面研磨加工を施した高温ポリシリコン層１４の上
に低温ポリシリコン膜１５を成膜することにより、該低
温ポリシリコン膜１５が高温ポリシリコン層の溝部分と
表面部分のＣＶＤ成長した結晶粒度と方位の差により生
じる研磨速度の差違により表面に発生する段差を解消
し、貼り合わせ面の貼り合わせ強度を向上させる。
【００１１】以上説明した様に、上記一実施例の誘電体
分離ウェーハ１８の製造方法によれば、鏡面研磨加工を
施した所定の厚みの高温ポリシリコン層１４上に低温ポ
リシリコン膜１５を成膜することとしたので、シリコン
ウェーハ１７とシリコンウェーハ１１との貼り合わせ面
の段差を解消することができ、この貼り合わせ面の貼り
合わせ強度を向上させることができる。したがって、従
来問題とされていたこの貼り合わせ面の気泡を大幅に減
少させることができる。
分離ウェーハ１８の製造方法によれば、鏡面研磨加工を
施した所定の厚みの高温ポリシリコン層１４上に低温ポ
リシリコン膜１５を成膜することとしたので、シリコン
ウェーハ１７とシリコンウェーハ１１との貼り合わせ面
の段差を解消することができ、この貼り合わせ面の貼り
合わせ強度を向上させることができる。したがって、従
来問題とされていたこの貼り合わせ面の気泡を大幅に減
少させることができる。
【００１２】また、この製造方法では、高温ポリシリコ
ン膜１３の上に直接、低温ポリシリコン膜１５を成膜す
るために、上述した一実施例の効果とともに、さらに製
造プロセス中の工程数を削減することができるという効
果を奏すことができる。
ン膜１３の上に直接、低温ポリシリコン膜１５を成膜す
るために、上述した一実施例の効果とともに、さらに製
造プロセス中の工程数を削減することができるという効
果を奏すことができる。
【００１３】
【発明の効果】以上説明した様に、本発明の貼り合わせ
誘電体分離ウェーハの製造方法によれば、誘電体分離島
を有するシリコンウェーハを支持ウェーハに貼り合わせ
る誘電体分離ウェーハの製造方法であって、誘電体分離
用溝を形成したシリコンウェーハの表面に、酸化膜、高
温ＣＶＤ法によるポリシリコン層を順次成膜し、次いで
該高温ポリシリコン層に電解研削加工を施し、この高温
ポリシリコン層の上に低温ＣＶＤ法によるポリシリコン
膜を成膜し、該低温ポリシリコン膜に鏡面研磨加工を施
し、次いで該低温ポリシリコン膜と支持体シリコンウェ
ーハの表面を相互に貼り合わせることとしたので、シリ
コンウェーハの低温ポリシリコン膜との貼り合わせ面の
段差を解消することができ、この貼り合わせ面の貼り合
わせ強度を向上させることができる。したがって、従来
実用上の障害とされていたこの貼り合わせ面の気泡を大
幅に減少させることができる。
誘電体分離ウェーハの製造方法によれば、誘電体分離島
を有するシリコンウェーハを支持ウェーハに貼り合わせ
る誘電体分離ウェーハの製造方法であって、誘電体分離
用溝を形成したシリコンウェーハの表面に、酸化膜、高
温ＣＶＤ法によるポリシリコン層を順次成膜し、次いで
該高温ポリシリコン層に電解研削加工を施し、この高温
ポリシリコン層の上に低温ＣＶＤ法によるポリシリコン
膜を成膜し、該低温ポリシリコン膜に鏡面研磨加工を施
し、次いで該低温ポリシリコン膜と支持体シリコンウェ
ーハの表面を相互に貼り合わせることとしたので、シリ
コンウェーハの低温ポリシリコン膜との貼り合わせ面の
段差を解消することができ、この貼り合わせ面の貼り合
わせ強度を向上させることができる。したがって、従来
実用上の障害とされていたこの貼り合わせ面の気泡を大
幅に減少させることができる。
【００１４】また、従来の研削加工では加工後研磨加工
を施して表面を平滑化しなければ、低温ＣＶＤ膜が密着
しなかったが、この方法を用いれば研磨加工を行わなく
ても良く、製造プロセス中の工程数を削減することがで
きるという効果を奏すことができる。
を施して表面を平滑化しなければ、低温ＣＶＤ膜が密着
しなかったが、この方法を用いれば研磨加工を行わなく
ても良く、製造プロセス中の工程数を削減することがで
きるという効果を奏すことができる。
【００１５】以上により、貼り合わせ面の段差を解消す
ることができ、この貼り合わせ面の貼り合わせ強度を向
上させることのできる貼り合わせ誘電体分離ウェーハの
製造方法を提供することが可能になる。
ることができ、この貼り合わせ面の貼り合わせ強度を向
上させることのできる貼り合わせ誘電体分離ウェーハの
製造方法を提供することが可能になる。
【図１】本発明の貼り合わせ誘電体分離ウェーハの製造
方法の一実施例を示す過程図である。
方法の一実施例を示す過程図である。
【図２】従来の誘電体分離ウェーハの製造方法を示す過
程図である。
程図である。
１１ シリコンウェーハ １１ａ 表面 １２ 酸化膜 １３ 高温ポリシリコン層 １４ 高温ポリシリコン層 １５ 低温ポリシリコン膜 １６ 低温ポリシリコン膜 １７ シリコンウェーハ １８ 誘電体分離ウェーハ
Claims (1)
- 【請求項１】 誘電体分離島を有するシリコンウェーハ
を支持ウェーハに貼り合わせる誘電体分離ウェーハの製
造方法であって、 誘電体分離用溝を形成したシリコンウェーハの表面に、
酸化膜、高温ＣＶＤ法によるポリシリコン層を順次成膜
し、次いで該高温ポリシリコン層に電解研削加工を施
し、この高温ポリシリコン層の上に低温ＣＶＤ法による
ポリシリコン膜を成膜し、該低温ポリシリコン膜に鏡面
研磨加工を施し、次いで該低温ポリシリコン膜と支持体
シリコンウェーハの表面を相互に貼り合わせることを特
徴とする貼り合わせ誘電体分離ウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024145A JP2766417B2 (ja) | 1992-02-10 | 1992-02-10 | 貼り合わせ誘電体分離ウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024145A JP2766417B2 (ja) | 1992-02-10 | 1992-02-10 | 貼り合わせ誘電体分離ウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226464A true JPH05226464A (ja) | 1993-09-03 |
| JP2766417B2 JP2766417B2 (ja) | 1998-06-18 |
Family
ID=12130166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4024145A Expired - Fee Related JP2766417B2 (ja) | 1992-02-10 | 1992-02-10 | 貼り合わせ誘電体分離ウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766417B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691231A (en) * | 1994-06-16 | 1997-11-25 | Nec Corporation | Method of manufacturing silicon on insulating substrate |
| EP0824271A1 (en) * | 1996-08-06 | 1998-02-18 | Nec Corporation | Dielectric isolation substrate and method for manufacturing the same |
| WO2015162842A1 (ja) * | 2014-04-24 | 2015-10-29 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| WO2016199329A1 (ja) * | 2015-06-09 | 2016-12-15 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| US10460983B2 (en) | 2014-04-24 | 2019-10-29 | Shin-Etsu Handotai Co.,Ltd. | Method for manufacturing a bonded SOI wafer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352379A (en) * | 1976-10-25 | 1978-05-12 | Hitachi Ltd | Production of dielectric isolated ic substrate |
| JPS62136032A (ja) * | 1985-12-09 | 1987-06-19 | Rohm Co Ltd | 半導体ウエハ−の裏面加工方法 |
| JPH03265153A (ja) * | 1990-03-14 | 1991-11-26 | Hitachi Ltd | 誘電体分離基板およびこれを用いた半導体集積回路装置 |
-
1992
- 1992-02-10 JP JP4024145A patent/JP2766417B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352379A (en) * | 1976-10-25 | 1978-05-12 | Hitachi Ltd | Production of dielectric isolated ic substrate |
| JPS62136032A (ja) * | 1985-12-09 | 1987-06-19 | Rohm Co Ltd | 半導体ウエハ−の裏面加工方法 |
| JPH03265153A (ja) * | 1990-03-14 | 1991-11-26 | Hitachi Ltd | 誘電体分離基板およびこれを用いた半導体集積回路装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691231A (en) * | 1994-06-16 | 1997-11-25 | Nec Corporation | Method of manufacturing silicon on insulating substrate |
| EP0824271A1 (en) * | 1996-08-06 | 1998-02-18 | Nec Corporation | Dielectric isolation substrate and method for manufacturing the same |
| WO2015162842A1 (ja) * | 2014-04-24 | 2015-10-29 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| JP2015211074A (ja) * | 2014-04-24 | 2015-11-24 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| US10460983B2 (en) | 2014-04-24 | 2019-10-29 | Shin-Etsu Handotai Co.,Ltd. | Method for manufacturing a bonded SOI wafer |
| US10529615B2 (en) | 2014-04-24 | 2020-01-07 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing a bonded SOI wafer and bonded SOI wafer |
| WO2016199329A1 (ja) * | 2015-06-09 | 2016-12-15 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP2017005078A (ja) * | 2015-06-09 | 2017-01-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| US10566196B2 (en) | 2015-06-09 | 2020-02-18 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded SOI wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2766417B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH06349694A (ja) | シリコンと３族−５族半導体材料とを接合する方法 | |
| JPH0799295A (ja) | 半導体基体の作成方法及び半導体基体 | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JP2001144274A (ja) | 半導体基板の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH05226463A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPH0563071A (ja) | 誘電体分離基板の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP3488927B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPS6248040A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH11163307A (ja) | 貼り合わせ基板の製造方法 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JP2003179216A (ja) | Ｓｏｉウエーハ | |
| KR19980060856A (ko) | 반도체용 에스.오.아이(soi) 기판의 제조 방법 | |
| TW202123321A (zh) | Soi襯底的製造方法 | |
| RU2207659C2 (ru) | Способ получения структур для интегральных схем с диэлектрической изоляцией элементов | |
| JP3614927B2 (ja) | 張り合わせ半導体基板の作製方法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110403 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |