JPH0799239A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JPH0799239A
JPH0799239A JP5241173A JP24117393A JPH0799239A JP H0799239 A JPH0799239 A JP H0799239A JP 5241173 A JP5241173 A JP 5241173A JP 24117393 A JP24117393 A JP 24117393A JP H0799239 A JPH0799239 A JP H0799239A
Authority
JP
Japan
Prior art keywords
silicon
single crystal
film
crystal silicon
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5241173A
Other languages
English (en)
Other versions
JP3033655B2 (ja
Inventor
Kensuke Okonogi
堅祐 小此木
Tsukasa Ooka
宰 大岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
NEC Corp
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
NEC Corp
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, NEC Corp, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP5241173A priority Critical patent/JP3033655B2/ja
Priority to US08/310,076 priority patent/US5420064A/en
Priority to KR1019940024242A priority patent/KR0148500B1/ko
Publication of JPH0799239A publication Critical patent/JPH0799239A/ja
Application granted granted Critical
Publication of JP3033655B2 publication Critical patent/JP3033655B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】高耐圧素子とその他の素子を１チップ化する誘
電体分離基板において、構造の最適化により、反りと結
晶欠陥を低減することができる半導体装置に関する。 【構成】厚さが３５０〜４５０μｍの単結晶シリコン支
持基板１の表面に厚さ０〜３０μｍの多結晶シリコン２
が形成されており、その上には、島状単結晶シリコン５
を絶縁分離するための２酸化シリコン３が１〜３μｍの
厚さで形成され、その上にはＮ+ 埋込み層４が存在しそ
の上に島状単結晶シリコン５が厚さ５０〜６０μｍで形
成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置用誘電分離
基板及び製造方法に関し、時に、高耐圧素子と、他の素
子とを絶縁分離する複合基板及びその製造方法に関す
る。
【０００２】
【従来の技術】この従来の誘電体分離基板の構造及び製
造方法を図３を用いて説明する。この例はＩｎｔｅｒｎ
ａｔｉｏｎａｌ Ｓｇｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅ
ｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａ
ｎｄ ＩＣｓ ９２’Ｐ３１６〜に記載。単結晶シリコ
ン基板１４にＶ字溝を形成した後Ｎ+ 埋込み層１５を形
成する（図３（ａ））。
【０００３】その後、２酸化シリコン膜１６を表面に形
成する（図３（ｂ））。
【０００４】そして、２酸化シリコン１６表面に多結晶
シリコン１７を形成し、所定の厚さを残し研削面１９ま
で研削研磨する（図３（ｃ））。
【０００５】その後、研削面１９と単結晶シリコン支持
基板１８を貼り合わせるここで単結晶シリコン支持基板
１８は厚さが３００〜５００μｍのものが使用される
（図３（ｄ））。
【０００６】次に単結晶シリコン１４を研磨し、島状単
結晶シリコン２０が得られる（図３（ｅ））。
【０００７】なお図３（ｄ）は上下が逆転した図となっ
ている。
【０００８】
【発明が解決しようとする課題】この従来の誘電体分離
基板では反り、及び結晶欠陥が大きく、後工程の歩留り
が悪くなる。反りが大きいと、図３（ｅ）のＶ溝、トレ
ンチ内に充填する多結晶シリコン２２を研磨する際基板
の周辺と中心とで研磨速度が異なり、島状単結晶シリコ
ン２１の厚さ、むらができ、高耐圧素子の耐圧がばらつ
いてしまう。また、素子内の結晶欠陥が多いと、欠陥が
キャリアのライフタイムを低下させたり、リークの原因
となる。本発明者等の測定による４インチの半導体装置
の多結晶シリコン膜の厚さと反りの関係を示すグラフで
ある図４を参照すると多結晶シリコン膜厚の減少ととも
に反りが低減される。
【０００９】これは、多結晶シリコンと二酸化シリコン
及び単結晶シリコンが異なる熱膨張率を持つために熱処
理工程を経ると応力によりこの半導体装置基板が反るこ
とになることから上記３種類の膜厚の最適値が存在す
る。
【００１０】次に、本発明者らが、行った測定で反りと
結晶欠陥密度を調べたグラフである図５を見ると、反り
量の増加とともに、結晶欠陥が増加しているのが分か
る。これは結晶欠陥の発生原因が応力によるものであ
り、反りの低減化が欠陥低減にもつながり半導体装置の
構造最適化が重要となる。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
複数の単結晶シリコン島が厚さ５０〜６０μｍで形成さ
れ、それぞれの単結晶シリコン島の側面及び底面を含い
それぞれの単結晶シリコン島を分離する２酸化シリコン
膜が１〜３μｍ形成され２酸化シリコン膜底面より０〜
３０μｍの厚さの多結晶シリコン膜が平坦化された底面
を持つように形成され、その平坦化された多結晶シリコ
ン面に接して設けられた単結晶シリコン基板が３５０〜
４５０μｍで形成されている。
【００１２】
【実施例】図１に本発明の断面構造図を示す。本構造は
従来例図３と同様であるがそれぞれ形成されている島状
単結晶シリコン５の膜厚ｄ1 ，二酸化シリコン３の膜厚
ｄ2 ，多結晶シリコン２の膜厚ｄ3 及び単結晶シリコン
支持基板１の膜厚ｄ4 を最適化する。
【００１３】そしてｄ1 ＝５０〜６０μｍ，ｄ2 ＝１〜
３μｍ ｄ3 ＝０〜３０μｍ，ｄ4 ＝３５０〜４５０μｍ のように設計する。
【００１４】次に、本発明の製造方法を示す例を図２に
示しこれを説明する。
【００１５】まずＫＯＨ系溶液を用いた異方性ウェット
エッチングによりＣＺ，Ｎ型（１００）面、比抵抗約２
０Ω・ｃｍの単結晶シリコン基板６上に深さ５０μｍ程
度のＶ字型の分離溝を選択的に形成する。
【００１６】その後Ａｓイオンをイオン注入法により注
入し熱処理を行ない、Ｎ+ 埋込み層７を形成する（図２
（ａ））。
【００１７】その後、２酸化シリコン膜８を約３μｍ程
度熱酸化法により形成する（図２（ｂ））。
【００１８】この２酸化シリコン膜８の表面に多結晶シ
リコン膜４をシラン型ガスを原料とし１０００℃以上の
高温で約１００μｍ成長させる（図２（ｃ））。
【００１９】次に成長させた多結晶シリコン膜９を研
削，研磨し所定の０〜３０μｍの厚さにし、単結晶シリ
コン支持基板１０を室温で貼り合わせ、その後１１００
℃で２ｈｒ熱処理する（図２（ｄ））。
【００２０】それから単結晶シリコン基板１０を研削，
研磨し二酸化シリコン膜８が露出した所で止め島状の単
結晶シリコン１２を形成する。
【００２１】図４は、本発明の構造内の多結晶シリコン
２の膜厚ｄ3 を変化させた時の反り量の値を示してい
る。この図より多結晶シリコン２の膜厚ｄ3 が５０μｍ
以下であれば通常のシリコンウェーハ並の反り量（４０
μｍ以下）となることが分かる。
【００２２】また図５には本発明の構造内の多結晶シリ
コン２膜圧ｄ3 を変化させて作成した反り量の異なる基
板の表面欠陥を調べたものである。反り量の低減が欠陥
の低減につながり基板に作成するバイポーラデバイスの
電流増幅率の低下を防ぐことが可能となる。
【００２３】
【発明の効果】以上説明したように本発明の構造により
反りを５０μｍ以下に抑えられ、結晶欠陥を１×１０4
個／ｃｍ2 以下にすることができる。この結果島状単結
晶シリコン１２（図２（ｅ））を均一にかつ生産性よく
行なえ１枚の基板の歩留りが９０％以上になる。また結
晶欠陥による不良品はほぼゼロであり、量産に適したも
のとなった。
【図面の簡単な説明】
【図１】本発明による半導体装置の断面図。
【図２】本発明による半導体装置の製造方法。
【図３】従来技術の実施例の断面図。
【図４】本発明による半導体装置の多結晶シリコン厚さ
を変化させた時の反り量変化。
【図５】本発明による半導体装置の反り量と表面欠陥密
度の関係。
【符号の説明】
１ 単結晶シリコン支持基板 ２ 多結晶シリコン ３ ２酸化シリコン ４ Ｎ+ 埋込み層 ５ 島状単結晶シリコン ６ 単結晶シリコン ７ Ｎ+ 埋込み層 ８ ２酸化シリコン ９ 多結晶シリコン １０ 研削面 １１ 単結晶シリコン支持基板 １２ 研削面 １３ 島状単結晶シリコン １４ 単結晶シリコン １５ Ｎ+ 埋込み層 １６ ２酸化シリコン １７ 多結晶シリコン １８ 単結晶シリコン支持基板 １９ 研削面 ２０ 島状単結晶シリコン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 所定の面方位を有する複数の単結晶シリ
    コン島と、それぞれの前記単結晶シリコン島の側面及び
    底面を覆いそれぞれの前記単結晶シリコン島を分離する
    ２酸化シリコン膜と前記２酸化シリコン膜の底面を覆い
    平坦化された底面を有する多結晶シリコン膜と、前記単
    結晶シリコン島と同一の面方位を有し前記多結晶シリコ
    ン膜の底面に接して設けられた単結晶シリコン基板から
    なる支持基板とを有することを特徴とする半導体装置用
    誘電体分離基板に関して、前記単結晶シリコン島の深さ
    が５０〜６０μｍであり、前記２酸化シリコン膜の厚さ
    が１〜３μｍであり、前記２酸化シリコン膜の底面を覆
    う多結晶シリコン膜厚が２酸化シリコン膜の底面から０
    〜３０μｍであり、前記単結晶シリコン基盤からなる支
    持基板が３５０μｍ〜４５０μｍであることを特徴とす
    る半導体装置。
  2. 【請求項２】 （１００）面を有するＮ型単結晶シリコ
    ン基板の表面をアルカリ系エッチング液（ＫＯＨ系）で
    深さ５０〜６０μｍ異方性エッチングするＶ溝形成工程
    と、前記Ｖ溝形成された表面にＮ+ 埋込み層上に２酸化
    シリコン膜を堆積する工程と、前記２酸化シリコン膜表
    面に多結晶シリコン膜を１００〜１５０μｍ形成する工
    程と、前記多結晶シリコン膜表面を機械的に研削する工
    程と前記研削面を機械的、化学的作用を利用した研磨に
    より２酸化シリコン膜面より０〜３０μｍの多結晶シリ
    コン膜を残存させる工程と、前記多結晶シリコン研磨面
    と単結晶シリコン支持基板表面とを大気中、室温で貼り
    合わせ、その後１１００℃２時間、Ｎ2 ガス雰囲気で熱
    処理する工程と前記Ｖ溝を有する単結晶シリコン基板の
    裏面から研削研磨し、Ｖ溝底部の２酸化シリコン膜を露
    出させ、島状の単結晶シリコンを形成する工程を含むこ
    とを特徴とする半導体装置の製造方法。
JP5241173A 1993-09-28 1993-09-28 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3033655B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5241173A JP3033655B2 (ja) 1993-09-28 1993-09-28 半導体装置及び半導体装置の製造方法
US08/310,076 US5420064A (en) 1993-09-28 1994-09-22 Method of manufacturing a dielectric isolation substrate
KR1019940024242A KR0148500B1 (ko) 1993-09-28 1994-09-27 반도체 디바이스 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5241173A JP3033655B2 (ja) 1993-09-28 1993-09-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0799239A true JPH0799239A (ja) 1995-04-11
JP3033655B2 JP3033655B2 (ja) 2000-04-17

Family

ID=17070333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5241173A Expired - Fee Related JP3033655B2 (ja) 1993-09-28 1993-09-28 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5420064A (ja)
JP (1) JP3033655B2 (ja)
KR (1) KR0148500B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047741A (ja) * 2002-07-11 2004-02-12 Sumitomo Mitsubishi Silicon Corp 貼り合わせ誘電体分離ウェーハおよびその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046875A (ja) * 1990-04-24 1992-01-10 Mitsubishi Materials Corp シリコンウェーハ
JP3116609B2 (ja) * 1992-11-25 2000-12-11 日本電気株式会社 半導体装置の製造方法
JPH07263541A (ja) * 1994-03-24 1995-10-13 Nec Corp 誘電体分離基板およびその製造方法
US6228750B1 (en) 1994-12-30 2001-05-08 Lucent Technologies Method of doping a semiconductor surface
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5903016A (en) * 1995-06-30 1999-05-11 Siemens Components, Inc. Monolithic linear optocoupler
US5583072A (en) * 1995-06-30 1996-12-10 Siemens Components, Inc. Method of manufacturing a monolithic linear optocoupler
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6815774B1 (en) * 1998-10-29 2004-11-09 Mitsubishi Materials Silicon Corporation Dielectrically separated wafer and method of the same
KR100854077B1 (ko) * 2002-05-28 2008-08-25 페어차일드코리아반도체 주식회사 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
US20070042563A1 (en) * 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5431287A (en) * 1977-08-15 1979-03-08 Hitachi Ltd Dielectric isolation substrate
JPH04188648A (ja) * 1990-11-19 1992-07-07 Mitsubishi Materials Shilicon Corp 誘電体分離基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.
JPS63202035A (ja) * 1987-02-17 1988-08-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03142854A (ja) * 1989-10-27 1991-06-18 Fujitsu Ltd 誘電体分離基板およびその製造方法
US5081061A (en) * 1990-02-23 1992-01-14 Harris Corporation Manufacturing ultra-thin dielectrically isolated wafers
JPH07112007B2 (ja) * 1990-02-28 1995-11-29 株式会社日立製作所 誘電体分離基板およびその製造方法
JPH07118505B2 (ja) * 1990-12-28 1995-12-18 信越半導体株式会社 誘電体分離基板の製造方法
JP2874463B2 (ja) * 1992-07-27 1999-03-24 日本電気株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5431287A (en) * 1977-08-15 1979-03-08 Hitachi Ltd Dielectric isolation substrate
JPH04188648A (ja) * 1990-11-19 1992-07-07 Mitsubishi Materials Shilicon Corp 誘電体分離基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047741A (ja) * 2002-07-11 2004-02-12 Sumitomo Mitsubishi Silicon Corp 貼り合わせ誘電体分離ウェーハおよびその製造方法

Also Published As

Publication number Publication date
US5420064A (en) 1995-05-30
KR0148500B1 (ko) 1998-12-01
KR950010102A (ko) 1995-04-26
JP3033655B2 (ja) 2000-04-17

Similar Documents

Publication Publication Date Title
JP2685819B2 (ja) 誘電体分離半導体基板とその製造方法
KR100511656B1 (ko) 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US3922705A (en) Dielectrically isolated integral silicon diaphram or other semiconductor product
US4851078A (en) Dielectric isolation process using double wafer bonding
JP2856030B2 (ja) 結合ウエーハの製造方法
JP2000030996A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP3033655B2 (ja) 半導体装置及び半導体装置の製造方法
JPH03132055A (ja) 半導体基板の製造方法
JPS61292934A (ja) 半導体素子の製造方法
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
US5374582A (en) Laminated substrate for semiconductor device and manufacturing method thereof
WO2007072624A1 (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JPH05275666A (ja) Ｓｏｉ構造体の製造方法
JPS61182242A (ja) 半導体装置の製造方法
KR20070067394A (ko) 나노 에스오아이 웨이퍼의 제조방법
JP2857456B2 (ja) 半導体膜の製造方法
JPS5828731B2 (ja) ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ
JP3465765B2 (ja) Ｉｇｂｔ用半導体基板の作製方法
JPH0645429A (ja) 半導体装置の製造方法
JPS6244417B2 (ja)
JPH05175325A (ja) 誘電体分離基板及びその製造方法
JPS6152983B2 (ja)
JPH0212854A (ja) 誘電体分離型半導体集積回路基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees