JPS6244417B2 - - Google Patents
Info
- Publication number
- JPS6244417B2 JPS6244417B2 JP17426382A JP17426382A JPS6244417B2 JP S6244417 B2 JPS6244417 B2 JP S6244417B2 JP 17426382 A JP17426382 A JP 17426382A JP 17426382 A JP17426382 A JP 17426382A JP S6244417 B2 JPS6244417 B2 JP S6244417B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- polycrystalline silicon
- substrate
- single crystal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000007743 anodising Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000002048 anodisation reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021426 porous silicon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Description
【発明の詳細な説明】
本発明は、誘電体分離基板の製造方法に係るも
ので、基板の反りの小さな誘電体分離基板の製造
方法に関するものである。
ので、基板の反りの小さな誘電体分離基板の製造
方法に関するものである。
半導体集積回路装置における素子の分離は、従
来はPN接合分離が用いられている。しかし、
種々の特性の面で誘電体絶縁分離が有利であり、
この方法によつて素子を分離する技術について検
討が重ねられている。
来はPN接合分離が用いられている。しかし、
種々の特性の面で誘電体絶縁分離が有利であり、
この方法によつて素子を分離する技術について検
討が重ねられている。
誘電体絶縁分離技術にもいくつかの種類がある
が、共通する点は、素子を形成する単結晶シリコ
ンの島の周囲及び底面を二酸化シリコンなどの絶
縁体で覆うとともに、単結晶シリコンの島を多結
晶シリコン層によつて支持する構造となつている
ことである。
が、共通する点は、素子を形成する単結晶シリコ
ンの島の周囲及び底面を二酸化シリコンなどの絶
縁体で覆うとともに、単結晶シリコンの島を多結
晶シリコン層によつて支持する構造となつている
ことである。
また、製造上では、異方性エツチングを利用し
て単結晶シリコン基板にＶ字形の溝を形成し、二
酸化シリコンの誘電体膜、多結晶シリコン層を形
成し、単結晶シリコンを研磨して誘電体膜を露出
させるようにするものと、単結晶シリコン上に絶
縁膜を形成しその上に多結晶シリコン層を形成
し、単結晶シリコンを研磨してから、単結晶シリ
コンの一部を陽極酸化などによつて絶縁物とする
ものである。
て単結晶シリコン基板にＶ字形の溝を形成し、二
酸化シリコンの誘電体膜、多結晶シリコン層を形
成し、単結晶シリコンを研磨して誘電体膜を露出
させるようにするものと、単結晶シリコン上に絶
縁膜を形成しその上に多結晶シリコン層を形成
し、単結晶シリコンを研磨してから、単結晶シリ
コンの一部を陽極酸化などによつて絶縁物とする
ものである。
上記のいずれの製法においても、多結晶シリコ
ン層を通常400〜600μｍの厚みで形成しなければ
ならない。これは、SiCl4を1200℃程度で分解し
て成長させるが、熱膨張率の問題から、基板の反
りの大きな原因となつている。すなわち、多結晶
シリコン層を形成すると多結晶シリコン側に反り
が生じている。この基板の反りは、後の研磨など
の工程で単結晶シリコンの厚みに差が生じ、また
歩留の低下をもたらすなどの大きな問題を生じ
る。
ン層を通常400〜600μｍの厚みで形成しなければ
ならない。これは、SiCl4を1200℃程度で分解し
て成長させるが、熱膨張率の問題から、基板の反
りの大きな原因となつている。すなわち、多結晶
シリコン層を形成すると多結晶シリコン側に反り
が生じている。この基板の反りは、後の研磨など
の工程で単結晶シリコンの厚みに差が生じ、また
歩留の低下をもたらすなどの大きな問題を生じ
る。
基板の反りを防ぐための手段についても幾つか
の方法が考えられている。多結晶シリコンを多層
に形成したり、二酸化シリコン層を挾んだりする
ものであるが、これらの手段によつても反りを完
全に無くすることは困難であり、また、工数を多
く必要とするなどの問題がある。
の方法が考えられている。多結晶シリコンを多層
に形成したり、二酸化シリコン層を挾んだりする
ものであるが、これらの手段によつても反りを完
全に無くすることは困難であり、また、工数を多
く必要とするなどの問題がある。
本発明は、上記のような問題を解決して、反り
の少ない誘電体分離基板を得ることを目的とす
る。特にＶ字形の溝を形成して得られる誘電体分
離基板の製造方法の改良を目的とするものであ
る。
の少ない誘電体分離基板を得ることを目的とす
る。特にＶ字形の溝を形成して得られる誘電体分
離基板の製造方法の改良を目的とするものであ
る。
本発明による誘電体分離基板の製造方法におい
ては、多結晶シリコンの一部を陽極化成と酸化に
よつてシリコン酸化物に変化させ、そのときの体
積の変化を利用して基板の反りを修正しようとす
るものである。
ては、多結晶シリコンの一部を陽極化成と酸化に
よつてシリコン酸化物に変化させ、そのときの体
積の変化を利用して基板の反りを修正しようとす
るものである。
以下、図面に従つて、本発明の実施例につき説
明する。
明する。
第１図は本発明の実施例を示す正面断面図であ
る。単結晶シリコン基板１０の結晶面方位を
（100）面に選択し、溝を形成する部分を除いて二
酸化シリコン１１のマスクを形成する(A)。この単
結晶シリコン基板１０の表面をエツチングする
が、異方性エツチングによつてＶ字形の溝が形成
される(B)。この溝が形成された表面を二酸化シリ
コン１２で覆う(C)。このとき、単結晶シリコン基
板１０の裏面にも二酸化シリコン１３の膜を形成
しておくと良い。
る。単結晶シリコン基板１０の結晶面方位を
（100）面に選択し、溝を形成する部分を除いて二
酸化シリコン１１のマスクを形成する(A)。この単
結晶シリコン基板１０の表面をエツチングする
が、異方性エツチングによつてＶ字形の溝が形成
される(B)。この溝が形成された表面を二酸化シリ
コン１２で覆う(C)。このとき、単結晶シリコン基
板１０の裏面にも二酸化シリコン１３の膜を形成
しておくと良い。
ここでシリコンを気相成長させると、二酸化シ
リコン１２の表面には多結晶シリコン１４が成長
する(D)。この多結晶シリコン１４の厚みは400〜
600μｍとする。なお、裏面の二酸化シリコン１
３の表面にも薄く多結晶シリコン１５が成長す
る。
リコン１２の表面には多結晶シリコン１４が成長
する(D)。この多結晶シリコン１４の厚みは400〜
600μｍとする。なお、裏面の二酸化シリコン１
３の表面にも薄く多結晶シリコン１５が成長す
る。
裏面の多結晶シリコン１５を除去して、二酸化
シリコン１３を露出させる(E)。この二酸化シリコ
ン１３を基準面として多結晶シリコン１４の表面
を研磨する(F)。多結晶シリコン１４の表面は凹凸
が形成されているので、これを完全に除去するま
で研磨する。
シリコン１３を露出させる(E)。この二酸化シリコ
ン１３を基準面として多結晶シリコン１４の表面
を研磨する(F)。多結晶シリコン１４の表面は凹凸
が形成されているので、これを完全に除去するま
で研磨する。
以上の工程については通常の誘電体分離基板の
製造方法と特に変つた所はない。通常は、この後
に、平坦となつた多結晶シリコンの表面を基準面
として単結晶シリコン基板の研磨の工程に移る。
しかし、本発明による誘電体分離基板の製造方法
においては、多結晶シリコンの一部を酸化物に変
化させる工程が加わる。
製造方法と特に変つた所はない。通常は、この後
に、平坦となつた多結晶シリコンの表面を基準面
として単結晶シリコン基板の研磨の工程に移る。
しかし、本発明による誘電体分離基板の製造方法
においては、多結晶シリコンの一部を酸化物に変
化させる工程が加わる。
再び第１図に従つて説明を続ける。
平坦となつた多結晶シリコン１４の表面に窒化
シリコン１６の膜を形成し、この窒化シリコン１
６の膜の一部をエツチングして除去し、多結晶シ
リコン１４を露出させる(G)。このとき裏面も窒化
シリコン１７で覆つておくと良い。
シリコン１６の膜を形成し、この窒化シリコン１
６の膜の一部をエツチングして除去し、多結晶シ
リコン１４を露出させる(G)。このとき裏面も窒化
シリコン１７で覆つておくと良い。
窒化シリコン１６をマスクとして、多結晶シリ
コン１４の中にＰ型不純物としてボロンなどを注
入または拡散する。これによつて、多結晶シリコ
ン１４の表面の一部とその下の領域はＰ型領域１
８となる(H)。このＰ型の不純物を注入あるいは拡
散するのは、次の工程の陽極化成を容易にするた
めである。したがつて、この工程は省略すること
もできる。なお、Ｐ型領域の面積及び深さは、必
要に応じて任意にとることができる。
コン１４の中にＰ型不純物としてボロンなどを注
入または拡散する。これによつて、多結晶シリコ
ン１４の表面の一部とその下の領域はＰ型領域１
８となる(H)。このＰ型の不純物を注入あるいは拡
散するのは、次の工程の陽極化成を容易にするた
めである。したがつて、この工程は省略すること
もできる。なお、Ｐ型領域の面積及び深さは、必
要に応じて任意にとることができる。
次に、この多結晶シリコンをフツ化水素中で陽
極化成する。前記のＰ型の領域はこの陽極化成に
よつて多孔質シリコン１９となる(I)。
極化成する。前記のＰ型の領域はこの陽極化成に
よつて多孔質シリコン１９となる(I)。
多孔質シリコンは酸化され易い性質を有してい
るので、酸素雰囲気中で酸化すると二酸化シリコ
ン２０に変化する(J)。このとき、体積が増して、
一部は表面に盛り上がる形になる。また、横方向
にも膨張する形になるので、多結晶シリコン１４
を押し広げるようになる。したがつて、この横方
向の広がりによつて基板の反りが修正されるよう
に、二酸化シリコン２０の形成される面積及び深
さを決めておくと良い。
るので、酸素雰囲気中で酸化すると二酸化シリコ
ン２０に変化する(J)。このとき、体積が増して、
一部は表面に盛り上がる形になる。また、横方向
にも膨張する形になるので、多結晶シリコン１４
を押し広げるようになる。したがつて、この横方
向の広がりによつて基板の反りが修正されるよう
に、二酸化シリコン２０の形成される面積及び深
さを決めておくと良い。
前記のように、酸化された多結晶シリコンの表
面は平坦でなくなるので、裏面の窒化シリコン１
７または二酸化シリコン１３を基準面として二酸
化シリコン２０を含む多結晶シリコン１４を研磨
して平坦とする(K)。
面は平坦でなくなるので、裏面の窒化シリコン１
７または二酸化シリコン１３を基準面として二酸
化シリコン２０を含む多結晶シリコン１４を研磨
して平坦とする(K)。
最後に、多結晶シリコンの表面を基準面として
単結晶シリコンを研磨して、Ｖ字形の溝に形成さ
れた二酸化シリコンの膜を露出させる。これによ
つて、第２図のように、単結晶シリコンの島が二
酸化シリコンによつて囲まれて誘電体で分離さ
れ、多結晶シリコンによつて支持された誘電体分
離基板が得られる。
単結晶シリコンを研磨して、Ｖ字形の溝に形成さ
れた二酸化シリコンの膜を露出させる。これによ
つて、第２図のように、単結晶シリコンの島が二
酸化シリコンによつて囲まれて誘電体で分離さ
れ、多結晶シリコンによつて支持された誘電体分
離基板が得られる。
本発明によつて誘電体分離基板を製造するにあ
たつては、多結晶シリコン層を形成した後に、基
板の反り量を測定し、それに従つて窒化シリコン
の膜のパターンを決定すれば良い。また、陽極化
成を行なう時間を調整することによつて、二酸化
シリコンの形成される面積を調整することもでき
る。
たつては、多結晶シリコン層を形成した後に、基
板の反り量を測定し、それに従つて窒化シリコン
の膜のパターンを決定すれば良い。また、陽極化
成を行なう時間を調整することによつて、二酸化
シリコンの形成される面積を調整することもでき
る。
本発明によれば、多結晶シリコンの形成後に基
板の反りが修正できる。したがつて、それぞれの
基板の反りの状態によつて、任意の量の修正がで
きる。
板の反りが修正できる。したがつて、それぞれの
基板の反りの状態によつて、任意の量の修正がで
きる。
また、多結晶シリコンの形成にあたつて多層と
したり、多くの層を挾んだりする必要がないの
で、誘電体分離基板を製造する工数を低減できる
利点もある。
したり、多くの層を挾んだりする必要がないの
で、誘電体分離基板を製造する工数を低減できる
利点もある。
第１図は本発明の実施例を示す正面断面図、第
２図は本発明により製造された誘電体分離基板の
一例の正面断面図を示す。 １０……単結晶シリコン、１１，１２，１３…
…二酸化シリコン、１４……多結晶シリコン、１
６，１７……窒化シリコン、１８……Ｐ型領域、
１９……多孔質シリコン、２０……二酸化シリコ
ン。
２図は本発明により製造された誘電体分離基板の
一例の正面断面図を示す。 １０……単結晶シリコン、１１，１２，１３…
…二酸化シリコン、１４……多結晶シリコン、１
６，１７……窒化シリコン、１８……Ｐ型領域、
１９……多孔質シリコン、２０……二酸化シリコ
ン。
Claims (1)
- １ 単結晶シリコン基板の一表面にＶ字形の溝を
形成し、該表面に誘電体膜を形成し、該誘電体膜
上に多結晶シリコン層を形成し、該単結晶シリコ
ン基板を裏面から研磨して、該誘電体膜によつて
分離されるとともに該多結晶シリコン層に支持さ
れた複数の単結晶シリコンの島を形成する誘電体
分離基板の製造方法において、該多結晶シリコン
層の一部を陽極化成して多孔質化した後に該多孔
質化した多結晶シリコンをシリコン酸化物とする
ことを特徴とする誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17426382A JPS5963738A (ja) | 1982-10-04 | 1982-10-04 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17426382A JPS5963738A (ja) | 1982-10-04 | 1982-10-04 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963738A JPS5963738A (ja) | 1984-04-11 |
| JPS6244417B2 true JPS6244417B2 (ja) | 1987-09-21 |
Family
ID=15975575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17426382A Granted JPS5963738A (ja) | 1982-10-04 | 1982-10-04 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963738A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382551A (en) * | 1993-04-09 | 1995-01-17 | Micron Semiconductor, Inc. | Method for reducing the effects of semiconductor substrate deformities |
-
1982
- 1982-10-04 JP JP17426382A patent/JPS5963738A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963738A (ja) | 1984-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| US4398992A (en) | Defect free zero oxide encroachment process for semiconductor fabrication | |
| US4408386A (en) | Method of manufacturing semiconductor integrated circuit devices | |
| US5420064A (en) | Method of manufacturing a dielectric isolation substrate | |
| JPS6155252B2 (ja) | ||
| US3531857A (en) | Method of manufacturing substrate for semiconductor integrated circuit | |
| JPS6244417B2 (ja) | ||
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPS618944A (ja) | 半導体装置およびその製造方法 | |
| CA1059647A (en) | Method of preparing dielectric insulator separated substrate for semiconductor integrated circuits | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPS6244416B2 (ja) | ||
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6221269B2 (ja) | ||
| JPS6293954A (ja) | 誘電体分離基板の製造方法 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPS6244412B2 (ja) | ||
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPS6244411B2 (ja) | ||
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS6152983B2 (ja) | ||
| JPS61174736A (ja) | 誘電体分離基板の製造方法 |